JP2001176727A - フライバックトランス - Google Patents
フライバックトランスInfo
- Publication number
- JP2001176727A JP2001176727A JP36227499A JP36227499A JP2001176727A JP 2001176727 A JP2001176727 A JP 2001176727A JP 36227499 A JP36227499 A JP 36227499A JP 36227499 A JP36227499 A JP 36227499A JP 2001176727 A JP2001176727 A JP 2001176727A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- ceramic
- film capacitor
- substantially parallel
- flyback transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Regulation Of General Use Transformers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 フライバックトランスに外付けコンデンサを
付加することにより位相ひずみを小さくしているが、部
品点数の増加・基板スペースの確保やコストアップ等の
課題があった。 【解決手段】 本発明のフライバックトランスにおい
て、略平行に隣接に配設されたセラミック分割抵抗器と
フィルムコンデンサの対向した面に発生する分布容量を
減らすことにより、高電圧の変動に対するそれを検出す
るセラミック分割抵抗器の分割電圧の位相ひずみが略零
になるように、略平行に隣接したセラミック分割抵抗器
とフィルムコンデンサを配設したものである。
付加することにより位相ひずみを小さくしているが、部
品点数の増加・基板スペースの確保やコストアップ等の
課題があった。 【解決手段】 本発明のフライバックトランスにおい
て、略平行に隣接に配設されたセラミック分割抵抗器と
フィルムコンデンサの対向した面に発生する分布容量を
減らすことにより、高電圧の変動に対するそれを検出す
るセラミック分割抵抗器の分割電圧の位相ひずみが略零
になるように、略平行に隣接したセラミック分割抵抗器
とフィルムコンデンサを配設したものである。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受像
機・コンピュータ端末に使用されるディスプレイ装置及
びプロジェクション装置など陰極線管（Ｃａｔｈｏｄｅ
Ｒａｙ ｔｕｂｅ）を用いた機器に使用され、前記陰
極線管に高電圧を供給するフライバックトランスに関す
るものである。
機・コンピュータ端末に使用されるディスプレイ装置及
びプロジェクション装置など陰極線管（Ｃａｔｈｏｄｅ
Ｒａｙ ｔｕｂｅ）を用いた機器に使用され、前記陰
極線管に高電圧を供給するフライバックトランスに関す
るものである。
【０００２】
【従来の技術】近年、電化製品の動向として軽量化・少
スペース化に対する取り組みがなされている。その中
で、テレビジョン受像機やディスプレイ装置なども例外
ではなく、これらに使用されているフライバックトラン
スに対する小型・軽量化への取り組みが要望されてい
る。
スペース化に対する取り組みがなされている。その中
で、テレビジョン受像機やディスプレイ装置なども例外
ではなく、これらに使用されているフライバックトラン
スに対する小型・軽量化への取り組みが要望されてい
る。
【０００３】従来この種のフライバックトランスは、一
般的な構成である図１を参照しながら説明する。なお、
図１はフライバックトランスの概略構成図である。
般的な構成である図１を参照しながら説明する。なお、
図１はフライバックトランスの概略構成図である。
【０００４】すなわち、中空の円筒部が複数の鍔１ａに
より分割され、１次コイル１ｂを外周部に巻回された１
次ボビン１と、中空の円筒部に２次コイル２ａ及び絶縁
シート２ｂを外周部に複数のコイル層に分割して同軸上
に巻回された２次ボビン２と、２次コイル２ｃの層間に
配設された複数個のダイオード３、複数の電子部品４、
ホーカスボリューム５との接続用の金具６、高圧加工品
１３との接続用の金具７を具備したパーツホルダ８とを
筒９ａを有した外装ケース９に収納し、略同長のセラミ
ック分割抵抗器１１とフィルムコンデンサ１２を略平行
に配設したホーカスボリューム５を外装ケース９と嵌合
させ、絶縁材であるエポキシ樹脂１４を充填・含浸・硬
化した後、１次コイル１と２次コイル２が誘導結合する
ようにフェライトコア１０が配設されたいる。また、陰
極線管とフライバックトランス本体を接続する金具１３
ａと、アノードキャップ１３ｂと、絶縁用ゴムカバー１
３ｃと、高圧ケーブル１３ｄからなる高圧加工品１３を
前記フライバックトランス本体１５に接続した構成とな
っている。
より分割され、１次コイル１ｂを外周部に巻回された１
次ボビン１と、中空の円筒部に２次コイル２ａ及び絶縁
シート２ｂを外周部に複数のコイル層に分割して同軸上
に巻回された２次ボビン２と、２次コイル２ｃの層間に
配設された複数個のダイオード３、複数の電子部品４、
ホーカスボリューム５との接続用の金具６、高圧加工品
１３との接続用の金具７を具備したパーツホルダ８とを
筒９ａを有した外装ケース９に収納し、略同長のセラミ
ック分割抵抗器１１とフィルムコンデンサ１２を略平行
に配設したホーカスボリューム５を外装ケース９と嵌合
させ、絶縁材であるエポキシ樹脂１４を充填・含浸・硬
化した後、１次コイル１と２次コイル２が誘導結合する
ようにフェライトコア１０が配設されたいる。また、陰
極線管とフライバックトランス本体を接続する金具１３
ａと、アノードキャップ１３ｂと、絶縁用ゴムカバー１
３ｃと、高圧ケーブル１３ｄからなる高圧加工品１３を
前記フライバックトランス本体１５に接続した構成とな
っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成のフライバックトランスでは、例えばテレビジ
ョン受像機の画面上に図５（ａ）に示すような白帯状の
映像パターンを映し出した場合、図５（ｃ）に示すよう
な高電圧の変動１７が発生する。なお、図５は位相ひず
みの説明に供する（ａ）テレビ受像機画面の映像パター
ン（ｂ）テレビ受像機画面に映し出される実際の映像
（ｃ）高電圧と検出電圧の変動波形図である。この高電
圧変動１７は、水平振幅１６に影響を与え、図５（ｂ）
に示すように実際のテレビジョン受像機の画面上には台
形状の映像が映し出されることになる。この水平振幅１
６の変動を補正するためにテレビジョン受像機には水平
振幅補正や輝度調整または高電圧補正等の回路を設けて
いることが少なくない。また、それぞれの補正をかける
ためには、高電圧変動１７の検出が必要となりその手段
のひとつとしてフライバックトランスに内蔵の高電圧出
力部とアース部の間に配設されているセラミック分割抵
抗器１１の検出電圧により行っているが、高電圧の変動
波形１６に対して検出電圧の変動波形１８は位相ひずみ
１９が生じる。この変動波形の位相ひずみ１９は、補正
に遅れが発生し、画質の低下を引き起こすためできる限
り小さくする必要がある。また、この変動波形の位相ひ
ずみ１９はフライバックトランスの小型化を図るために
セラミック分割抵抗器１１とフィルムコンデンサ１２を
近傍に配設せざるを得ないことやセラミック分割抵抗器
１１の形状を決定する際には放熱効果の観点からのみ設
計することが多くフライバックトランスに内蔵可能であ
る最大限の形状にすることなどから、セラミック分割抵
抗器１１に対するフィルムコンデンサ１２との間で発生
する分布容量から形成される図４（ｂ）に示すＣＲ回路
においてＣ3Ｒ1＞Ｃ4Ｒ2の関係により発生する。このよ
うに、変動波形の位相ひずみ１９を小さくし画質の低下
を抑えるためには図４（ｂ）に示すＣＲ回路においてＣ
3Ｒ1＝Ｃ4Ｒ2が成立するような構造にフライバックトラ
ンスをすれば良いのであるが、分割抵抗器の分割比やパ
ターン形状によりバランスをとるもしくは分布容量を操
作することは困難であり、実際にはフライバックトラン
スを図６（ａ）に示すような結線とし、図６（ｂ）に示
すＣＲ回路においてＣ1Ｒ1＝Ｃ2Ｒ2が成立するような外
付けコンデンサ２１を付加することにより位相ひずみを
小さくしている。この場合、各コンデンサ容量Ｃ1、Ｃ2
は分布容量Ｃ3、Ｃ4に比べはるかに大きいため分布容量
を無視することができる。ただし、部品点数の増加・基
板スペースの確保やコストアップ等の課題があった。
来の構成のフライバックトランスでは、例えばテレビジ
ョン受像機の画面上に図５（ａ）に示すような白帯状の
映像パターンを映し出した場合、図５（ｃ）に示すよう
な高電圧の変動１７が発生する。なお、図５は位相ひず
みの説明に供する（ａ）テレビ受像機画面の映像パター
ン（ｂ）テレビ受像機画面に映し出される実際の映像
（ｃ）高電圧と検出電圧の変動波形図である。この高電
圧変動１７は、水平振幅１６に影響を与え、図５（ｂ）
に示すように実際のテレビジョン受像機の画面上には台
形状の映像が映し出されることになる。この水平振幅１
６の変動を補正するためにテレビジョン受像機には水平
振幅補正や輝度調整または高電圧補正等の回路を設けて
いることが少なくない。また、それぞれの補正をかける
ためには、高電圧変動１７の検出が必要となりその手段
のひとつとしてフライバックトランスに内蔵の高電圧出
力部とアース部の間に配設されているセラミック分割抵
抗器１１の検出電圧により行っているが、高電圧の変動
波形１６に対して検出電圧の変動波形１８は位相ひずみ
１９が生じる。この変動波形の位相ひずみ１９は、補正
に遅れが発生し、画質の低下を引き起こすためできる限
り小さくする必要がある。また、この変動波形の位相ひ
ずみ１９はフライバックトランスの小型化を図るために
セラミック分割抵抗器１１とフィルムコンデンサ１２を
近傍に配設せざるを得ないことやセラミック分割抵抗器
１１の形状を決定する際には放熱効果の観点からのみ設
計することが多くフライバックトランスに内蔵可能であ
る最大限の形状にすることなどから、セラミック分割抵
抗器１１に対するフィルムコンデンサ１２との間で発生
する分布容量から形成される図４（ｂ）に示すＣＲ回路
においてＣ3Ｒ1＞Ｃ4Ｒ2の関係により発生する。このよ
うに、変動波形の位相ひずみ１９を小さくし画質の低下
を抑えるためには図４（ｂ）に示すＣＲ回路においてＣ
3Ｒ1＝Ｃ4Ｒ2が成立するような構造にフライバックトラ
ンスをすれば良いのであるが、分割抵抗器の分割比やパ
ターン形状によりバランスをとるもしくは分布容量を操
作することは困難であり、実際にはフライバックトラン
スを図６（ａ）に示すような結線とし、図６（ｂ）に示
すＣＲ回路においてＣ1Ｒ1＝Ｃ2Ｒ2が成立するような外
付けコンデンサ２１を付加することにより位相ひずみを
小さくしている。この場合、各コンデンサ容量Ｃ1、Ｃ2
は分布容量Ｃ3、Ｃ4に比べはるかに大きいため分布容量
を無視することができる。ただし、部品点数の増加・基
板スペースの確保やコストアップ等の課題があった。
【０００６】本発明は、極めて簡単な構成により位相差
を小さくできるようにして、画質をより良好にし得たフ
ライバックトランスを提供することを目的とする。
を小さくできるようにして、画質をより良好にし得たフ
ライバックトランスを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフライバックトランスは１次ボビンの外周
に巻回された１次コイルと、前記１次コイルに誘導結合
された２次ボビンの外周に複数のコイル層に分割して同
軸上に巻回された２次コイルと、前記２次コイルからの
高電圧パルスを整流するための電子部品と、前記電子部
品を保持する固定板と、抵抗体を焼付け印刷したセラミ
ック基板と１軸もしくは複数軸の電圧調整用ボリューム
を具備したホーカスボリュームと、前記２次コイルから
の高電圧を平滑する中心を高電位側にして絶縁用フィル
ムと電極部を交互に巻回して円柱状もしくは楕円形状に
し、その高電位側と低電位側にそれぞれ端子を具備し、
樹脂でコーティングされたフィルムコンデンサと前記２
次コイルの高圧出力側からの高電圧出力の電圧変動を検
出する抵抗体が焼付け印刷され、入出力用端子が接続さ
れたセラミック基板にその全体を樹脂コーティングし、
高電圧を低電圧にして検出できるよう複数の抵抗体で分
割された分割抵抗器とを具備し、前記ホーカスボリュー
ムに前記フィルムコンデンサと前記セラミック分割抵抗
器を略平行に隣接に配設し一体化とし、前記１次コイ
ル、前記２次コイル及び前記電子部品を外装ケースに収
納し、前記外装ケースと前記ホーカスボリュームを勘合
し、絶縁材料を充填したフライバックトランスにおい
て、略平行に隣接に配設された前記セラミック分割抵抗
器と前記フィルムコンデンサの対向した面に発生する分
布容量を減らすことにより、高電圧の変動に対するそれ
を検出する前記セラミック分割抵抗器の分割電圧の位相
ひずみが略零になるように、略平行に隣接した前記セラ
ミック分割抵抗器と前記フィルムコンデンサを配設した
ものである。
に、本発明のフライバックトランスは１次ボビンの外周
に巻回された１次コイルと、前記１次コイルに誘導結合
された２次ボビンの外周に複数のコイル層に分割して同
軸上に巻回された２次コイルと、前記２次コイルからの
高電圧パルスを整流するための電子部品と、前記電子部
品を保持する固定板と、抵抗体を焼付け印刷したセラミ
ック基板と１軸もしくは複数軸の電圧調整用ボリューム
を具備したホーカスボリュームと、前記２次コイルから
の高電圧を平滑する中心を高電位側にして絶縁用フィル
ムと電極部を交互に巻回して円柱状もしくは楕円形状に
し、その高電位側と低電位側にそれぞれ端子を具備し、
樹脂でコーティングされたフィルムコンデンサと前記２
次コイルの高圧出力側からの高電圧出力の電圧変動を検
出する抵抗体が焼付け印刷され、入出力用端子が接続さ
れたセラミック基板にその全体を樹脂コーティングし、
高電圧を低電圧にして検出できるよう複数の抵抗体で分
割された分割抵抗器とを具備し、前記ホーカスボリュー
ムに前記フィルムコンデンサと前記セラミック分割抵抗
器を略平行に隣接に配設し一体化とし、前記１次コイ
ル、前記２次コイル及び前記電子部品を外装ケースに収
納し、前記外装ケースと前記ホーカスボリュームを勘合
し、絶縁材料を充填したフライバックトランスにおい
て、略平行に隣接に配設された前記セラミック分割抵抗
器と前記フィルムコンデンサの対向した面に発生する分
布容量を減らすことにより、高電圧の変動に対するそれ
を検出する前記セラミック分割抵抗器の分割電圧の位相
ひずみが略零になるように、略平行に隣接した前記セラ
ミック分割抵抗器と前記フィルムコンデンサを配設した
ものである。
【０００８】
【発明の実施の形態】上記構成により、本発明のフライ
バックトランスは、部品点数・基板スペースやコスト等
を増やすことなく、略平行に隣接に配設されたフィルム
コンデンサとセラミック分割抵抗器の対向した面に発生
する分布容量を減すことにより、高電圧の変動に対する
それを検出するセラミック分割抵抗器の分割電圧の位相
ひずみが略零になる。
バックトランスは、部品点数・基板スペースやコスト等
を増やすことなく、略平行に隣接に配設されたフィルム
コンデンサとセラミック分割抵抗器の対向した面に発生
する分布容量を減すことにより、高電圧の変動に対する
それを検出するセラミック分割抵抗器の分割電圧の位相
ひずみが略零になる。
【０００９】以下、本発明の一実施の形態について図面
を用いて説明する。図１は本発明の一実施の形態におけ
るフライバックトランスの概略構成図である。即ち、こ
の一実施の形態のフライバックトランス１５は、中空の
円筒部が複数の鍔１ａにより分割され、１次コイル１ｂ
を外周部に巻回された１次ボビン１と、中空の円筒部に
２次コイル２ａ及び絶縁シート２ｂを外周部に複数のコ
イル層に分割して同軸上に巻回された２次ボビン２と、
２次コイル２ａの層間に配設された複数個のダイオード
３、複数の電子部品４、ホーカスボリューム５接続用の
金具６、高圧加工品１３接続用の金具７を具備したパー
ツホルダ８とを筒９ａを有した外装ケース９に収納し、
略同長のセラミック分割抵抗器１１とフィルムコンデン
サ１２を略平行に配設したホーカスボリューム５を外装
ケース９と勘合させ、絶縁材であるエポキシ樹脂１４を
充填・含浸・硬化した後、１次コイル１と２次コイル２
が誘導結合するようにフェライトコア１０が配設されて
いる。また、陰極線管とフライバックトランス本体を接
続する金具１３ａと、アノードキャップ１３ｂと、絶縁
用ゴムカバー１３ｃと、高圧ケーブル１３ｄからなる高
圧加工品１３を前記フライバックトランス本体１５に接
続した構成となっている。
を用いて説明する。図１は本発明の一実施の形態におけ
るフライバックトランスの概略構成図である。即ち、こ
の一実施の形態のフライバックトランス１５は、中空の
円筒部が複数の鍔１ａにより分割され、１次コイル１ｂ
を外周部に巻回された１次ボビン１と、中空の円筒部に
２次コイル２ａ及び絶縁シート２ｂを外周部に複数のコ
イル層に分割して同軸上に巻回された２次ボビン２と、
２次コイル２ａの層間に配設された複数個のダイオード
３、複数の電子部品４、ホーカスボリューム５接続用の
金具６、高圧加工品１３接続用の金具７を具備したパー
ツホルダ８とを筒９ａを有した外装ケース９に収納し、
略同長のセラミック分割抵抗器１１とフィルムコンデン
サ１２を略平行に配設したホーカスボリューム５を外装
ケース９と勘合させ、絶縁材であるエポキシ樹脂１４を
充填・含浸・硬化した後、１次コイル１と２次コイル２
が誘導結合するようにフェライトコア１０が配設されて
いる。また、陰極線管とフライバックトランス本体を接
続する金具１３ａと、アノードキャップ１３ｂと、絶縁
用ゴムカバー１３ｃと、高圧ケーブル１３ｄからなる高
圧加工品１３を前記フライバックトランス本体１５に接
続した構成となっている。
【００１０】このセラミック分割抵抗器１１とフィルム
コンデンサ１２が略平行に隣接に配設されることによ
り、見かけ上セラミック分割抵抗器１１とフィルムコン
デンサ１２が平板電極の役割となり、両者間に分布容量
が発生し、セラミック分割抵抗器１１とフィルムコンデ
ンサ１２の部分に図４（ｂ）に示す等価回路を形成す
る。ここで、Ｒ1をセラミック分割抵抗器１１の上段部
抵抗値、Ｃ3をセラミック分割抵抗器１１の上段部に発
生する分布容量値、Ｒ2をセラミック分割抵抗器１１の
下段部抵抗値、Ｃ4をセラミック分割抵抗器１１の下段
部に発生する分布容量値、Ｃ1をフィルムコンデンサ容
量値としたときに、Ｃ3Ｒ1＝Ｃ4Ｒ2の関係式が満足すれ
ば問題となる高電圧の変動波形１６に対する検出電圧の
変動波形１８の位相ひずみ１９は生じない。しかし、実
際には必要とする検出電圧やインピーダンスの関係から
セラミック分割抵抗器１１の上段部抵抗と下段部抵抗の
抵抗値が決定され、通常Ｒ1＞Ｒ2の関係が成立する。ま
た、分布容量値についても通常セラミック分割抵抗器１
１を占める面積比率は上段部抵抗＞下段部抵抗となるた
め、Ｃ3＞Ｃ4の関係が成立する。そうすると、これらの
間にはＣ1Ｒ1＞Ｃ2Ｒ2の関係が成立し、高電圧の変動波
形１７に対する検出電圧の変動波形１８の位相ひずみ１
９による時間遅れが１．５ｍｓ〜２．０ｍｓとなる。こ
のことから明らかなように、Ｃ3、Ｃ4をゼロに近づけれ
ば、ＣＲの時定数による影響が減少し、高電圧の変動波
形１６に対する検出電圧の変動波形１８の位相ひずみ１
９も小さくなる。
コンデンサ１２が略平行に隣接に配設されることによ
り、見かけ上セラミック分割抵抗器１１とフィルムコン
デンサ１２が平板電極の役割となり、両者間に分布容量
が発生し、セラミック分割抵抗器１１とフィルムコンデ
ンサ１２の部分に図４（ｂ）に示す等価回路を形成す
る。ここで、Ｒ1をセラミック分割抵抗器１１の上段部
抵抗値、Ｃ3をセラミック分割抵抗器１１の上段部に発
生する分布容量値、Ｒ2をセラミック分割抵抗器１１の
下段部抵抗値、Ｃ4をセラミック分割抵抗器１１の下段
部に発生する分布容量値、Ｃ1をフィルムコンデンサ容
量値としたときに、Ｃ3Ｒ1＝Ｃ4Ｒ2の関係式が満足すれ
ば問題となる高電圧の変動波形１６に対する検出電圧の
変動波形１８の位相ひずみ１９は生じない。しかし、実
際には必要とする検出電圧やインピーダンスの関係から
セラミック分割抵抗器１１の上段部抵抗と下段部抵抗の
抵抗値が決定され、通常Ｒ1＞Ｒ2の関係が成立する。ま
た、分布容量値についても通常セラミック分割抵抗器１
１を占める面積比率は上段部抵抗＞下段部抵抗となるた
め、Ｃ3＞Ｃ4の関係が成立する。そうすると、これらの
間にはＣ1Ｒ1＞Ｃ2Ｒ2の関係が成立し、高電圧の変動波
形１７に対する検出電圧の変動波形１８の位相ひずみ１
９による時間遅れが１．５ｍｓ〜２．０ｍｓとなる。こ
のことから明らかなように、Ｃ3、Ｃ4をゼロに近づけれ
ば、ＣＲの時定数による影響が減少し、高電圧の変動波
形１６に対する検出電圧の変動波形１８の位相ひずみ１
９も小さくなる。
【００１１】まず、図２に示すように略平行に隣接され
たセラミック分割抵抗器１１とフィルムコンデンサ１２
の対向した面において、セラミック分割抵抗器１１の長
手方向と他方の寸法Ｃが前記フィルムコンデンサの略平
行方向寸法Ｃ’の５０％にすると高電圧の変動波形１６
に対する検出電圧の変動波形１８の位相ひずみ１９によ
る時間遅れが０．９ｍｓに低減される。
たセラミック分割抵抗器１１とフィルムコンデンサ１２
の対向した面において、セラミック分割抵抗器１１の長
手方向と他方の寸法Ｃが前記フィルムコンデンサの略平
行方向寸法Ｃ’の５０％にすると高電圧の変動波形１６
に対する検出電圧の変動波形１８の位相ひずみ１９によ
る時間遅れが０．９ｍｓに低減される。
【００１２】つぎに、図２に示すように略平行に隣接に
配設されたセラミック分割抵抗器１１とフィルムコンデ
ンサ１２との対向した面において、セラミック分割抵抗
器１１の長手方向の寸法Ｂがフィルムコンデンサ１２の
略平行方向の寸法Ｂ’よりも６５％短くすると高電圧の
変動波形１６に対する検出電圧の変動波形１８の位相ひ
ずみ１９による時間遅れが０．６ｍｓに抑えることが可
能となる。
配設されたセラミック分割抵抗器１１とフィルムコンデ
ンサ１２との対向した面において、セラミック分割抵抗
器１１の長手方向の寸法Ｂがフィルムコンデンサ１２の
略平行方向の寸法Ｂ’よりも６５％短くすると高電圧の
変動波形１６に対する検出電圧の変動波形１８の位相ひ
ずみ１９による時間遅れが０．６ｍｓに抑えることが可
能となる。
【００１３】まず、図２に示すように略平行に隣接に配
設されたセラミック分割抵抗器１１とフィルムコンデン
サ１２との対向した面において、セラミック分割抵抗器
の面積Ｓが前記フィルムコンデンサの面積Ｓ’の５５％
にすることにより高電圧の変動波形１６に対する検出電
圧の変動波形１８の位相ひずみ１９による時間遅れが
０．４ｍｓとなる。
設されたセラミック分割抵抗器１１とフィルムコンデン
サ１２との対向した面において、セラミック分割抵抗器
の面積Ｓが前記フィルムコンデンサの面積Ｓ’の５５％
にすることにより高電圧の変動波形１６に対する検出電
圧の変動波形１８の位相ひずみ１９による時間遅れが
０．４ｍｓとなる。
【００１４】さらに、略平行に隣接に配設された前記フ
ィルムコンデンサと前記セラミック分割抵抗器の対向し
た面において、１０ｍｍ以上離すことで高電圧の変動波
形１６に対する検出電圧の変動波形１８の位相ひずみ１
９による時間遅れが０．２ｍｓとなる。
ィルムコンデンサと前記セラミック分割抵抗器の対向し
た面において、１０ｍｍ以上離すことで高電圧の変動波
形１６に対する検出電圧の変動波形１８の位相ひずみ１
９による時間遅れが０．２ｍｓとなる。
【００１５】さらに別の手段として、図３に示すように
略平行に隣接に配設された前記フィルムコンデンサと前
記セラミック分割抵抗器において、前記セラミック分割
抵抗器の印刷面を前記フィルムコンデンサに対して直交
または略直行方向に配設することにより高電圧の変動波
形１６に対する検出電圧の変動波形１８の位相ひずみ１
９による時間遅れが略零となる。
略平行に隣接に配設された前記フィルムコンデンサと前
記セラミック分割抵抗器において、前記セラミック分割
抵抗器の印刷面を前記フィルムコンデンサに対して直交
または略直行方向に配設することにより高電圧の変動波
形１６に対する検出電圧の変動波形１８の位相ひずみ１
９による時間遅れが略零となる。
【００１６】これら以外にも略平行に隣接に配設された
前記フィルムコンデンサの面と前記セラミック分割抵抗
器の面が対向しないように配設する方法がある。
前記フィルムコンデンサの面と前記セラミック分割抵抗
器の面が対向しないように配設する方法がある。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
によればフライバックトランスの略平行に隣接に配設さ
れたフィルムコンデンサとセラミック分割抵抗器の対向
した面において、前記セラミック分割抵抗器の面積を前
記フィルムコンデンサの面積の６０％以下にする。
によればフライバックトランスの略平行に隣接に配設さ
れたフィルムコンデンサとセラミック分割抵抗器の対向
した面において、前記セラミック分割抵抗器の面積を前
記フィルムコンデンサの面積の６０％以下にする。
【００１８】前記セラミック分割抵抗器の長手方向の寸
法を前記フィルムコンデンサの略平行方向の寸法よりも
短くする。
法を前記フィルムコンデンサの略平行方向の寸法よりも
短くする。
【００１９】前記セラミック分割抵抗器の長手方向と他
方の寸法を前記フィルムコンデンサの略平行方向寸法の
５０％以下にする。
方の寸法を前記フィルムコンデンサの略平行方向寸法の
５０％以下にする。
【００２０】前記フィルムコンデンサと前記セラミック
分割抵抗器を１０ｍｍ以上離す。
分割抵抗器を１０ｍｍ以上離す。
【００２１】前記分割抵抗器の印刷面を前記コンデンサ
に対して直交または略直行方向に配設する。
に対して直交または略直行方向に配設する。
【００２２】前記コンデンサの面と前記分割抵抗器の面
が対向しないように配設する。
が対向しないように配設する。
【００２３】などの手段を施すことにより、前記フィル
ムコンデンサと前記セラミック分割抵抗器の対向した面
に発生する分布容量を減らし、高電圧の変動に対するそ
れを検出する前記セラミック分割抵抗器の分割電圧の位
相ひずみを略零にすることができる。
ムコンデンサと前記セラミック分割抵抗器の対向した面
に発生する分布容量を減らし、高電圧の変動に対するそ
れを検出する前記セラミック分割抵抗器の分割電圧の位
相ひずみを略零にすることができる。
【図１】本発明の一実施の形態におけるフライバックト
ランスの概略構成図
ランスの概略構成図
【図２】本発明の一実施の形態におけるフライバックト
ランスのセラミック分割抵抗器とフィルムコンデンサの
配設の構成を示す概略図
ランスのセラミック分割抵抗器とフィルムコンデンサの
配設の構成を示す概略図
【図３】本発明の一実施の形態におけるフライバックト
ランスのセラミック分割抵抗器とフィルムコンデンサの
配設の構成を示す別の概略図
ランスのセラミック分割抵抗器とフィルムコンデンサの
配設の構成を示す別の概略図
【図４】本発明の一実施の形態におけるフライバックト
ランスの回路結線図
ランスの回路結線図
【図５】位相ひずみの説明に供する高電圧と検出電圧の
変動波形の説明図
変動波形の説明図
【図６】従来のフライバックトランスの回路結線図
１ １次ボビン １ａ 鍔 １ｂ １次コイル ２ ２次ボビン ２ａ ２次コイル ２ｂ 絶縁シート ３ ダイオード ４ 電子部品 ５ ホーカスボリューム ６ 金具（ホーカスボリューム接続用） ７ 金具（高圧ケーブル接続用） ８ パーツホルダ ９ 外装ケース ９ａ 筒 １０ フェライトコア １１ セラミック分割抵抗器 １２ フィルムコンデンサ １３ 高圧加工品 １３ａ ＣＲＴ接続金具 １３ｂ アノードキャップ １３ｃ 絶縁用ゴムカバー １３ｄ 高圧ケーブル １４ エポキシ樹脂 １５ フライバックトランス本体 １６ 水平振幅 １７ 高電圧変動波形 １８ 検出電圧変動波形 １９ 位相ひずみ ２０ 分布容量 ２１ 外付けコンデンサ（バランス用）
Claims (7)
- 【請求項１】 １次ボビンの外周に巻回された１次コイ
ルと、前記１次コイルに誘導結合された２次ボビンの外
周に複数のコイル層に分割して同軸上に巻回された２次
コイルと、（前記２次コイルからの高電圧パルスを整流
するための電子部品と）取り付けた１軸もしくは複数軸
の電圧調整用ボリュームを具備したホーカスボリューム
と、前記２次コイルからの高電圧を平滑するためのコン
デンサと、前記２次コイルの高圧出力側からの高電圧出
力の電圧変動を検出する抵抗体と、高電圧を低電圧にし
て検出できるよう複数の抵抗体で分割された分割抵抗器
とを具備し、前記ホーカスボリュームに前記コンデンサ
と前記分割抵抗器を略平行に隣接に配設し一体化とし、
略平行に隣接に配設された前記分割抵抗器と前記コンデ
ンサの対向した面に発生する分布容量を減らすことによ
り、高電圧の変動に対するそれを検出する前記分割抵抗
器の分割電圧の位相ひずみが略零になるように、略平行
に隣接した前記分割抵抗器と前記コンデンサとを配設し
たことを特徴とするフライバックトランス。 - 【請求項２】 略平行に隣接に配設された前記セラミッ
ク分割抵抗器と前記フィルムコンデンサの対向した面に
おいて、前記セラミック分割抵抗器の面積が前記フィル
ムコンデンサの面積の６０％以下にすることを特徴とし
た請求項１記載のフライバックトランス。 - 【請求項３】 略平行に隣接に配設された前記セラミッ
ク分割抵抗器と前記フィルムコンデンサの対向した面に
おいて、前記セラミック分割抵抗器の長手方向の寸法が
前記フィルムコンデンサの略平行方向の寸法よりも短く
したことを特徴とした請求項１に記載のフライバックト
ランス。 - 【請求項４】 略平行に隣接に配設された前記セラミッ
ク分割抵抗器と前記フィルムコンデンサの対向した面に
おいて、前記セラミック分割抵抗器の長手方向と他方の
寸法が前記フィルムコンデンサの略平行方向寸法の５０
％以下にすることを特徴とした請求項１に記載のフライ
バックトランス。 - 【請求項５】 略平行に隣接に配設された前記セラミッ
ク分割抵抗器と前記フィルムコンデンサの対向した面に
おいて、１０ｍｍ以上離すことを特徴とした請求項１に
記載のフライバックトランス。 - 【請求項６】 略平行に隣接に配設された前記セラミッ
ク分割抵抗器と前記フィルムコンデンサにおいて、前記
セラミック分割抵抗器の印刷面を前記フィルムコンデン
サに対して直交または略直行方向に配設することを特徴
とした請求項１に記載のフライバックトランス。 - 【請求項７】 略平行に隣接に配設された前記フィルム
コンデンサの面と前記セラミック分割抵抗器の面が対向
しないように配設していることを特徴とした請求項１に
記載のフライバックトランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36227499A JP2001176727A (ja) | 1999-12-21 | 1999-12-21 | フライバックトランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36227499A JP2001176727A (ja) | 1999-12-21 | 1999-12-21 | フライバックトランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176727A true JP2001176727A (ja) | 2001-06-29 |
| JP2001176727A5 JP2001176727A5 (ja) | 2006-11-02 |
Family
ID=18476438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36227499A Withdrawn JP2001176727A (ja) | 1999-12-21 | 1999-12-21 | フライバックトランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101579A (ja) * | 2003-08-26 | 2005-04-14 | Matsushita Electric Ind Co Ltd | フライバックトランス |
| WO2007123106A1 (ja) | 2006-04-20 | 2007-11-01 | Panasonic Corporation | 高電圧トランス |
| WO2007129588A1 (ja) | 2006-05-08 | 2007-11-15 | Panasonic Corporation | 高電圧トランス |
-
1999
- 1999-12-21 JP JP36227499A patent/JP2001176727A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101579A (ja) * | 2003-08-26 | 2005-04-14 | Matsushita Electric Ind Co Ltd | フライバックトランス |
| JP4682557B2 (ja) * | 2003-08-26 | 2011-05-11 | パナソニック株式会社 | フライバックトランス |
| WO2007123106A1 (ja) | 2006-04-20 | 2007-11-01 | Panasonic Corporation | 高電圧トランス |
| WO2007129588A1 (ja) | 2006-05-08 | 2007-11-15 | Panasonic Corporation | 高電圧トランス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406978A (en) | Horizontal deflection output transformer for a television receiver | |
| JP2001176727A (ja) | フライバックトランス | |
| JPS5813652Y2 (ja) | コウアツハツセイカイロ | |
| US4689730A (en) | Flyback transformer circuit with a noise cancelling circuit | |
| JPS62274876A (ja) | テレビジヨン表示装置 | |
| KR930005134B1 (ko) | 플라이백 트랜스포머 | |
| US4841201A (en) | Display device including flyback transformer constructed to control leakage currents | |
| JPS59172945A (ja) | 直流高電圧発生装置 | |
| KR100207440B1 (ko) | 플라이백트랜스 | |
| JPH11186049A (ja) | 可変リニアリティコイル | |
| JP3360342B2 (ja) | 高圧発生回路およびフライバックトランス、並びにそれらを使用した偏平型陰極線管装置 | |
| JPH09131063A (ja) | 高電圧発生器 | |
| JPH0415664B2 (ja) | ||
| JP3451859B2 (ja) | 陰極線管装置 | |
| JP3749774B2 (ja) | ディスプレイモニタ | |
| JPH061979B2 (ja) | 高電圧発生装置 | |
| KR0180639B1 (ko) | 플라이백트랜스 | |
| JPS5821354Y2 (ja) | フライバツクトランス装置 | |
| JP3749770B2 (ja) | ディスプレイモニタ | |
| JPS6380770A (ja) | 高電圧発生装置 | |
| JPH02256209A (ja) | フライバックトランス | |
| JPH08316071A (ja) | フライバックトランス装置 | |
| JPH0634578B2 (ja) | 高電圧発生装置 | |
| JP3749771B2 (ja) | フライバックトランス | |
| US20020089404A1 (en) | Flyback transformer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061012 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080922 |