JP2001160682A - 多層セラミック配線板の製造方法 - Google Patents
多層セラミック配線板の製造方法Info
- Publication number
- JP2001160682A JP2001160682A JP34245999A JP34245999A JP2001160682A JP 2001160682 A JP2001160682 A JP 2001160682A JP 34245999 A JP34245999 A JP 34245999A JP 34245999 A JP34245999 A JP 34245999A JP 2001160682 A JP2001160682 A JP 2001160682A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer ceramic
- ceramic wiring
- wiring
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 多層セラミック配線板に半導体素子をフ
リップチップ実装するのに好適な平坦面を有する多層セ
ラミック配線板の安価な製造方法の提供を課題とする。 【解決手段】 スルーホールおよび配線を形成した複数
のセラミックグリーンシートから成る積層体を熱圧着し
て一体化し、次いで所定の温度で焼成して多層セラミッ
ク配線板を得る方法において、積層体の一方の面に剛体
を密着し、反対面に弾性体を介して剛体を密着し、熱圧
着する。
リップチップ実装するのに好適な平坦面を有する多層セ
ラミック配線板の安価な製造方法の提供を課題とする。 【解決手段】 スルーホールおよび配線を形成した複数
のセラミックグリーンシートから成る積層体を熱圧着し
て一体化し、次いで所定の温度で焼成して多層セラミッ
ク配線板を得る方法において、積層体の一方の面に剛体
を密着し、反対面に弾性体を介して剛体を密着し、熱圧
着する。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップモジ
ュール、ハイブリッドＩＣ、チップスケールパッケージ
等に用いるための多層セラミック配線板に関し、特に半
導体素子をフリップチップ実装するのに好適な平坦性の
高い平面を有する多層セラミック多層配線板を得るため
の製造方法に関する。
ュール、ハイブリッドＩＣ、チップスケールパッケージ
等に用いるための多層セラミック配線板に関し、特に半
導体素子をフリップチップ実装するのに好適な平坦性の
高い平面を有する多層セラミック多層配線板を得るため
の製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子の入出力パッドとパッ
ケージあるいはマザーボード等の入出力パッドは、直径
２０〜７０μｍ程度の金ワイヤやアルミニウムワイヤ等
を用いてボンディングして接続されてきた。ところが、
信号の高周波化、高速化が急激に進展しており、ワイヤ
に発生するインダクタンスについてさえ問題とされるよ
うになってきた。また、近年、電子機器の小型化と伴に
半導体パッケージについても小型化の要求が強まってい
る。
ケージあるいはマザーボード等の入出力パッドは、直径
２０〜７０μｍ程度の金ワイヤやアルミニウムワイヤ等
を用いてボンディングして接続されてきた。ところが、
信号の高周波化、高速化が急激に進展しており、ワイヤ
に発生するインダクタンスについてさえ問題とされるよ
うになってきた。また、近年、電子機器の小型化と伴に
半導体パッケージについても小型化の要求が強まってい
る。
【０００３】例えば、半導体パッケージの形態について
言えば、従来のワイヤボンディングで半導体チップと多
層セラミック配線板上の電極部とを接続してからセラミ
ック容器に封入するタイプから、多層セラミック配線板
にフリップチップ接合して、多層セラミック配線板と半
導体素子との隙間に樹脂を注入するタイプに変わってき
ている。図１は、従来のセラミック容器に封入したタイ
プを示し、図２は、多層セラミック配線板にフリップチ
ップ接合したタイプを示す。
言えば、従来のワイヤボンディングで半導体チップと多
層セラミック配線板上の電極部とを接続してからセラミ
ック容器に封入するタイプから、多層セラミック配線板
にフリップチップ接合して、多層セラミック配線板と半
導体素子との隙間に樹脂を注入するタイプに変わってき
ている。図１は、従来のセラミック容器に封入したタイ
プを示し、図２は、多層セラミック配線板にフリップチ
ップ接合したタイプを示す。
【０００４】フリップチップタイプは、セラミック容器
タイプに比較して、軽量小型、薄型にすることが可能で
あり、半導体素子の背面が露出しているため熱放散性に
優れている。また、ワイヤを用いないことから接続長さ
が短く、電気特性にも優れる。
タイプに比較して、軽量小型、薄型にすることが可能で
あり、半導体素子の背面が露出しているため熱放散性に
優れている。また、ワイヤを用いないことから接続長さ
が短く、電気特性にも優れる。
【０００５】ところで、フリップチップの入出力パッド
と多層セラミック配線板の表面配線は、金やはんだの微
少なバンプを介して接続される。このため、多層セラミ
ック配線板の表面配線には全てのバンプと接触するため
に高度な平坦性が必要であり、その要求値は高低差１０
μｍ以内となる。
と多層セラミック配線板の表面配線は、金やはんだの微
少なバンプを介して接続される。このため、多層セラミ
ック配線板の表面配線には全てのバンプと接触するため
に高度な平坦性が必要であり、その要求値は高低差１０
μｍ以内となる。
【０００６】
【発明が解決しようとする課題】上記した多層セラミッ
ク配線板表面配線平坦性悪化は、焼成時の反り、ねじ
れ、表面配線の膜厚ばらつき、内層配線の有無による凸
凹に起因しており、制御が難しい。
ク配線板表面配線平坦性悪化は、焼成時の反り、ねじ
れ、表面配線の膜厚ばらつき、内層配線の有無による凸
凹に起因しており、制御が難しい。
【０００７】すなわち、スルーホールおよび配線を形成
した複数のセラミックグリーンシートから成る積層体を
熱圧着して一体化する際に、一般的な方法として、グリ
ーンシートの両面に金属板等の剛体を配置して圧着す
る。そのため、配線の重なり程度により積層体に大きな
密度差が発生し、焼成時に局部的な収縮率差を引き起こ
すことになる。その結果、多層セラミック配線板の反り
やねじれを生じる。
した複数のセラミックグリーンシートから成る積層体を
熱圧着して一体化する際に、一般的な方法として、グリ
ーンシートの両面に金属板等の剛体を配置して圧着す
る。そのため、配線の重なり程度により積層体に大きな
密度差が発生し、焼成時に局部的な収縮率差を引き起こ
すことになる。その結果、多層セラミック配線板の反り
やねじれを生じる。
【０００８】これに加えて、積層体を一体化した時には
平坦であっても、焼成後には内層配線部とセラミックス
部との収縮率の差より、表面に内層配線の膜厚相当量の
凸凹が生じる。そこで、従来は、焼成後に表面を研磨し
たり、内層配線の隙間をセラミック基板と同質のペース
トで充填して平坦度を確保することがなされている。し
かし、この方法はコストの上昇と、工程の増加による歩
留まりの低下を招く。
平坦であっても、焼成後には内層配線部とセラミックス
部との収縮率の差より、表面に内層配線の膜厚相当量の
凸凹が生じる。そこで、従来は、焼成後に表面を研磨し
たり、内層配線の隙間をセラミック基板と同質のペース
トで充填して平坦度を確保することがなされている。し
かし、この方法はコストの上昇と、工程の増加による歩
留まりの低下を招く。
【０００９】本発明は上記課題に鑑みてなされたもので
あり、多層セラミック配線板に半導体素子をフリップチ
ップ実装するのに好適な平坦面を有する多層セラミック
配線板の安価な製造方法の提供を目的としている。
あり、多層セラミック配線板に半導体素子をフリップチ
ップ実装するのに好適な平坦面を有する多層セラミック
配線板の安価な製造方法の提供を目的としている。
【００１０】
【課題を解決するための手段】スルーホールおよび配線
を形成した複数のセラミックグリーンシートから成る積
層体を熱圧着して一体化し、次いで所定の温度で焼成し
て多層セラミック配線板を得る方法において、積層体の
一方の面に剛体を密着し、反対面に弾性体を介して剛体
を密着し、熱圧着することを特徴とするものである。
を形成した複数のセラミックグリーンシートから成る積
層体を熱圧着して一体化し、次いで所定の温度で焼成し
て多層セラミック配線板を得る方法において、積層体の
一方の面に剛体を密着し、反対面に弾性体を介して剛体
を密着し、熱圧着することを特徴とするものである。
【００１１】
【発明の実施の形態】多層セラミック配線板を構成する
セラミックの成分は、特に限定されるものでなく、一般
的なアルミナの他、ガラスセラミック、ムライト、コー
ジェライト等が適用でき、配線材料も基板の焼成温度、
雰囲気に応じて、タングステン、モリブデン、金、銀、
銅等が適用できる。
セラミックの成分は、特に限定されるものでなく、一般
的なアルミナの他、ガラスセラミック、ムライト、コー
ジェライト等が適用でき、配線材料も基板の焼成温度、
雰囲気に応じて、タングステン、モリブデン、金、銀、
銅等が適用できる。
【００１２】製造工程は、従来の方法と同様にしてグリ
ーンシートを成形し、このグリーンシートに金型を用い
て、ヴィア用の孔を開ける。孔には導体ペーストを充填
し、その後スクリーン印刷で、導体ペーストを塗布して
配線を形成する。
ーンシートを成形し、このグリーンシートに金型を用い
て、ヴィア用の孔を開ける。孔には導体ペーストを充填
し、その後スクリーン印刷で、導体ペーストを塗布して
配線を形成する。
【００１３】次に、ヴィアおよび配線を設けたグリーン
シートを複数枚積層して熱圧着して一体化し、従来と同
様の条件で焼成することにより多層セラミック配線板と
する。この一体化の際、一方の面には剛体の板を配置
し、他方の面には弾性体を介して剛体の板を配置して熱
圧着する。これにより、内層配線膜厚相当分は弾性体を
配置した面に押し出され、また、表面層に設けられた表
面配線も剛体面に押されて平坦となり、膜厚ばらつきも
弾性体側に吸収される。また、積層体内部の密度差も発
生し難いため、焼成により反りやねじれの発生が少な
い。
シートを複数枚積層して熱圧着して一体化し、従来と同
様の条件で焼成することにより多層セラミック配線板と
する。この一体化の際、一方の面には剛体の板を配置
し、他方の面には弾性体を介して剛体の板を配置して熱
圧着する。これにより、内層配線膜厚相当分は弾性体を
配置した面に押し出され、また、表面層に設けられた表
面配線も剛体面に押されて平坦となり、膜厚ばらつきも
弾性体側に吸収される。また、積層体内部の密度差も発
生し難いため、焼成により反りやねじれの発生が少な
い。
【００１４】剛体の板としては、鉄、アルミニウム等の
金属板でよく、熱圧着後に積層体との剥離を容易にする
ため薄いポリエステルフィルムを剛体の板と積層体との
間に挟んでも良い。また、弾性体は、種類は特に限定さ
れないがゴムが入手しやすい。中でも、シリコンゴム
は、配線形状への追随性が良好で、積層体との剥離性が
良く、耐熱性にも優れ、特別な配慮も必要なく使用でき
る。
金属板でよく、熱圧着後に積層体との剥離を容易にする
ため薄いポリエステルフィルムを剛体の板と積層体との
間に挟んでも良い。また、弾性体は、種類は特に限定さ
れないがゴムが入手しやすい。中でも、シリコンゴム
は、配線形状への追随性が良好で、積層体との剥離性が
良く、耐熱性にも優れ、特別な配慮も必要なく使用でき
る。
【００１５】熱圧着には、１軸プレス機あるいは静水圧
プレス機等の従来の装置をそのまま用いることができ
る。
プレス機等の従来の装置をそのまま用いることができ
る。
【００１６】
【実施例】次に実施例を用いて本発明をさらに説明す
る。 （実施例）１３ｗｔ％ＣａＯ−３６ｗｔ％ＳｉＯ2−２
６ｗｔ％ＺｎＯ−１５ｗｔ％Ａ2Ｏ 3−１０ｗｔ％Ｂ2Ｏ3
組成のガラス粉末６０Ｗｔ％とＡｌ2Ｏ3粉末４０ｗｔ％
の混合物をブチラール樹脂とアルコール、フタル酸ブチ
ルに分散し、該スラリーをドクターブレード法に従い１
００μmの厚さに成形してグリーンシートを得た。
る。 （実施例）１３ｗｔ％ＣａＯ−３６ｗｔ％ＳｉＯ2−２
６ｗｔ％ＺｎＯ−１５ｗｔ％Ａ2Ｏ 3−１０ｗｔ％Ｂ2Ｏ3
組成のガラス粉末６０Ｗｔ％とＡｌ2Ｏ3粉末４０ｗｔ％
の混合物をブチラール樹脂とアルコール、フタル酸ブチ
ルに分散し、該スラリーをドクターブレード法に従い１
００μmの厚さに成形してグリーンシートを得た。
【００１７】グリーンシートにヴィアホールを形成し、
Ａｇペーストをヴィアホールに充填後、スクリーン印刷
にてＡｇペーストを塗布して配線を形成した。グリーン
シートの外形は、１５０ｍｍ×１５０ｍｍとした。配線
パターンはいずれも同じとし、１００μｍ幅×８０mm長
さの直線を５００μｍ間隔で１６０本配列したものとし
た。印刷膜厚は、スクリーンのエマルジョン厚を変え
て、４種類準備した。
Ａｇペーストをヴィアホールに充填後、スクリーン印刷
にてＡｇペーストを塗布して配線を形成した。グリーン
シートの外形は、１５０ｍｍ×１５０ｍｍとした。配線
パターンはいずれも同じとし、１００μｍ幅×８０mm長
さの直線を５００μｍ間隔で１６０本配列したものとし
た。印刷膜厚は、スクリーンのエマルジョン厚を変え
て、４種類準備した。
【００１８】次に、配線パターンが交互に直交するよう
に各層を金型に積層し、１軸プレス機を用いて、３００
Ｋｇ／ｃｍ2、８０℃、５分の条件で加圧し一体化し
た。積層の順番は、金型、０．５ｍｍ厚シリコンゴム、
グリーンシート６層、０．０５ｍｍ厚ポリエステルフィ
ルム、金型とした。
に各層を金型に積層し、１軸プレス機を用いて、３００
Ｋｇ／ｃｍ2、８０℃、５分の条件で加圧し一体化し
た。積層の順番は、金型、０．５ｍｍ厚シリコンゴム、
グリーンシート６層、０．０５ｍｍ厚ポリエステルフィ
ルム、金型とした。
【００１９】得られた積層体を空気気流中、５００℃、
２時間で樹脂を分解除去し、次いで８５０℃まで毎分２
℃の速度で昇温後、１０分間保持して焼成した。焼成
後、レーザーを用いた高さ測定器で、１枚の基板の５カ
所で２０ｍｍ四方の平坦度を測定した。得られた平坦度
の最大値を表１に示す。
２時間で樹脂を分解除去し、次いで８５０℃まで毎分２
℃の速度で昇温後、１０分間保持して焼成した。焼成
後、レーザーを用いた高さ測定器で、１枚の基板の５カ
所で２０ｍｍ四方の平坦度を測定した。得られた平坦度
の最大値を表１に示す。
【００２０】（従来例）積層時に０．５ｍｍ厚シリコン
ゴムの代わりに０．０５ｍｍ厚ポリエステルフィルムに
置き換えた以外実施例と同様にして積層体を作製した。
得られた積層体を空気気流中、５００℃、２時間で樹脂
を分解除去し、次いで８５０℃まで毎分２℃の速度で昇
温後、１０分間保持して焼成した。焼成後、レーザーを
用いた高さ測定器で、１枚の基板の５カ所で２０ｍｍ四
方の平坦度を測定した。得られた平坦度の最大値を表１
に示す。
ゴムの代わりに０．０５ｍｍ厚ポリエステルフィルムに
置き換えた以外実施例と同様にして積層体を作製した。
得られた積層体を空気気流中、５００℃、２時間で樹脂
を分解除去し、次いで８５０℃まで毎分２℃の速度で昇
温後、１０分間保持して焼成した。焼成後、レーザーを
用いた高さ測定器で、１枚の基板の５カ所で２０ｍｍ四
方の平坦度を測定した。得られた平坦度の最大値を表１
に示す。
【００２１】 表１ 平坦度（μｍ） 配線の乾燥膜厚（μｍ） 実施例 従来例 ８ ５．３ ６．３ １４ ５．５ ８．６ ３２ ６．２ １２．３ ４１ ８．３ ２２．６
【００２２】表１より、実施例では配線膜厚が厚くなっ
ても１０μｍ以下の平坦度となり、配線の影響を受けに
くいことがわかる。一方、従来例では配線膜厚が厚くな
ると顕著に平坦度が悪化することがわかる。よって、配
線膜厚を薄くする必要があり、配線抵抗の観点から好ま
しくないことがわかる。
ても１０μｍ以下の平坦度となり、配線の影響を受けに
くいことがわかる。一方、従来例では配線膜厚が厚くな
ると顕著に平坦度が悪化することがわかる。よって、配
線膜厚を薄くする必要があり、配線抵抗の観点から好ま
しくないことがわかる。
【００２３】
【発明の効果】以上で説明したように、本発明によれば
熱圧着時に弾性体を用いるだけなので、コスト上昇が軽
微であり、配線を厚くしても多層セラミック配線板の表
面が平坦であるので、配線抵抗を小さくすることが出
来、また、フリップチップ実装の歩留まりを向上させる
ことが出来る。
熱圧着時に弾性体を用いるだけなので、コスト上昇が軽
微であり、配線を厚くしても多層セラミック配線板の表
面が平坦であるので、配線抵抗を小さくすることが出
来、また、フリップチップ実装の歩留まりを向上させる
ことが出来る。
【図１】半導体素子を従来のセラミック容器に封入した
従来のタイプの断面図である。
従来のタイプの断面図である。
【図２】(a)は、多層セラミック配線板にフリップチッ
プ接合したタイプの断面図であり、（ｂ）はその平面図
である。
プ接合したタイプの断面図であり、（ｂ）はその平面図
である。
１ 半導体素子 ２ 内層導体 ３ ウ゛ィア導体 ４ はんだボール ５ 表面導体 ６ 多層セラミック配線板 ７ キャップ ８ ワイヤ ９ バンプ １０ 樹脂
Claims (1)
- 【請求項１】スルーホールおよび配線を形成した複数の
セラミックグリーンシートから成る積層体を熱圧着して
一体化し、次いで所定の温度で焼成して多層セラミック
配線板を得る方法において、積層体の一方の面に剛体を
密着し、反対面に弾性体を介して剛体を密着し、熱圧着
することを特徴とする多層セラミック配線板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34245999A JP2001160682A (ja) | 1999-12-01 | 1999-12-01 | 多層セラミック配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34245999A JP2001160682A (ja) | 1999-12-01 | 1999-12-01 | 多層セラミック配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160682A true JP2001160682A (ja) | 2001-06-12 |
Family
ID=18353913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34245999A Pending JP2001160682A (ja) | 1999-12-01 | 1999-12-01 | 多層セラミック配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066595A (ja) * | 2004-08-26 | 2006-03-09 | Dowa Mining Co Ltd | 金属−セラミックス接合基板およびその製造方法 |
-
1999
- 1999-12-01 JP JP34245999A patent/JP2001160682A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066595A (ja) * | 2004-08-26 | 2006-03-09 | Dowa Mining Co Ltd | 金属−セラミックス接合基板およびその製造方法 |
| JP4565249B2 (ja) * | 2004-08-26 | 2010-10-20 | Ｄｏｗａメタルテック株式会社 | 金属−セラミックス接合基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5773082B2 (ja) | モジュール | |
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| KR20010078174A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JPH06342853A (ja) | 半導体素子用パッケージ | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP3842478B2 (ja) | 半導体素子実装配線基板の実装構造 | |
| JP2001160682A (ja) | 多層セラミック配線板の製造方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| US10290591B2 (en) | Wiring board, electronic device, and electronic module | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP2002151805A (ja) | 多数個取りセラミック配線基板 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JPS58125859A (ja) | 半導体装置 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH08181447A (ja) | セラミック多層基板 |