JP2001125542A - 表示装置及びそれに用いるクロック間干渉による影響の防止方法 - Google Patents
表示装置及びそれに用いるクロック間干渉による影響の防止方法Info
- Publication number
- JP2001125542A JP2001125542A JP30478999A JP30478999A JP2001125542A JP 2001125542 A JP2001125542 A JP 2001125542A JP 30478999 A JP30478999 A JP 30478999A JP 30478999 A JP30478999 A JP 30478999A JP 2001125542 A JP2001125542 A JP 2001125542A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- display device
- signal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 例えクロックの干渉が起きてもこれを根本的
に拡散して回避することが可能な表示装置を提供する。 【解決手段】 変調信号発生器１２は疑似ランダムノイ
ズを発生し、発生したノイズによって上記のクロック発
生部６，１１から発生するクロック信号の周波数を変調
している。これによって、例え、上記のクロック発生部
６，１１のクロック信号成分がＡ／Ｄ変換前の映像信号
に混入したとしても、その成分が疑似ランダムノイズで
拡散されているため、干渉縞として一定のところに確認
できないものとなる。
に拡散して回避することが可能な表示装置を提供する。 【解決手段】 変調信号発生器１２は疑似ランダムノイ
ズを発生し、発生したノイズによって上記のクロック発
生部６，１１から発生するクロック信号の周波数を変調
している。これによって、例え、上記のクロック発生部
６，１１のクロック信号成分がＡ／Ｄ変換前の映像信号
に混入したとしても、その成分が疑似ランダムノイズで
拡散されているため、干渉縞として一定のところに確認
できないものとなる。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置及びそれに
用いるクロック間干渉による影響の防止方法に関し、特
に液晶モニタ装置におけるクロック間干渉による影響の
防止方法に関する。
用いるクロック間干渉による影響の防止方法に関し、特
に液晶モニタ装置におけるクロック間干渉による影響の
防止方法に関する。
【０００２】
【従来の技術】従来、液晶モニタ装置においては、図２
に示すように、映像入力端子１と、同期入力端子２と、
Ａ／Ｄ（アナログ／ディジタル）変換器３と、クロック
発生部４，１３，１４と、信号処理部５と、タイミング
発生部７と、表示デバイス（液晶モニタ）８と、メモリ
９と、ＣＰＵ（中央処理装置）１０とから構成されてい
る。
に示すように、映像入力端子１と、同期入力端子２と、
Ａ／Ｄ（アナログ／ディジタル）変換器３と、クロック
発生部４，１３，１４と、信号処理部５と、タイミング
発生部７と、表示デバイス（液晶モニタ）８と、メモリ
９と、ＣＰＵ（中央処理装置）１０とから構成されてい
る。
【０００３】Ａ／Ｄ変換器３は映像入力端子１から入力
された映像信号をＡ／Ｄ変換し、信号処理部５はＡ／Ｄ
変換器３でＡ／Ｄ変換された信号に対して「入力解像度
から表示解像度への変換」、「ガンマ補正」、「Ｄ／Ａ
変換」、「信号増幅」を行い、表示デバイス８へ出力す
る。
された映像信号をＡ／Ｄ変換し、信号処理部５はＡ／Ｄ
変換器３でＡ／Ｄ変換された信号に対して「入力解像度
から表示解像度への変換」、「ガンマ補正」、「Ｄ／Ａ
変換」、「信号増幅」を行い、表示デバイス８へ出力す
る。
【０００４】Ａ／Ｄ変換器３は同期入力端子２から入力
される同期信号からクロック発生部４内でＰＬＬ（Ｐｈ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路（図示せず）を
用いて発生されたクロック信号を用いてＡ／Ｄ変換を行
う。
される同期信号からクロック発生部４内でＰＬＬ（Ｐｈ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路（図示せず）を
用いて発生されたクロック信号を用いてＡ／Ｄ変換を行
う。
【０００５】信号処理部５はクロック発生部４からのク
ロック信号に同期してＡ／Ｄ変換器３からデータを受取
り、クロック発生部１３によって発生したクロック信号
に同期して解像度処理を行った後のデータを、表示デバ
イス８へ出力する。
ロック信号に同期してＡ／Ｄ変換器３からデータを受取
り、クロック発生部１３によって発生したクロック信号
に同期して解像度処理を行った後のデータを、表示デバ
イス８へ出力する。
【０００６】クロック発生部１４はＣＰＵ１０を動作さ
せるためのクロック信号を供給し、ＣＰＵ１０及びＣＰ
Ｕバスに接続されたメモリ９や信号処理部５のインタフ
ェースを駆動する。
せるためのクロック信号を供給し、ＣＰＵ１０及びＣＰ
Ｕバスに接続されたメモリ９や信号処理部５のインタフ
ェースを駆動する。
【０００７】上記の従来の回路においては、信号処理部
５で、クロック発生部１３，１４のクロック信号成分が
Ａ／Ｄ変換前の映像信号に混入すると、クロック発生部
４によるサンプリングを行った際に相互の干渉による干
渉縞が映像に重畳されることとなる。この干渉縞はクロ
ック信号周波数が数十メガヘルツと高くても、干渉縞と
して確認できるものになってしまう。
５で、クロック発生部１３，１４のクロック信号成分が
Ａ／Ｄ変換前の映像信号に混入すると、クロック発生部
４によるサンプリングを行った際に相互の干渉による干
渉縞が映像に重畳されることとなる。この干渉縞はクロ
ック信号周波数が数十メガヘルツと高くても、干渉縞と
して確認できるものになってしまう。
【０００８】
【発明が解決しようとする課題】上述した従来の表示装
置では、２つ以上のクロック信号を持つ場合、それらク
ロック信号の干渉を防ぐために基板や空間的シールド板
等によってデカップリングを行っている。
置では、２つ以上のクロック信号を持つ場合、それらク
ロック信号の干渉を防ぐために基板や空間的シールド板
等によってデカップリングを行っている。
【０００９】上記の表示装置ではこの複数のクロック信
号を用いることに起因して「ビートノイズ（干渉縞）」
が画面上に現れることがあり、これが液晶プロジェクタ
やプラズマディスプレイ、液晶モニタ等の入力信号と出
力信号とをそれぞれ別のクロックで取り扱う装置を開発
している時に一番大きな不具合要因となる。
号を用いることに起因して「ビートノイズ（干渉縞）」
が画面上に現れることがあり、これが液晶プロジェクタ
やプラズマディスプレイ、液晶モニタ等の入力信号と出
力信号とをそれぞれ別のクロックで取り扱う装置を開発
している時に一番大きな不具合要因となる。
【００１０】そこで、本発明の目的は上記の問題点を解
消し、例えクロックの干渉が起きてもこれを根本的に拡
散して回避することができる表示装置及びそれに用いる
クロック間干渉による影響の防止方法を提供することに
ある。
消し、例えクロックの干渉が起きてもこれを根本的に拡
散して回避することができる表示装置及びそれに用いる
クロック間干渉による影響の防止方法を提供することに
ある。
【００１１】
【課題を解決するための手段】本発明による表示装置
は、入力信号をサンプリングするサンプリングクロック
信号と、前記サンプリングクロック信号とは別途発生す
るクロック信号とを用いて信号処理及び装置のコントロ
ール処理を行うシステムを構成する表示装置であって、
前記クロック信号に周波数変調をかける手段を備えてい
る。
は、入力信号をサンプリングするサンプリングクロック
信号と、前記サンプリングクロック信号とは別途発生す
るクロック信号とを用いて信号処理及び装置のコントロ
ール処理を行うシステムを構成する表示装置であって、
前記クロック信号に周波数変調をかける手段を備えてい
る。
【００１２】本発明による表示装置のクロック間干渉に
よる影響の防止方法は、入力信号をサンプリングするサ
ンプリングクロック信号と、前記サンプリングクロック
信号とは別途発生するクロック信号とを用いて信号処理
及び装置のコントロール処理を行うシステムを構成する
表示装置のクロック間干渉による影響の防止方法であっ
て、前記クロック信号に周波数変調をかけるようにして
いる。
よる影響の防止方法は、入力信号をサンプリングするサ
ンプリングクロック信号と、前記サンプリングクロック
信号とは別途発生するクロック信号とを用いて信号処理
及び装置のコントロール処理を行うシステムを構成する
表示装置のクロック間干渉による影響の防止方法であっ
て、前記クロック信号に周波数変調をかけるようにして
いる。
【００１３】すなわち、本発明の表示装置は、入力され
た映像信号（コンピュータからのＲＧＢ信号もしくはテ
レビジョン信号）に応じて発生されるクロック信号と、
別に用意された周波数の異なる一つまたは複数のクロッ
ク信号を持ち、これらの干渉によって干渉縞の形で現れ
る映像信号への影響を、上記の別に用意された周波数の
異なるクロック信号に適当な変調をかけることで干渉縞
を拡散し、映像として認識できないようにしている。
た映像信号（コンピュータからのＲＧＢ信号もしくはテ
レビジョン信号）に応じて発生されるクロック信号と、
別に用意された周波数の異なる一つまたは複数のクロッ
ク信号を持ち、これらの干渉によって干渉縞の形で現れ
る映像信号への影響を、上記の別に用意された周波数の
異なるクロック信号に適当な変調をかけることで干渉縞
を拡散し、映像として認識できないようにしている。
【００１４】従来、２つ以上のクロック信号を持つ表示
装置において、それらクロック信号の干渉による影響を
防ぐために基板や空間的シールド板等によってデカップ
リングを行っているが、本発明によってそれらの処置を
軽減することが可能となり、装置の小型化、低コスト化
に寄与することが可能となる。よって、何らかの事情
（例えば、製造上の布線作業のミス等）でクロックの干
渉による影響が起きても、これを根本的に拡散して回避
することが可能となる。
装置において、それらクロック信号の干渉による影響を
防ぐために基板や空間的シールド板等によってデカップ
リングを行っているが、本発明によってそれらの処置を
軽減することが可能となり、装置の小型化、低コスト化
に寄与することが可能となる。よって、何らかの事情
（例えば、製造上の布線作業のミス等）でクロックの干
渉による影響が起きても、これを根本的に拡散して回避
することが可能となる。
【００１５】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る表示装置の構成を示すブロック図である。図１におい
て、本発明の一実施例による表示装置は変調信号発生器
１２を設け、クロック発生部１３，１４の代りにクロッ
ク発生部６，１１を設けた以外は図２に示す従来の表示
装置と同様の構成となっており、同一構成要素には同一
符号を付してある。また、同一構成要素の動作は従来例
と同様である。
図面を参照して説明する。図１は本発明の一実施例によ
る表示装置の構成を示すブロック図である。図１におい
て、本発明の一実施例による表示装置は変調信号発生器
１２を設け、クロック発生部１３，１４の代りにクロッ
ク発生部６，１１を設けた以外は図２に示す従来の表示
装置と同様の構成となっており、同一構成要素には同一
符号を付してある。また、同一構成要素の動作は従来例
と同様である。
【００１６】Ａ／Ｄ変換器３は映像入力端子１から入力
された映像信号をＡ／Ｄ変換し、信号処理部５はＡ／Ｄ
変換器３でＡ／Ｄ変換された信号に対して「入力解像度
から表示解像度への変換」、「ガンマ補正」、「Ｄ／Ａ
変換」、「信号増幅」を行い、表示デバイス（液晶モニ
タ）８へ出力する。
された映像信号をＡ／Ｄ変換し、信号処理部５はＡ／Ｄ
変換器３でＡ／Ｄ変換された信号に対して「入力解像度
から表示解像度への変換」、「ガンマ補正」、「Ｄ／Ａ
変換」、「信号増幅」を行い、表示デバイス（液晶モニ
タ）８へ出力する。
【００１７】Ａ／Ｄ変換器３は同期入力端子２から入力
される同期信号からクロック発生部４内でＰＬＬ（Ｐｈ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路（図示せず）を
用いて発生されたクロック信号を用いてＡ／Ｄ変換を行
う。
される同期信号からクロック発生部４内でＰＬＬ（Ｐｈ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路（図示せず）を
用いて発生されたクロック信号を用いてＡ／Ｄ変換を行
う。
【００１８】信号処理部５はクロック発生部４からのク
ロック信号に同期してＡ／Ｄ変換器３からデータを受取
り、クロック発生部６によって発生したクロック信号に
同期して解像度処理を行った後のデータを、表示デバイ
ス８へ出力する。
ロック信号に同期してＡ／Ｄ変換器３からデータを受取
り、クロック発生部６によって発生したクロック信号に
同期して解像度処理を行った後のデータを、表示デバイ
ス８へ出力する。
【００１９】クロック発生部１１はＣＰＵ１０を動作さ
せるためのクロック信号を供給し、ＣＰＵ１０及びＣＰ
Ｕバスに接続されたメモリ９や信号処理部５のインタフ
ェースを駆動する。
せるためのクロック信号を供給し、ＣＰＵ１０及びＣＰ
Ｕバスに接続されたメモリ９や信号処理部５のインタフ
ェースを駆動する。
【００２０】変調信号発生器１２はクロック発生部６，
１１で発生されるクロック信号の周波数を変調するため
の変調信号を発生する。クロック発生部６，１１には入
力信号の電圧によって周波数が可変するＶＣＯ（Ｖｏｌ
ｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏ
ｒ：電圧制御発振器）回路（図示せず）が用意されてい
る。
１１で発生されるクロック信号の周波数を変調するため
の変調信号を発生する。クロック発生部６，１１には入
力信号の電圧によって周波数が可変するＶＣＯ（Ｖｏｌ
ｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏ
ｒ：電圧制御発振器）回路（図示せず）が用意されてい
る。
【００２１】変調信号発生器１２は疑似ランダムノイズ
を発生し、発生したノイズによって上記のクロック発生
部６，１１から発生するクロック信号の周波数を変調し
ている。
を発生し、発生したノイズによって上記のクロック発生
部６，１１から発生するクロック信号の周波数を変調し
ている。
【００２２】これによって、例え、信号処理部５におい
て、上記のクロック発生部６，１１のクロック信号成分
がＡ／Ｄ変換前の映像信号に混入したとしても、その成
分が疑似ランダムノイズで拡散されているため、干渉縞
として一定のところに確認できないものとなる。
て、上記のクロック発生部６，１１のクロック信号成分
がＡ／Ｄ変換前の映像信号に混入したとしても、その成
分が疑似ランダムノイズで拡散されているため、干渉縞
として一定のところに確認できないものとなる。
【００２３】したがって、本発明の一実施例では、従
来、入力信号をサンプリングするクロック信号以外に、
一つまたは複数のクロック信号を持っている表示装置に
おいて、それらクロック信号の干渉による影響を表示画
面上から回避することができ、これによる各種部品の追
加なしに装置を構成することができる。そのため、装置
の部品点数を削減することができ、コストダウンを実現
することができる。
来、入力信号をサンプリングするクロック信号以外に、
一つまたは複数のクロック信号を持っている表示装置に
おいて、それらクロック信号の干渉による影響を表示画
面上から回避することができ、これによる各種部品の追
加なしに装置を構成することができる。そのため、装置
の部品点数を削減することができ、コストダウンを実現
することができる。
【００２４】
【発明の効果】以上説明したように本発明によれば、入
力信号をサンプリングするサンプリングクロック信号
と、サンプリングクロック信号とは別途発生するクロッ
ク信号とを用いて信号処理及び装置のコントロール処理
を行うシステムを構成する表示装置において、上記のク
ロック信号に周波数変調をかけることによって、例えク
ロックの干渉が起きてもこれを根本的に拡散して回避す
ることができるという効果がある。
力信号をサンプリングするサンプリングクロック信号
と、サンプリングクロック信号とは別途発生するクロッ
ク信号とを用いて信号処理及び装置のコントロール処理
を行うシステムを構成する表示装置において、上記のク
ロック信号に周波数変調をかけることによって、例えク
ロックの干渉が起きてもこれを根本的に拡散して回避す
ることができるという効果がある。
【図１】本発明の一実施例による表示装置の構成を示す
ブロック図である。
ブロック図である。
【図２】従来例による表示装置の構成を示すブロック図
である。
である。
１ 映像入力端子 ２ 同期入力端子 ３ Ａ／Ｄ変換器 ４，６，１１ クロック発生部 ５ 信号処理部 ７ タイミング発生部 ８ 表示デバイス ９ メモリ １０ ＣＰＵ １２ 変調信号発生器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC24 NC50 ND40 ND60 5C006 AC02 AF46 AF59 AF72 AF81 AF82 BC12 BC16 FA31 5C080 AA10 DD05 DD30 EE32 FF09 JJ02 KK02
Claims (6)
- 【請求項１】 入力信号をサンプリングするサンプリン
グクロック信号と、前記サンプリングクロック信号とは
別途発生するクロック信号とを用いて信号処理及び装置
のコントロール処理を行うシステムを構成する表示装置
であって、前記クロック信号に周波数変調をかける手段
を有することを特徴とする表示装置。 - 【請求項２】 前記周波数変調をかける手段は、疑似ラ
ンダムノイズを発生しかつ当該ノイズによって前記クロ
ック信号の周波数を変調するよう構成したことを特徴と
する請求項１記載の表示装置。 - 【請求項３】 前記クロック信号を発生する回路は、入
力信号の電圧によって周波数が可変する電圧制御発振器
を含むことを特徴とする請求項２記載の表示装置。 - 【請求項４】 入力信号をサンプリングするサンプリン
グクロック信号と、前記サンプリングクロック信号とは
別途発生するクロック信号とを用いて信号処理及び装置
のコントロール処理を行うシステムを構成する表示装置
のクロック間干渉による影響の防止方法であって、前記
クロック信号に周波数変調をかけるようにしたことを特
徴とするクロック間干渉による影響の防止方法。 - 【請求項５】 前記周波数変調は、疑似ランダムノイズ
を発生し、当該ノイズによって前記クロック信号の周波
数を変調することで行うようにしたことを特徴とする請
求項４記載のクロック間干渉による影響の防止方法。 - 【請求項６】 前記クロック信号は、入力信号の電圧に
よって周波数が可変する電圧制御発振器を含む回路から
発生するようにしたことを特徴とする請求項５記載のク
ロック間干渉による影響の防止方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30478999A JP3421988B2 (ja) | 1999-10-27 | 1999-10-27 | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 |
| DE2000153204 DE10053204B4 (de) | 1999-10-27 | 2000-10-26 | Gerät und Verfahren zum Vermeiden einer Bildqualitätsverschlechterung für eine Anzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30478999A JP3421988B2 (ja) | 1999-10-27 | 1999-10-27 | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001125542A true JP2001125542A (ja) | 2001-05-11 |
| JP3421988B2 JP3421988B2 (ja) | 2003-06-30 |
Family
ID=17937266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30478999A Expired - Lifetime JP3421988B2 (ja) | 1999-10-27 | 1999-10-27 | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3421988B2 (ja) |
| DE (1) | DE10053204B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282165A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 表示装置およびその駆動方法 |
| CN100361174C (zh) * | 2003-05-16 | 2008-01-09 | 佳能株式会社 | 显示面板的驱动控制装置及驱动控制方法 |
| US7570245B2 (en) | 2002-09-06 | 2009-08-04 | Nxp B.V. | Control unit and method for reducing interference patterns in the display of an image on a screen |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10212605B4 (de) * | 2002-03-21 | 2004-09-23 | Infineon Technologies Ag | Verfahren und Vorrichtung zur getakteten Ansteuerung eines Schaltelements |
| DE10241343A1 (de) * | 2002-09-06 | 2004-03-25 | Sp3D Chip Design Gmbh | Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226058A (en) * | 1991-09-30 | 1993-07-06 | Motorola, Inc. | Spread spectrum data processor clock |
| EP0642259B1 (en) * | 1993-09-03 | 1999-12-29 | Agfa-Gevaert N.V. | Method for making a frequency-modulation halftone screen |
| JPH11133906A (ja) * | 1997-10-31 | 1999-05-21 | Nec Home Electron Ltd | Ｃｒｔ表示装置 |
| KR100326200B1 (ko) * | 1999-04-12 | 2002-02-27 | 구본준, 론 위라하디락사 | 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법 |
-
1999
- 1999-10-27 JP JP30478999A patent/JP3421988B2/ja not_active Expired - Lifetime
-
2000
- 2000-10-26 DE DE2000153204 patent/DE10053204B4/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282165A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 表示装置およびその駆動方法 |
| US7570245B2 (en) | 2002-09-06 | 2009-08-04 | Nxp B.V. | Control unit and method for reducing interference patterns in the display of an image on a screen |
| CN100361174C (zh) * | 2003-05-16 | 2008-01-09 | 佳能株式会社 | 显示面板的驱动控制装置及驱动控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10053204B4 (de) | 2007-04-12 |
| JP3421988B2 (ja) | 2003-06-30 |
| DE10053204A1 (de) | 2001-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0786867B1 (en) | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems | |
| US7446732B2 (en) | Display control device | |
| TW200411623A (en) | Liquid crystal display driving scaler capable of reducing electromagnetic interference | |
| Li et al. | Dual-loop spread-spectrum clock generator | |
| JP3421988B2 (ja) | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 | |
| KR20090098430A (ko) | 확산 스펙트럼 클록 발생기 및 이를 구비한 표시 장치 | |
| JP2003150143A (ja) | 周波数拡散されたクロックを基準に動作し、入力画像信号を処理する画像処理装置 | |
| JPH0218633B2 (ja) | ||
| US5124796A (en) | Charge coupled device having a circuit for handling a fundamental clock signal | |
| JP2002010144A (ja) | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 | |
| JP3097688B2 (ja) | 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 | |
| JP2004023556A (ja) | 電子機器 | |
| JPH06250755A (ja) | 電子機器 | |
| JP4410677B2 (ja) | スクリーン上への画像表示において干渉パターンを低減するための制御ユニットおよび方法 | |
| JP2003008845A (ja) | 画像処理装置 | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| CN214847676U (zh) | 一种液晶显示电路及液晶显示设备 | |
| JP2004153536A (ja) | トランシーバモジュール | |
| JP2003140615A (ja) | 映像表示装置 | |
| KR20040063246A (ko) | 디스플레이시스템 | |
| JPH03262395A (ja) | 映像信号処理装置 | |
| JP2003319133A (ja) | 画像形成装置及びそのクロック制御方法 | |
| JP2005063324A (ja) | 表示体駆動装置 | |
| JPH11196346A (ja) | 映像信号処理装置 | |
| JPH11103403A (ja) | 映像信号処理装置と映像信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3421988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |