JP2001124815A - プリント回路基板検査器 - Google Patents

プリント回路基板検査器

Info

Publication number
JP2001124815A
JP2001124815A JP2000272879A JP2000272879A JP2001124815A JP 2001124815 A JP2001124815 A JP 2001124815A JP 2000272879 A JP2000272879 A JP 2000272879A JP 2000272879 A JP2000272879 A JP 2000272879A JP 2001124815 A JP2001124815 A JP 2001124815A
Authority
JP
Japan
Prior art keywords
contact
grid
contact points
contact point
grid pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000272879A
Other languages
English (en)
Other versions
JP2001124815A5 (ja
JP4031185B2 (ja
Inventor
Stefan Weiss
ヴェイス,ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATG Test Systems GmbH and Co KG
Original Assignee
ATG Test Systems GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATG Test Systems GmbH and Co KG filed Critical ATG Test Systems GmbH and Co KG
Publication of JP2001124815A publication Critical patent/JP2001124815A/ja
Publication of JP2001124815A5 publication Critical patent/JP2001124815A5/ja
Application granted granted Critical
Publication of JP4031185B2 publication Critical patent/JP4031185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 電子分析器と、格子パターン平面内で規則的
なパターンに配列される接触点の格子パターンとを含む
プリント回路基板検査器に関する。 【解決手段】 アダプタ及び/又はトランスレータによ
り格子パターン1の接触点2に接続可能な回路基板の検
査点を電気的に走査することができるように、接触点
は、電子分析器8に電気的に接続され、それにより、格
子パターン1の数個の接触点2は、電気的に相互接続さ
れる。検査器が、接触点2が配列される接触点狭側面3
を各々が含む数個の格子ベース4を含むということと、
各々が数個の接触点2に電気的に接続されると共に、電
子分析器8を接続するための端子接点まで通じている電
気的な端子接続を含むことにより数個の接触点2を端子
接点に電気的に接続するトラックを、格子ベース4が備
える。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、電子分析器と、格子パターン平
面内で規則的なパターンで配列される接触点の格子パタ
ーンとを含むプリント回路基板検査器に関し、アダプタ
及び/又はトランスレータにより前記格子パターンの接
触点に接続可能な検査されるべき回路基板の検査点を電
気的に走査することができるように、接触点は、前記電
子分析器に電気的に接続され、前記格子パターンの接触
点のいくつかは、電気的に相互接続される。
【0002】
【従来の技術】そのようなプリント回路基板検査器の1
つは、EP 0 875 767 A2により公知である。
この検査器は、検査される回路基板が配置されると共
に、アダプタ及び/又はトランスレータが取り付けられ
る格子パターンを含む。アダプタ及び/又はトランスレ
ータは、格子パターンの接触点に対する検査に従って、
基板の回路基板検査点からの電気的接触を作り出す。格
子パターンの接触点は、電子分析器が回路基板の各検査
点にアクセスすることができるように、電子分析器の検
査接続に電気的に接続される。
【0003】この公知の検査器において、格子パターン
の接触点のいくつかは、電気的に相互接続されると共
に、各場合において、ただ1つの検査接続に接触してい
る。その結果として、その他の通例は、各電子ユニット
が格子パターンの多数の接触点にアクセスすることがで
きるので、在来型の回路基板検査器と比較した電子分析
器のユニットの数は、徹底的に削減される。例えば、格
子パターンの10個ごとの接触点の配列が電気的に相互
接続している場合に、電子ユニットは、在来型のプリン
ト回路基板検査器の場合よりも10倍の数の接触点にア
クセスすることができる。
【0004】いずれの端子接点も、回路基板の2つの検
査点が共通端子接点に電気的に接続されるように重複し
て割り当てられないことを確実にするために、電気的に
相互接続される1つの配列の接触点は、格子パターンに
わたって分配されて配列される。
【0005】格子パターンの接触点は、多層回路基板上
に構成され、回路基板の層は、トラックをはさみ込み、
走査チャネルは、接触点を電気的に相互接続する。
【0006】
【解決しようとする課題】この公知の回路基板検査器
は、在来型の検査器と比較して、好結果の実験成績を示
し、実質的な利点を浮き彫りにしている。しかしなが
ら、複数の走査チャネルを組み込む必要があり、走査チ
ャネルの全てについて誤りがあってはならず、換言すれ
ば、他の走査チャネルへの短絡回路が存在してはなら
ず、いずれの走査チャネルも開放回路を有してはならな
いので、格子パターンの接触点が構成される多層回路基
板の製造過程は複雑である。大規模範囲の格子パターン
の場合の製造は、技術的に非常に複雑であり、高度に精
密なノウハウを必要とし、従って費用がかかる。
【0007】従って、格子パターンの接触点が電気的に
相互接続されるそのようなプリント回路基板検査器にお
いては、上記の事情にかかわらず単純であり、製造に際
して費用がかからないことが要求される。
【0008】DE 37 17 528 A1は、ある
種のプリント回路基板検査器を開示している。そのプリ
ント回路基板検査器は、回路基板の積み重ねられたパッ
クからなるセンタースペーシングアダプタを含み、各回
路基板は、他のものから絶縁されており、1つの面に出
力接点を備え、さらに2つの対向する面に入力接点を備
える。入力接点を備える面は、検査接点の2つの分離し
たパターン配列に面している。これら検査接点のパター
ン配列は、出力接点のパターン配列よりも大きなセンタ
ースペーシングを有する。このセンタースペーシングア
ダプタの目的は、回路基板検査点の狭いセンタースペー
シング並に端子接点のパターン配列の広いセンタースペ
ーシングを減少させることにある。
【0009】EP 0 331 614 A1は、接触
ピンを挟み込む2つの回路基板から各々が構成される数
個のセグメントからなるプリント回路基板検査器アダプ
タを開示している。接触ピンは、プリント回路基板検査
点を接触させるために設けられ、回路基板に組み込まれ
たトラックとメッキされたスルーホールとにより接触素
子に電気的に接続される。各セグメントの接触ピンに対
向する側面から突出しているこれらの接触素子は、接触
ピンのセンタースペーシングよりも大きなセンタースペ
ーシングによって配列され、分析器の接点配列を接触さ
せるために設けられる。
【0010】EP 0 263 244 A1は、数個
のドライバー基板を含むプリント回路基板検査器を開示
している。ドライバー基板の各々は、接点配列プラグか
ら突出している接触ピンが、均一な格子パターンを形成
するように、検査器中に並置されて配列される接点配列
プラグを含む。この格子パターンの上には、直立した細
長い板状のレセプタクル接点配列部材が配列され、各接
点配列部材は、スプリング素子を取り付ける複数のホー
ルを備える。検査ピンは、スプリング素子を介して接触
ピンに電気的に接続されるように、各スプリング素子の
中に差し込まれ、接触ピンは、順番に、配線によりドラ
イバー基板に電気的に接続される。
【0011】EP 0 145 830 A1は、プリ
ント回路基板検査器のための接点配列を開示している。
接点配列は、平行に並置されて配置されると共に、回路
基板検査点を接触させるための接触ピンが配列される接
触プラグを一端に備える数個のドライバーカードにより
形成される。これらの接触プラグは、均一な接触ピンの
パターンを構成するように並置されて配列される。
【0012】DE 33 40 179 C1は、広い
センタースペーシング上の初期のパターンを狭いセンタ
ースペーシングを有する最終のパターンに変形させるた
めのセンタースペーシングアダプタを開示している。こ
の目的のために、直立した細長い板状の回路基板が並置
され、密集してパックにされて配列される2つの適応平
面が用意される。各回路基板は、トラックを備え、トラ
ックのセンタースペーシングは、初期パターンの方向に
増大し、従って、初期パターンのより広いセンタースペ
ーシングに基づき形成される最終パターンの狭いセンタ
ースペーシングを生ずる。
【0013】
【解決手段】本発明は、より簡単にかつより安価に製造
され提供され得るように、前記のプリント回路基板検査
器を改変するという目的に基づく。
【0014】この目的は、請求項1に記載された特徴を
有する検査器により達成される。本発明の利点のある態
様は、従属請求項に開示されている。
【0015】本発明に従ったプリント回路基板検査器
は、電子分析器と、格子パターン平面内で規則的なパタ
ーンに配列された接触点の格子パターンとを含む。アダ
プタ及び/又はトランスレータにより格子パターンの接
触点に接続可能な検査されるべき回路基板の検査点を、
電気的に走査することができるように、接触点は、電子
分析器に電気的に接続される。それにより、格子パター
ンの接触点のいくつかは、電気的に相互接続される。
【0016】本発明による検査器は、数個の格子ベース
を備えることを特徴とする。各格子ベースは、接触点が
配列される接触点狭側面を含み、格子ベースは、トラッ
クを備え、各トラックは、数個の接触点に電気的に接続
され、電子分析器を接続するための端子接点に通じてい
る電気的な端子接続を含むことによって、数個の接触点
を端子接点に電気的に接続し、格子ベース回路基板は、
格子パターンを形成するための格子パターン平面内で接
触点狭側面に関して配列される。
【0017】本発明によるプリント回路基板検査器の構
成に起因して、格子パターンは、単一の回路基板によっ
ては形成されず、その代わりに、格子パターンの接触点
を格子ベースの接触点狭側面に配列することによって、
複数の格子ベースが、格子パターンが形成される必ずし
も不可欠ではない表面領域を接触点狭側面で形成する。
最初に述べたように、細い導線が互いにごく近接して配
置されるので、格子ベースを備えることにより、走査チ
ャネルが個々の層に形成される多層回路基板上に格子パ
ターンを形成するのと比較して製造を実質的に容易にす
る格子ベースの表面領域全体に渡って、接触点を相互接
続するトラックは、分配されて配置されることが可能と
なる。この場合の利用可能な間隔は、事実上任意に選択
可能な格子ベースの寸法と格子パターンのセンタースペ
ーシングとによってのみ制限されるので、トラックは、
本発明による格子ベースを使用して実質的により幅広い
形で提供される。
【0018】格子ベースは、格子パターン平面状に直立
していることが望ましいが、格子パターン平面に対して
傾斜して配列されることが可能なだけであり、接触点狭
側面も、対応して、格子ベースの側面に対して傾斜して
形成され、従って、格子ベース及び接触点狭側面は、ア
ダプタ及び/又はトランスレータが配置される平坦な表
面領域を形成する。
【0019】好適には、格子ベースは、多層的に構成さ
れ、各層は、電気的絶縁中間層によりその他の層から分
離されており、各接触点は、接触点狭側面に対して横向
きに延在している接触点トラックに電気的に接続されて
いる。接触点トラックが配列されない層の1つの表面に
は、接触点トラックに対して横向きに延在している数個
のバストラックが設けられ、複数の接触点が接触点トラ
ックにより比較的少数のバストラックに導かれるよう
に、各接触点トラックは、メッキされたスルーホールに
よりバストラックの1つに電気的に接続される。電子分
析器のための端末接点は、バストラック上と対応する数
の接触点トラック上との両方に設けることができる。メ
ッキされたスルーホールの配列は、バストラックが電気
的に接続される接触点トラックとそれに対応する格子パ
ターンの接触点の配列を定義するので、格子パターンの
電気的に相互接続される接触点の配列は、格子ベース上
のメッキされたスルーホールの配列又はパターンによっ
て表すことができる。そのようなメッキされたスルーホ
ールを生成する際には、技術的な問題は存在せず、従っ
て、電気的に相互接続された接触点の配列は、単純な方
法及び手段により定められる。
【0020】1つの好適な実施例においては、異なる格
子ベースの端子接点は、リンク基板により電気的に相互
接続される。リンク基板のトラックを介して格子パター
ンの端子接点に電気的に接続される電子分析器の電子ユ
ニットは、リンク基板を接続している。
【0021】他の好適な実施例において、バストラック
は、バス接触点を備えてもよく、それによって、異なる
格子ベースの接触点が電気的に相互接続されるように、
いくつかのバス接触点を電気的に相互接続することが可
能となる。リンク基板は、好適には、バス接触点に接し
て配置される数個のバストラックを接続するのに使用さ
れる。
【0022】
【実施の形態】本発明は、概略図を参照することによ
り、実施例により詳述されるであろう。図1を参照する
と、本発明によるプリント回路基板検査器が示されてお
り、そのプリント回路基板検査器は、格子パターン平面
内で規則的なパターンに配列された複数の接触点2によ
り形成された格子パターン1を含む。
【0023】接触点2は、格子ベース4の接触点狭側面
3に配列される。格子ベースは、立方形のパックを形成
するように、接触して側面に関して積み重ねられて配列
される。図1に示されるような実施例においては、格子
パターン1は、このパックの頂面に形成されるが、下方
に向かって格子パターン1を有するパックを形成するこ
とができることは言うまでもない。かかる構成は、例え
ば、2つの格子パターンが互いに対向して配列される両
面検査器に使用される。
【0024】格子ベースは、トラック又は細長い板状の
導体を含み、接触点2の各配列は、配列の接触点2を電
気的に接続するように、トラック又は細長い板状の導体
に電気的に接続される。トラックに関しては以下でより
詳細に説明される。端子接点は、接触点狭側面3に対向
する格子パターン4の狭側面に形成され、各端子接点
は、格子パターンの数個の接触点2に対して1つが割り
当てられるので、接触点パターンが有するセンタースペ
ーシングが格子パターンのものよりも実質的にどの程度
広いかをも表す。
【0025】図1に示されるような実施例においては、
端子接点は、格子ベース4のパックの下側面に配列され
る。格子ベース4は、フルパターンカセット5の上に立
っており、フルパターンカセット内のレセプタクル接触
ピン6は、端子接点のパターンに提供され、各端子接点
は、レセプタクル接触ピン6と接触する。レセプタクル
接触ピン6は、フルパターンカセット5内に互いに他と
平行に配置され、リンク基板7の接点位置と接触できる
ように、フルパターンカセット5の下側面から幾分突出
している。
【0026】リンク基板7は、トラックにより電気的に
相互接続された接点位置を有する回路基板である。異な
る格子ベースの端子接点の配列が電気的に相互にリンク
されて形成されるように、接点位置は、レセプタクル接
触ピン6に直接接触する。EP0 875 767 A2に
関する記載からわかるように、リンク基板の構成は、格
子パターンを形成するための前記の回路基板の構成と同
様である。端子接点のパターンは、格子パターンよりも
実質的にきめが粗いので、接点位置とトラックの数は、
それに応じてより少ない。このことは、そのようなリン
ク基板を製造するのがより容易であるということによ
る。
【0027】リンク基板7のフルパターンカセット5に
面していない側面において、リンク基板7のトラック
は、電子分析器の電子ユニット8が接続されるより遠い
接点位置で終端される。
【0028】図2aおよび図2bを参照すると、格子ベ
ース4のトラックの構造が詳細に示されている。格子パ
ターン1の各接触点2は、格子ベース4の接触点狭側面
3に対して横向きに延在している接触点トラック9に電
気的に接続される。これらの接触点トラック9は、格子
ベース4の側面に形成される。接触点トラック9に対し
て横向きに延在しているバストラック10は、格子ベー
ス4の対向する側面に形成され、接触点トラック9の各
々は、格子ベース4を貫いて延在しているメッキされた
スルーホール11によりバストラック10に電気的に接
続される。メッキされたスルーホールは、導電性材料に
よってメッキされている。メッキされたスルーホール
は、各接触点トラック9と各バストラック10とが交差
する点に配置され、メッキされたスルーホールは、トラ
ック9,10を電気的に相互接続する。
【0029】数個の接触点トラック9と数個の接触点2
とは、格子ベース4のバストラック10に電気的に接続
され、メッキされたスルーホール11は、バストラック
10による接触点2の電気的接続又は電気的リンクが格
子パターンにより定義される格子ベースに穴を穿って形
成される。
【0030】接触点トラック9のいくつかは、端子接続
13によって、格子ベース4の接触点狭側面3に対向す
る端子接点狭側面12の1つまで導かれる。端子接点1
4は、端子接点狭側面12に形成される。端子接続13
の数は、バストラック10の数又は接触点2の電気的に
相互接続される配列の数に対応する。
【0031】好適には、これらの各回路基板は、回路基
板材料の薄い層の上の1列の接触点2、1組の接触点ト
ラック9とバストラック10により形成され、これらの
層の数個は、貼り合わせられて1つの格子ベースにされ
る。この構成においては、プレプレッグ層により構成す
ることができる個々の層は、絶縁層を間にはさむ。その
ような多層格子ベースは、各層につき1列の接触点2を
含む。端子接点14は、規則的なパターンに配列された
対応する数の広い表面を有する数個の層にわたって延在
することができるので、好適には、近接する層の端子接
続13は、バストラック10の長手方向にずらされて配
列される。
【0032】格子パターン1の接触点2は、端子接点1
4よりも実質的に密集して配列される。本発明による格
子ベース4に関して、端子接点14のきめの粗いパター
ンからきめの細かい格子パターン1への変形は、このよ
うにして達成される。
【0033】例えば、60個の接触点2の配列に関して
は、バストラック10とリンク基板7とによるリンクに
起因して、各格子パターン1は、電気的に相互接続され
る。491,520個の接触点2の格子パターンについ
ては、電子ユニット8と接触しているリンク基板7の出
力側面に、8,192個の検査点のみが生じ、このこと
は、数個の電子ユニットが数多くの接触点2にアクセス
することができることを示している。
【0034】491,520個の接触点を含むこの実施
例においては、これらの接触点は、例えば、0.635m
m(25mil)のセンタースペーシング上に配列される。
格子ベース4の個々の層は、同一のセンタースペーシン
グを含む、すなわち、近接する絶縁層と共に測定したそ
れらの厚さは、同様に0.635mmである。
【0035】図3を参照すると、1つの格子パターン1
の部分が概略的に示されており、当該部分は、格子ベー
ス4の1つのブロックに相当し、その格子ベースにおい
ては、異なる格子ベースの接点位置の間のリンクは存在
せず、ブロック内のリンク基板による異なる格子ベース
の接点位置の間のリンクも存在しない。そのようなリン
クは、ブロック間でのみ提供される。
【0036】各格子ベースにおいて、相互にリンクされ
た接触点の128aから128pまでの配列は、接触点
に記入されている各配列数字により表される。この好適
な構成によれば、1つのブロック内の近接する接触点
は、各々異なる配列に割り当てられる、すなわち、2つ
の他の近接する接触点と同一の配列に割り当てられる2
つの近接する接触点は存在しない。このことは、ブロッ
クごとに単純に格子パターンの欠陥を捜して直すことが
できるように本発明に従って格子パターンの欠陥を捜し
て直す際に、短絡回路が近接する2つの接触点の間で必
ず発見されるように格子パターンの近接する2つの接触
点を定義することができるということを確実にする。
【0037】図3から明らかなように、a,d,m,p及
びb,e,n又はc,oの各格子ベースは、それぞれ、同
一の接続構造、すなわち、接触点トラックをバストラッ
クに接続するメッキされたスルーホールの同一のパター
ンを有する。従って、3つの異なる接続構造を有するこ
の構造によれば、ブロック毎に近接する接触点をリンク
された接触点の異なる配列に割り当てるということを達
成することができる。格子ベース4の表面は、例えば、
抵抗層又は更なるプレプレッグ層である絶縁層を備え
る。
【0038】上記の実施例は、バストラックを実際上任
意の幅にすることができ、格子パターンのセンタースペ
ーシングに対応する幅を有する個々の層の表面に接触点
トラックを使用することができるということを示してい
る。これらのトラックは、光エッチングにより形成する
ことが可能であり、検査器においては、対応するトラッ
クは、完全な格子パターンを表装する単一の回路基板内
で互いに対してごく近接して配置され、このことは、最
初に述べたように、検査器に関する主要な利点である。
個々の層は、熱接触と穴のパターンのみで異なるので、
本発明による格子ベース4の個々の層は、製造に際し
て、トラックを形成するために、同じ組のフィルムによ
り感光される。残っているトラックは、全ての層につい
て同一である。1組のフィルムは、各タイプの層に端子
接点の特定の構成を与えることができる、換言すれば、
この特定の実施例は、高度に費用を効率化することが可
能である。しかしながら、バストラックの数は、任意に
選択可能な格子ベースの高さによってのみ制限される。
検査により、30から60の範囲にあるバストラックの
好適な数は、実質的にその長さよりも短い直立した格子
ベースの回路基板高の要求を満たすことが証明されてい
る。従って、格子ベースは、細長い板状の形状をしてい
る。
【0039】在来型の格子パターンにおいては、接触点
と対応する電気的接続との間の接触は、メッキされたス
ルーホールによって行われ、微小な穴が、薄板状の接触
点に組み込まれている。これらの穴は、格子パターン上
に配置されたアダプタの対応する接触ピンに対する接触
を損傷させる。本発明による接触点2は、層又は格子ベ
ースの表面上に配列される接触点トラック9を電気的に
接続し、接触点トラック9及び接触点2は、フルレング
ストラックとして形成されるので、接触点の領域内に穴
は存在せず、このことは、欠陥のある接触を回避するの
に寄与する。
【0040】接触点2は、接触点狭側面3上に配列さ
れ、これらは、格子パターン1から容易に取り除くこと
ができるので、通例、金の薄膜として形成される接触点
を破壊し、再び取り付けることができる。本発明に従っ
た格子ベースを製造する態様においては、格子パターン
の容易な保全が可能となる。
【0041】本発明は、実施例により上記のように詳述
される。しかしながら、本発明の要旨から逸脱せずに改
変を加えることが可能であることが容易に認識されるで
あろう。従って、例えば、種々の格子ベース又は異なる
層のトラックを電気的に相互接続するリンク基板を備え
ることは必ずしも必要ではない。リンク基板を備えない
場合であっても、各場合において、格子ベースの全ての
端子接点を電子ユニットの対応する端子接点に電気的に
接続することは可能である。接触点狭側面に対して横方
向に延在している格子ベースの狭側面までバストラック
を及ぼすこと及び、あらかじめ形成されているバストラ
ックを電気的に接続して電子分析器とは独立にリンク基
板にアクセスするように、狭側面にバス接触点を備える
こともまた、本発明の要旨を逸脱せずに実現可能であ
る。
【図面の簡単な説明】
【図1】格子パターンがその頂面に形成される格子ベー
スのパックの概略図である。
【図2a】トラックを備えた格子ベースの概略図であ
る。
【図2b】トラックを備えた格子ベースの概略図であ
る。
【図3】俯瞰した場合の格子ベースの部分の単純化され
た概略図である。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 プリント回路基板検査器において、該プ
    リント回路基板検査器が、 電子分析器と、 格子パターン平面において規則的なパターンに配列され
    た接触点(2)の格子パターン(1)とを含み、アダプ
    タ及び/又はトランスレータにより該格子パターン
    (1)の該接触点(2)に接続可能な検査されるべき回
    路基板の検査点を電気的に走査することができるよう
    に、該接触点(2)は、該電子分析器(8)に電気的に
    接続され、該格子パターン(1)の数個の接触点(2)
    は、電気的に相互接続され、 接触点狭側面(3)を各々が含む数個の格子ベース
    (4)が提供され、該接触点(2)は、該接触点狭側面
    (3)に配列され、 該格子ベース(4)は、トラックを備え、各トラック
    は、数個の接触点(2)に電気的に接続されると共に、
    該電子分析器(8)を接続するための端子接点(14)
    に通じる端子接続(13)を含むことにより、端子接点
    (14)に数個の接触点(2)を電気的に接続し、該格
    子ベース(4)は、該格子パターン(1)を形成するた
    めの前記格子パターン平面内で接触点狭側面(3)に関
    して配列されることを特徴とするプリント回路基板検査
    器。
  2. 【請求項2】 請求項1に記載の検査器において、 該格子ベース(4)は、表面を近接させて積み重ねられ
    て配列される検査器。
  3. 【請求項3】 請求項1又は2に記載の検査器におい
    て、 該格子ベース(4)は、各々多層的に構成され、各層
    は、電気的に絶縁するための中間層により他の層から分
    離され、前記各接触点は、前記接触点狭側面に対して横
    方向に延在している接触点トラック(9)に電気的に接
    続され、 数個のバストラック(10)は、層の1つの表面上に設
    けられ、各接触点トラック(9)は、メッキされたスル
    ーホール(11)により前記バストラック(10)の1
    つに電気的に接続される検査器。
  4. 【請求項4】 請求項3に記載の検査器において、 層及び対応する中間層の厚さが、該格子パターン(1)
    の近接する接触点(2)の間隔に対応する検査器。
  5. 【請求項5】 請求項3又は4に記載の検査器におい
    て、 該格子ベースの側面は、例えば、抵抗層又はプレプレッ
    グ層である絶縁層を備える検査器。
  6. 【請求項6】 請求項3乃至5のいずれかに記載の検査
    器において、 数個の接触点トラック(9)は、共通のバストラック
    (10)に電気的に接続され、該接触点トラック(9)
    のうちの1つのみが、該電子分析器(8)を接続するた
    めの端子接続(13)を備える検査器。
  7. 【請求項7】 請求項1乃至6のいずれかに記載の検査
    器において、 各端子接続(13)は、端子接点(14)で終端され、
    近接する端子接点(14)のセンタースペーシングは、
    該格子パターン(1)の近接する接触点(2)のセンタ
    ースペーシングよりも大きい検査器。
  8. 【請求項8】 請求項7に記載の検査器において、 該格子ベース(4)の該端子接点(14)は、該接触点
    狭側面(3)に対向する該狭側面(12)上に配列され
    る検査器。
  9. 【請求項9】 請求項3乃至8のいずれかに記載の検査
    器において、 少なくとも2つの該バストラック(10)が、電気的に
    相互接続される検査器。
  10. 【請求項10】 請求項9に記載の検査器において、 端子接点(14)のグループが、リンク基板により電気
    的に相互接続される検査器。
  11. 【請求項11】 請求項9に記載の検査器において、 該バストラックは、該接触点狭側面(3)に対して横方
    向に延在している、該格子ベース(4)の側面領域まで
    延在しており、該バス接触点は、該格子ベースを介して
    あらかじめ形成されたバストラック(10)をリンク基
    板により電気的に相互接続することができる該格子ベー
    ス上に形成される検査器。
  12. 【請求項12】 請求項1乃至11のいずれかに記載の
    検査器において、 前記格子パターン(1)が、近接する接触点(2)を各
    ケース内で電気的に相互接続された接触点の異なる配列
    に割り当てるブロックに分割される検査器。
JP2000272879A 1999-09-10 2000-09-08 プリント回路基板検査器 Expired - Fee Related JP4031185B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19943388A DE19943388B4 (de) 1999-09-10 1999-09-10 Vorrichtung zum Prüfen von Leiterplatten
DE19943388.7 1999-09-10

Publications (3)

Publication Number Publication Date
JP2001124815A true JP2001124815A (ja) 2001-05-11
JP2001124815A5 JP2001124815A5 (ja) 2005-03-03
JP4031185B2 JP4031185B2 (ja) 2008-01-09

Family

ID=7921540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000272879A Expired - Fee Related JP4031185B2 (ja) 1999-09-10 2000-09-08 プリント回路基板検査器

Country Status (4)

Country Link
US (1) US6445173B1 (ja)
EP (1) EP1083434A3 (ja)
JP (1) JP4031185B2 (ja)
DE (1) DE19943388B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223867B4 (de) * 2002-05-29 2006-07-06 Elco Europe Gmbh Leiterplatten-Prüfeinheit
DE102006059429A1 (de) 2006-12-15 2008-06-26 Atg Luther & Maelzer Gmbh Modul für eine Prüfvorrichtung zum Testen von Leiterplatten
DE102008006130A1 (de) 2008-01-25 2009-07-30 Atg Luther & Maelzer Gmbh Modul für einen Paralleltester zum Prüfen von Leiterplatten
DE102009004555A1 (de) 2009-01-14 2010-09-30 Atg Luther & Maelzer Gmbh Verfahren zum Prüfen von Leiterplatten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3340179C1 (de) * 1983-11-07 1985-05-09 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Anordnung an einem Leiterplattenpruefgeraet zur Anpassung der Abstaende von Kontakten
DE3340180C1 (de) * 1983-11-07 1985-05-15 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
DE3630548A1 (de) * 1986-09-08 1988-03-10 Mania Gmbh Vorrichtung zum elektronischen pruefen von leiterplatten mit kontaktpunkten im 1/20 zoll-raster
DE3717528A1 (de) * 1987-05-25 1988-12-15 Martin Maelzer Leiterplattenpruefgeraet
DE3806792A1 (de) 1988-02-29 1989-09-07 Siemens Ag Vorrichtung zum pruefen von leiterplatten
DE3806793A1 (de) * 1988-02-29 1989-09-07 Siemens Ag Adaptereinrichtung fuer eine vorrichtung zum pruefen von leiterplatten
DE19507127A1 (de) * 1995-03-01 1996-09-12 Test Plus Electronic Gmbh Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung
US5764069A (en) 1995-10-30 1998-06-09 International Faster Corporation High density grid for testing circuit boards
DE19718637A1 (de) * 1997-05-02 1998-11-05 Atg Test Systems Gmbh Vorrichtung und Verfahren zum Prüfen von Leiterplatten
TW360790B (en) * 1996-10-28 1999-06-11 Atg Test Systems Gmbh Printed circuit board test apparatus and method

Also Published As

Publication number Publication date
EP1083434A3 (de) 2001-10-04
DE19943388B4 (de) 2010-04-08
DE19943388A1 (de) 2001-03-15
EP1083434A2 (de) 2001-03-14
US6445173B1 (en) 2002-09-03
JP4031185B2 (ja) 2008-01-09

Similar Documents

Publication Publication Date Title
KR100288344B1 (ko) 프린트배선판용검사전극유니트와그것을포함하는검사장치및프린트배선판용의검사방법
US5399982A (en) Printed circuit board testing device with foil adapter
US7196531B2 (en) Method of manufacturing a probe card
KR101062256B1 (ko) 프로브 헤드, 및 프로브 카드 어셈블리의 제조 방법
EP0667962B1 (en) Printed circuit board testing device with foil adapter
JP2002528904A (ja) 高密度のプリント回路ボード
JPH10227826A (ja) プリント回路基板の試験装置及びその方法
US6249114B1 (en) Electronic component continuity inspection method and apparatus
JPH0519662B2 (ja)
KR20090013718A (ko) 프로브 조립체
JP4031185B2 (ja) プリント回路基板検査器
JPH10319080A (ja) 非実装プリント回路基板の試験装置及び方法
JPH11344521A (ja) 積層型コネクター装置および回路基板の検査装置
JP3924724B2 (ja) プリント回路基板を検査するための検査装置のモジュール
US7559773B2 (en) Electrical connecting apparatus
JP5461431B2 (ja) 回路基板を試験する並列テスター用モジュール
JP4219729B2 (ja) 液晶パネル用検査装置
JP3708438B2 (ja) プリント回路基板テスタ
KR100364507B1 (ko) 프로브카드
JP3161047B2 (ja) プリント配線板の検査装置
JP3332203B2 (ja) コンタクトフィルム及びその製造方法
CN117192333A (zh) 用于pcb绝缘性能测试的测试板及测试方法
JPH0572231A (ja) 回路基板の検査電極装置および検査方法
JP2000156253A (ja) 積層型コネクター装置および回路基板の検査装置
KR101469114B1 (ko) 테스트 신호를 이용한 검사 장치

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees