JP5461431B2 - 回路基板を試験する並列テスター用モジュール - Google Patents

回路基板を試験する並列テスター用モジュール Download PDF

Info

Publication number
JP5461431B2
JP5461431B2 JP2010543471A JP2010543471A JP5461431B2 JP 5461431 B2 JP5461431 B2 JP 5461431B2 JP 2010543471 A JP2010543471 A JP 2010543471A JP 2010543471 A JP2010543471 A JP 2010543471A JP 5461431 B2 JP5461431 B2 JP 5461431B2
Authority
JP
Japan
Prior art keywords
circuit board
module
contact
contacts
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010543471A
Other languages
English (en)
Other versions
JP2011510314A (ja
Inventor
デーメル,リュディガー
ギュルゾー,アンドレアス
ホルツブレッチャー,マイケル
ブルッフヴァルド,エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Assembly Systems Switzerland GmbH
Original Assignee
ASM Assembly Systems Switzerland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Assembly Systems Switzerland GmbH filed Critical ASM Assembly Systems Switzerland GmbH
Publication of JP2011510314A publication Critical patent/JP2011510314A/ja
Application granted granted Critical
Publication of JP5461431B2 publication Critical patent/JP5461431B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、回路基板を試験する並列テスターと共に、回路基板を試験するモジュールに関する。特に、本発明は、コンポーネント化されていない回路基板を試験する並列テスターと共に、コンポーネント化されていない回路基板を試験するモジュールに関する。
電気回路基板を試験する装置は、例えば、それぞれ特許文献1及び特許文献2から公知である。これらの装置は、複数の試験ピンを基本格子に配列した接触基板を備えている。試験ピンは、長いケーブルを介して試験回路に接続される。試験すべき回路基板は試験基板上に置かれ、回路基板と試験基板との間にはアダプタが取り付けられ得、それにより各試験ポイントと試験すべき回路基板との間を電気的に接触するようにしている。
この形式のテスターから、特許文献3及び特許文献4に記載のようなモジュラー試験装置が開発されてきた。この形式のテスターは、垂直に配列した複数のモジュールを搭載するベースプレートを有し、各モジュールは、電子試験回路の一部を備え、上方端部に垂直に整列した複数の試験ピンが設けられている。テスターにおいては、幾つかのかかるモジュールが互いに並置して装着され、試験ピンの配列は接触基板に代わる接触領域を形成している。モジュールのよい結合を確実にするため、試験ピン上に孔あき基板が滑らされ、各試験ピンは孔あき基板における孔に通り、それにより適切な位置に固定される。
接触領域のこのモジュラー構造は、実際にとても成功していることが分かっている。このモジュラー構造の主要な利点は、回路基板の試験中に加わる接触圧力がモジュールを通してベースプレートに伝達されることにある。
接触領域がモジュラー形態である別の試験装置は、特許文献5から公知である。これらのモジュールは、各々例えば四列の方形パッドすなわち接触面を備えた条片形(strip−shaped)である。これに記載されているように、パッドは例えば0.5〜2mmの格子寸法をもつ格子状に配列されている。このような密なパッド配列をもつこれらのモジュールは、一方では接点の数が多いため、非常に大きな従って高価な評価用電子回路で読み取ることができるだけであり、他方、垂直に配置した回路基板を備え、この回路基板の端面に接点を直接形成した特許文献5に記載された実施形態が連続生産において相当な問題があるので、実際に成功していることが示されていない。
特許文献6には、多数の試験接続部をもつ評価用電子回路を備える試験装置が開示されている。このテスターは、上方側に格子状に配列した接点を備えた多層回路基板で形成されている基本格子を有する。これらの接点の幾つかは、基本格子の回路基板に延びる走査チャネルによって互いに電気的に接続される。基本格子にはアダプタ及び/又はトランスレータが設けられ、その上に試験すべき回路基板が置かれ得る。アダプタ及び/又はトランスレータは、回路基板における回路基板試験部位と基本格子の接点とを電気的に接触させる。
特許文献7及び特許文献8にはそれぞれ、回路基板の試験用のテスターの別のモジュールが記載されている。このモジュールは複数の接点をもつ条片形部分(strip-shaped section)を備え、この条片形部分はテスターの基本格子の一部を形成している。条片形部分の下方には直立基板が設けられ、試験信号を評価する評価用電子回路の幾つかが設けられている。条片形部分における接点は、格子間隔2mm未満で格子状に配列され、またモジュールの少なくとも二つの接点は、電気的に接続した接点が電子回路ユニットの単一入力と接触するようにして互いに電気的に接続される。
特許文献9及び特許文献10にはそれぞれ、回路基板を試験する別の装置が記載されており、基本格子は、基本格子の平面に直角に延びる回路基板によって形成されている。基本格子回路基板として記載されるこれらの回路基板は、基本格子の平面に位置するそれらの狭い側面に、基本格子の接触要素を現す接点を備えている。これらの接点は、基本格子回路基板の一側面上に延びる導体路に接続されている。これらの基本回路基板は多層回路基板の形状であり、互いに直角に延びている導体路は種々の層に配列されてマトリックスを形成している。互いに直角に延びているこれら導体路の交差部において、これらはビアホールによって電気的に接続され得る。これらのビアホール及びマトリックスを用いて、マトリクスの選択した接点は互いに電気的に接続され得、それにより互いに接続した接点は評価用電子回路に対して単一の接続部を必要とするだけである。このマトリックスの導体路は、基本格子回路基板の妥当に大きな領域上に分布されるので、それらは特許文献6から公知の走査チャネルの場合よりはるかに容易に設けられる。
以前、商業的に利用できるテスターの基本格子の接点の最大密度は、単位平方センチメートル当たりの接点が62個であり、これは縁部長さ1.27mmの方形格子に相当する。
また、市場では接点密度のより高い(二倍又は四倍)テスターも存在すると言える。しかし、今日まで、これらは技術的に非常に複雑であり、従って高価であり、その結果、単に極めて低い量のみ製作されてきた。
基本格子をもつテスター、すなわち並列テスターの場合、基本格子の接点の密度はさらに増大される必要がある。このことは、特に基本格子のある特定の接点が電気的に相互に接続されることになる場合には、かかる基本格子の形成を困難にさせる。特許文献9から公知の基本格子回路基板の場合には、基本格子回路基板の狭い側面にかかる近接した接点を生産することは困難である。上述した基本格子と互いに電気的に接続された接点を備える他のモジュールでは、接点密度が更に増加する場合、選択した接点の電気的接続を行うことは困難である。
例えば接点の密度が二倍(平方センチメートル当たり64個の接点)であるのが望ましい場合には、これは公知の技術では可能ではない。従って、特許文献6による基本格子を形成するには、48層の基本格子回路基板を設ける必要がある。現在の製造法を用いてかかる回路基板を、安定的に作ることは可能でない。このような回路基板では、全てのその接続部を正しく作ることは不可能である。しかし、欠陥のある基本格子はテスターにおいては許容できない。
接点の密度が増加される際に生じる別の問題点は、基本格子における機械的圧力の増大である。この圧力は、接点の数に比例している。接点が二倍になると、圧力は相応して増大する。
まだ公開されていない特許文献11及び特許文献12において、基本格子の接点が2つの組み合わされた方形格子からなる格子に配列されたテスター用モジュールが開示されている。この方形格子において、接点はそれぞれおよそ1.27mm離れて配置され、方形の各角の点に1つの接点が位置する。方形の角に位置する格子の4つの接点の間の中心には、それぞれ他の方形格子の接点がある。従って、これらの2つの格子は、格子の2つの隣接する接点の間の半分の距離だけ、互いにオフセットしている。この半分の距離は、0.635mmになる。この格子の接点の密度は単位平方センチメートル当たり約124個であり、そのため、以前一般に使われているテスターの基本格子の接点の最大密度の2倍である。コンポーネント化されていない回路基板において、多数の回路基板試験部位を同時に接触する必要があるため、そのような高密度の接点を備える基本格子は、コンポーネント化されていない回路基板の試験に用いられる。各モジュールが支持基板と接触基板とを含み、その接触基板が基本格子要素として表される固定した回路基板部材と、少なくとも1つのフレキシブル回路基板とによって形成されることにより、この高密度の接点が得られる。この基本格子要素上には接点が提供され、その各々が基本格子の接点の部分を形成する。
基本格子要素は関係している支持基板の端面において直角に配列されており、フレキシブル回路基板部材は折り返され、そのため、接触基板の少なくとも残りの領域の部分が支持基板に略平行に配列される。基本格子要素の各接点は、接触基板に延び、基本格子要素からフレキシブル回路基板部材へ延びる導体路と電気的に接続されている。このように、フレキシブル回路基板部材において、接点に接続される多重の導体路が水平から垂直に屈折され、十分な空間が利用可能になる。
まだ公開されていない特許文献13には、上述した特許文献11の基本格子に対応する格子において、バネ接触ピンを備える完全格子カセットが表されている。各バネ接触ピンはワイヤが巻かれており、被覆されていない。バネ接触ピンは、フィルムにより完全格子カセットに垂直に位置する。完全格子カセットは、好ましくはバネ接触ピンの軸方向に互いに相対的に移動可能であり、バネ接触ピンの軸方向に直角に移動の自由度を持つバネ接触ピンを導く2つの基板を有する。バネ接触ピンはまた、中心のバネ接点に設計され得、関連するバネ接触ピンのワイヤが隣接する巻き線よりも小さな半径でバネ接触ピンの巻き線の端が巻かれる。
特許文献14は、回路基板を試験するテスター用接続システムを開示する。この接続システムは相互接続ブロックを有し、各々がプラスチックから一体に形成され孔が設けられる。相互接続ブロックは、2つの端面のそれぞれの間に延びる孔を備える、細長い平らなレールの形態を有する。接触ピンは各孔にはめ込まれる。回路基板は、各相互接続ブロック側面に装着される。接触ピンはワイヤによって回路基板に電気的に接続される。接触ピンはポゴピン(pogo pins)である。これらの相互接続ブロックのいくつかは、互いに隣接して配列され、接触ピンによって接触要素の格子を形成する。
US3,564,408 US4,417,204 DE3240916C2 DE3340180C1 実用新案特許DE8806064U1 EP0875767A2 WO02/31516 EP1322967B1 EP1083434A2 US6,445,173B1 DE102006059429.0 PCT/EP2007/062888 DE102007047269.4 US4,939,454
本発明は、適切に高密度の基本格子の接点を可能にし、単純で製造コストが効果的で、動作が信頼できる回路基板を試験するテスター用モジュールを作り出す課題に基づくものである。
本課題は、請求項1の特徴を持つモジュールによって解決される。本発明の有利な展開は従属請求項に記載されている。
本発明による回路基板を試験する並列テスター用モジュールは、所定の格子の一端面に複数の接点を備える。この端面は、以後、基本格子部と表される。テスターにおいて、幾つかのモジュールは互いに平行に装着され得、これにより、アダプタ及び/又はトランスレータがコンポーネント化されていない回路基板の接触に配置され得る、表面が平坦な基本格子をモジュールの基本格子部が形成する。
各モジュールは少なくとも一つのモジュール要素を持つという事実によって、本モジュールは区別される。モジュール要素は、回路基板とその回路基板の一つの側端の領域に配列される複数の接触ピンにより形成され、回路基板の側端の領域において等間隔で、導体路に接続される接触領域が提供され、各接触ピンが取り付けられている2つの平坦な側面を、回路基板は備える。接触ピンは、平坦な側面の上に直接位置し、側端に対して直角に配列され、これにより、端面において、それらはそれぞれ基本格子部の接点を形成する。
回路基板の平坦な側面に位置する複数の接触ピンを配列し、それらを接触領域に取り付けることにより、望ましい密度、すなわち単位平方センチメートル当たり124個の接点を備える接点の格子が、とても単純でコスト効果が高い方法で作られ得ることが見出された。この単純な構造のために、この配列はとても安定し、コンポーネント化されていない回路基板を試験する試験装置に生じる機械的負荷に対する長期耐久性を備える。
接触ピンは好ましくは回路基板の側端の近傍で突出し、これにより、その突出部は孔あき格子基板に保持され得る。接触ピンは円筒形状であり、回路基板から突出している部材は、回路基板上に位置する部材よりも大きな直径を有する。回路基板上に位置する部材の直径が小さくなるにつれて、接点の密度は大きくなり得る。
モジュール要素の回路基板は、好ましくは条片と一体である部材を備える細長い条片の形状を備える。この部材は条片の長さの一部のみに延び、接触ピンと反対側の条片の側に取り付けられる。以後、電子部材と参照されるこの部材の上には、回路基板に形成される導体路を介して接触ピンに接触している電子コンポーネントが提供されている。回路基板の形成に、いくつかのモジュール要素が互いに平行に隣接して装着されることが可能であり、電子コンポーネントが最も大きな厚さを有するため、隣接するモジュール要素の電子部材は、互いにオフセットして配列されている。
接触ピンに隣接する領域において、少なくとも1つの条片形の金属支持プレートが提供され得、モジュールユニットに物理的に確実に接続される。この金属支持プレートは、モジュールユニットから横に延び、支持部を形成する。この金属支持プレートにより、基本格子に働く機械的な負荷が支持フレームの横に向けられ得、これにより、少なくともモジュール要素の電子部材は機械的なストレス下になくなる。
モジュールユニットの回路基板から突出している接触ピンは、孔あき格子基板の孔に位置し得る。好ましくは、それらはその孔あき格子基板から少しだけ突出している。例えば、特許文献13では、被覆されていないバネ接触ピンを備える完全格子カセットが用いられるとき、基本格子の格子と完全格子カセットの格子との間に微小のオフセットがあり、かつ、バネ接触ピンの端部が中心にない場合、これらの接点又は基本格子の接点が接触しないリスクがある。そのような不完全な接触は、一方ではそのオフセットによるものであり、他方では基本格子と基本格子の上にある完全格子カセットの案内ボードが一般に離れていることによるものであり、これにより、バネ接触ピンの端部は、基本格子板と完全格子カセットとの間の溝の間隔を通して横に屈折させることができる。接触ピンが孔あき格子基板からわずかに持ち上がっている場合、その間隔は低減され、一方、バネ接触ピンはまた完全格子カセットの個々の孔の近くに接触される。結果として、それらの端部はそれほど側面に屈折させることはできない。
本発明は図面の助けにより以下に詳細に説明される。
いくつかの接触ピンを備えるモジュール要素の概要かつ大いに簡略化した細部の側面図。 図1のモジュール要素の細部の下面図。 図1のモジュール要素の細部の側面図。 図1のモジュール要素の接触ピンの側面図。 モジュール要素の大いに簡略化した側面図。 別のモジュール要素の大いに簡略化した側面図。 本発明によるモジュールの部材を形成する4つのモジュール要素の大いに簡略化した側面図。 一端面に向かって見たモジュールの大いに簡略化した図。 モジュール要素の側面図。 図9aのモジュール要素の上面図。 図9bに示される上面図の詳細。 接触ピンの領域におけるモジュール要素の側面図の詳細。 本発明によるモジュールの側面図。 図10aのモジュールの一部分の上面図。 図10bの部分的に区分された領域の拡大図。
本発明の実施形態は、本発明によるモジュールの構造の図1〜図8に示される概略的で大いに簡略化された図面の助けによりまず説明される。
各モジュール1は、いくつかのモジュール要素2によって形成される。各モジュール要素2は、少なくとも一つの真っ直ぐな細長い側端4を備える回路基板3を含む。回路基板3は、2つの反対の平坦面5を備える滑らかな平坦な基板である。側端4に近接又は隣接する領域には、2つの平坦面5の各々の上に接触領域6が形成される。接触領域6は、平坦面5の表面にさらされる銅や特別な銅合金のような電気的な導電性材料を備える方形領域の形状である。接触領域6は、回路基板3の内部又は上にある導体路7に電気的に導電的に接続されている。
複数の接触領域6は個々の平坦面5の上に、一様に、互いに等間隔に配列されている。接触領域6は、反対の平坦面5の上に交互に配列される、すなわち、2つのうち第1の平坦面5/1の接触領域6/1が、2つの隣接する接触領域6の間の中間領域8と接しており、反対の平坦面5/2の上に接触領域6/2のそれぞれが第1の平坦面5/1の上のそれぞれの中間領域8の反対に位置する。
各接触領域の上には接触ピン9が位置する。接触ピン9は接触領域6の上に直接位置し、側端4に対して直角に位置合わせされており、その周辺の表面が接触領域6の上に位置する。それらは、例えば、はんだ付け接続により電気的かつ物理的に接触領域6に接続されている。接触ピン9はそのため、接触領域6に堅く固定される。接触ピン9は、好ましくは側端4を少し超えて延びる。反対の平坦面5/1と5/2の接触領域6のように、接触ピン9は交互に配列されている。接触領域6と接触ピン9の配列を交互にする代わりに、回路基板3の反対の平坦面5の上の接触ピン9を対に配列することも可能である。交互の実施形態において、そのような配列において、0.635mmの格子間隔の格子が得られる。好ましくは、接触ピンは側端4を越えて延びる部材10の領域において、当該接触ピン9の残りの部分11よりも大きな直径を備える。
いずれの場合も、接触ピン9は側端4から突出する端面12との接点を形成する。本実施形態では、平坦面5の上に隣接する2つの接触ピン9の間の距離は1.27mmである。より薄い部材11において、接触ピン9の直径は0.3mmである。より厚い部材10において、接触ピン9の直径は0.6mmである。
各回路基板3は、条片と一体である部材14を備える細長い条片13の形状のモジュール要素2を備える。部材14は、条片13の長さの一部のみに延び、接触ピン9と反対側の条片13の側面に取り付けられる。以後、電子部材14と表されるこの部材14の上には、回路基板3の導体路7(図5−7に示される)を介して接触ピン9に接続されている電子コンポーネント15が供給されている。これらの電子コンポーネント15は、多数の接点12が幾つかの出力のみに交互に接続されうるスイッチマトリクスを形成する。そのようなスイッチマトリクスは、十分に参照されるWO99/42850と対応するUS6525526B1に詳細が表される。
回路基板3の条片13の領域において、個々の導体路が互いに接続され、これにより、モジュール要素の個々の接点12が電気的に互いに接続され、スイッチマトリクスの電子コンポーネント15に一体に案内される。この電子接続又は接点12の電子相互接続は、特許文献7、特許文献6、特許文献9、EP838688Aのそれぞれに記載されているものと類似している。そのため、接点12の相互接続に関して、これらの文献への参照がなされる。
接点12の相互接続が接点12の平面に直角に延びる回路基板3に配列された導体路によるという事実により、特許文献7や特許文献6のそれぞれに対応する装置の例の場合のように、スペースの限定はない。条片13は望ましい幅とすることができ、そのため、個々の導体路を配置し、相互接続するために要求されるスペースが利用可能である。
複数の電子部材14は、好ましくは回路基板3の条片13の異なる位置に位置する。図5は電子部材14が条片の端に位置する例を示し、一方、図6は電子部品が条片の端から少し離れて配置される例を示し、この端からの距離は、その電子部材14の幅にほぼ対応する。
図7はこれらの2種類のモジュール要素2/1と2/2がどのようにして互いに並んで取り付けられ得るかを示し、4つのモジュール要素を取り付ける領域は、各電子部材14がそれらの間に間隔を空けてオフセットするように互いに隣り合う。ここで、2つのモジュール要素2/1が用いられ、それぞれ電子部材14と共に端に取り付けられる。図7の配列では、左に示される電子部材14は、図7の画像平面の上端部分(白で示される)にコンポーネント15を有し、右に示される電子部材14は、画像平面の下端(黒で示される)にコンポーネント15を有する。端に取り付けられた電子部材14を備えるモジュール要素2/1はこのように設計が同一である。それらは互いに逆の関係にあるだけであり、これにより、一つのモジュール要素2の電子部材は左側の端にあり、他のモジュール要素の電子部材は右側の端にある。しかしながら、類似の方法で、中心に向かってオフセットしている電子部材を備えるモジュール要素2/2は設計が同一であり、互いに逆の関係にあるだけである。
各々が4つのモジュールユニット2を備える2つの組がモジュール1(図8)を形成する。回路基板3は接触ピン9に隣接する領域で一体に結合され得る。側端4から突出する部材10により、接触ピン9のそれぞれは、条片形の孔あき格子基板16の孔に位置する。回路基板が一体に結合されていない場合、孔あき格子基板16の孔の接触ピン9がかみ合うことにより、それらは3次元的に固定される。
好ましくは、接触ピン9の自由端はわずかな距離(例えば、0.1mm)孔あき格子基板16を越えて延びる。電子部材14は接触ピン9から最も離れた端において、電子部材14のスイッチマトリクスから評価用電子ユニットへの導体路を導く多極コネクタ17に物理的かつ電気的に接続される。条片形の孔あき格子基板16は、10.16mmの幅を有する。接触ピン9は摩擦固定により条片形の孔あき格子基板16に位置する。スナップで取り付ける方式を提供することもまた好都合であり、これにより、接触ピン9は孔あき格子基板16の孔に係合する。
このモジュール1は、その端面18において、互いに組み合わせられた2つの方形格子からなる格子内に接点12の配列を形成する。方形格子において、接点は互いに約1.27mm離れており、方形の角の各点に1つの接点が位置する。方形の角に位置する格子の4つの接点の間の中心には、いずれも他の方形格子の接点がある。そのため、これらの2つの格子は、格子の2つの隣接する接点の間の半分の距離だけ互いにオフセットしている。この半分の距離は、0.635mmになる。この格子の接点の密度は、cm当たり約124個の接点である。モジュール1のこの端面18は、以後、基本格子部18と表される。
回路基板を試験する並列テスターにおいて、これらのモジュールのいくつかが互いに平行に取り付けられ、複数の基本格子部18が一つの平面において互いに隣接し、これにより、表面が平坦な基本格子を形成する。回路基板の両面を試験するテスターにおいて、それぞれ2組のモジュールが互いに反対に配列され、基本格子部と基本格子はそれぞれ互いに向き合って設計され、これにより、試験されるべき回路基板は適切なアダプタにより2つの基本格子の間に保持され接触され得る。
上述した実施形態において、条片形の孔あき格子基板16は4つのモジュール要素2の組毎に提供される。本発明の範囲内で、並列テスターの基本格子の全表面を覆って延びる孔あき格子基板を用いることもまたもちろん可能であり、モジュールにおいて突出している接触ピンが孔あき格子基板に挿入される。この実施形態では、そのため、孔あき格子基板はモジュールの一部ではない。
本発明の範囲内で、異なる格子間隔や他の格子配列を提供することもまたもちろん可能である。
本発明によるモジュールの重要な利点は、その単純で安定した構造である。一方で、接触ピンは、電気的かつ物理的に、容易にかつ費用効果が高く、比較的大きな表面の接触領域6に固定され得る。他方で、基本格子に直角な回路基板3の配列は、導体路の経路のための大きな表面を提供し、複雑な電気回路と本質的に望ましい電気的な相互接続を可能にする。更に、各モジュール要素の回路基板が多層に、好ましくは4層に設計され得るという利点がある。これにより、回路基板自体に比較的複雑な回路構造を作ることが可能となる。モジュール内のいくつかの回路基板の提供は、回路経路の選択肢を増加させる。もし4つのモジュール要素が単一の回路基板に置き換えられるなら、配線経路のための同じ範囲を提供するために16層が必要となり、他方、とてもコストが高く、他方、より失敗する傾向がある。
そのような接触ピンは、従来、プラグコネクタとして用いられていたため、本実施形態の接触ピンは大量生産品であるという別の利点がある。そのため、これらは高品質かつ高精度のとても有利な条件が利用できる。
高密度の接点を提供する従来のモジュールに比べて、このモジュールは大いに有利に生産され得、また、接触ピンの単純な物理的かつ電気的な取り付けにより、信頼することができる。
好ましくは、モジュール要素2の回路基板3の各側面に金属支持プレート19が固定され、回路基板3の両端は基本格子部の領域を越えてよい距離だけ延び、側面において支持部として突出するタブ20を形成する。金属支持プレート19は条片形であり、その幅は回路基板3の条片13の幅未満となり得る。並列テスターでは、タブ20は支持フレームの上に位置し、これにより、基本格子部に働く機械的負荷がタブを通って支持フレームに向かう。金属支持プレート19の下に位置する回路基板3の領域は、そのため、機械的負荷から自由である。
金属支持プレートは好ましくは0.4mmの厚さを有し、各回路基板3に対して平らに結合される。これにより、基本格子の接点12の格子を生産するため、隣接するモジュール要素間の正しい距離が得られる。接着層を適用するとき、接触ピン9の領域が接着剤がないままとなるように注意が払われるべきである。
図9aから図9dは原型として作られたモジュール要素2を示す。図9aから図9dに示されるモジュール要素において、金属支持プレート19はまだ回路基板に適合されていない。
図10aから図10cは8個のモジュール要素2からなるモジュール1を示す。ここで、金属支持プレート19は接触ピン9の下の領域において回路基板3に平行に結合され、取り付けられている。タブ20の領域では、回路基板3と金属支持プレート19は固い複合構造を形成するように延びる。
モジュールは再調整なしでテスターとして用いられるように、モジュールは高い精度で作られ得る。それらは大きなコンポーネント化されていない回路基板を高い処理能力で試験するための全ての電気的かつ機械的な仕様を満たす。
1 モジュール
2 モジュール要素
3 回路基板
4 側端
5 平坦面
6 接触領域
7 導体路
8 中間領域
9 接触ピン
10 部材
11 部材
12 接触ピン9又は接点の端面
13 条片
14 電子部材
15 コンポーネント
16 孔あき格子基板
17 多極コネクタ
18 端面
19 金属支持プレート
20 タブ


Claims (8)

  1. 複数のモジュール要素(2)を備える回路基板を試験する並列テスター用モジュールであって、
    各モジュール要素(2)は、
    第1平坦面(5/1)と第2平坦面(5/2)とを表裏に有し、導体路(7)を備える回路基板(3)と、
    前記回路基板(3)の側端(4)の領域において、前記第1平坦面(5/1)上に等間隔に形成される第1接触領域(6/1)と、
    前記回路基板(3)の側端(4)の領域において、前記第2平坦面(5/2)上に等間隔に形成され、前記第1接触領域(6/1)と交互に配置される第2接触領域(6/2)と、
    前記第1接触領域(6/1)上および前記第2接触領域(6/2)上に配列され、前記導体路(7)と接続される接触ピン(9)と、を含み、
    前記接触ピン(9)は、前記側端(4)に対して直角であり、かつ、少なくとも前記側端(4)まで延びていることを特徴とする並列テスター用モジュール。
  2. 前記接触ピン(9)は前記側端(4)の近傍で突出することを特徴とする請求項1に記載のモジュール。
  3. 前記接触ピン(9)は円筒形状であり、
    前記回路基板(3)から突出してい部材(11)、前記回路基板の上に位置す部材(10)よりも大きな直径を有することを特徴とする請求項2に記載のモジュール。
  4. 前記第1平坦面(5/1)と前記第2平坦面(5/2)に設けられる前記接触ピン(9)は、互い違いに配置されていることを特徴とする請求項1乃至3のいずれかに記載のモジュール。
  5. 記回路基板(3)は、細長い条片(13)と前記条片と一体になった電子部材(14)を備え
    前記電子部材(14)は、前記条片(13)の長さ方向において一部のみに延び、前記導体路(7)を介して接触ピン(9)に接続される電子コンポーネント(15)を含む請求項1乃至のいずれかに記載のモジュール。
  6. 前記モジュール要素(2)は、前記電子部材(14)が間隔を空けて互いに隣り合うように配置されることを特徴とする請求項5に記載のモジュール。
  7. 前記回路基板は、4層の回路基板を含むことを特徴とする請求項1乃至6のいずれかに記載のモジュール。
  8. 前記接触ピン(9)は前記導体路(7)によって、互いに電気的に接続されていることを特徴とする請求項1乃至のいずれかに記載のモジュール。
JP2010543471A 2008-01-25 2009-01-19 回路基板を試験する並列テスター用モジュール Expired - Fee Related JP5461431B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008006130.1 2008-01-25
DE102008006130A DE102008006130A1 (de) 2008-01-25 2008-01-25 Modul für einen Paralleltester zum Prüfen von Leiterplatten
PCT/EP2009/050561 WO2009092694A1 (de) 2008-01-25 2009-01-19 Modul für einen paralleltester zum prüfen von leiterplatten

Publications (2)

Publication Number Publication Date
JP2011510314A JP2011510314A (ja) 2011-03-31
JP5461431B2 true JP5461431B2 (ja) 2014-04-02

Family

ID=40677551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010543471A Expired - Fee Related JP5461431B2 (ja) 2008-01-25 2009-01-19 回路基板を試験する並列テスター用モジュール

Country Status (9)

Country Link
US (1) US7982481B2 (ja)
EP (1) EP2238461B1 (ja)
JP (1) JP5461431B2 (ja)
KR (1) KR101207957B1 (ja)
CN (1) CN101925824B (ja)
DE (1) DE102008006130A1 (ja)
HK (1) HK1152990A1 (ja)
TW (1) TWI421520B (ja)
WO (1) WO2009092694A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046294B1 (ko) * 2012-09-11 2019-11-20 엘지디스플레이 주식회사 엘이디모듈 및 그 제조방법과 엘이디모듈을 포함하는 액정표시장치
CN104442010B (zh) * 2014-12-01 2016-06-22 珠海艾派克微电子有限公司 修复芯片、墨盒、打印机及修复芯片连接稳定性检测方法
EP3377875A4 (en) 2015-11-20 2019-07-31 EMD Millipore Corporation IMPROVED STABILITY FILTER INTEGRITY TEST

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564408A (en) 1968-08-12 1971-02-16 Bendix Corp Test device for an electrical circuit card
DE3013215A1 (de) 1980-04-03 1981-10-15 Luther & Maelzer Gmbh, 3050 Wunstorf Adapter fuer ein selbstprogrammierbares leiterplattenpruefgeraet
US4465972A (en) * 1982-04-05 1984-08-14 Allied Corporation Connection arrangement for printed circuit board testing apparatus
DE3240916C2 (de) 1982-11-05 1985-10-31 Luther, Erich, Ing.(Grad.), 3003 Ronnenberg Vorrichtung zum Prüfen von elektrischen Leiterplatten
DE3340180C1 (de) 1983-11-07 1985-05-15 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
DE3630548A1 (de) * 1986-09-08 1988-03-10 Mania Gmbh Vorrichtung zum elektronischen pruefen von leiterplatten mit kontaktpunkten im 1/20 zoll-raster
DE8806064U1 (de) 1988-05-06 1989-09-07 atg electronic GmbH, 6980 Wertheim Testgerät
US4939454A (en) * 1988-07-26 1990-07-03 Hewlett-Packard Company Connector system for printed circuit board test facility
US5485096A (en) * 1994-04-05 1996-01-16 Aksu; Allen Printed circuit board tester having a test bed with spring probes and easily replaceable switch cards
US6154863A (en) 1996-10-28 2000-11-28 Atg Test Systems Gmbh Apparatus and method for testing non-componented printed circuit boards
DE19718637A1 (de) 1997-05-02 1998-11-05 Atg Test Systems Gmbh Vorrichtung und Verfahren zum Prüfen von Leiterplatten
WO1999042850A1 (de) 1998-02-18 1999-08-26 Luther & Maelzer Gmbh Verfahren und vorrichtung zum prüfen von gedruckten leiterplatten
DE19943388B4 (de) 1999-09-10 2010-04-08 Atg Luther & Maelzer Gmbh Vorrichtung zum Prüfen von Leiterplatten
DE10043728C2 (de) * 2000-09-05 2003-12-04 Atg Test Systems Gmbh Verfahren zum Prüfen von Leiterplatten und Verwendung einer Vorrichtung zum Ausführen des Verfahrens
DE10049301A1 (de) * 2000-10-04 2002-05-02 Atg Test Systems Gmbh Modul für eine Prüfvorrichtung zum Testen von Leiterplatten
JP4496456B2 (ja) * 2001-09-03 2010-07-07 軍生 木本 プローバ装置
US7498826B2 (en) * 2006-08-25 2009-03-03 Interconnect Devices, Inc. Probe array wafer
DE102006059429A1 (de) 2006-12-15 2008-06-26 Atg Luther & Maelzer Gmbh Modul für eine Prüfvorrichtung zum Testen von Leiterplatten
DE102007047269A1 (de) 2007-10-02 2009-04-09 Atg Luther & Maelzer Gmbh Vollrasterkassette für einen Paralleltester zum Testen einer unbestückten Leiterplatte, Federkontaktstift für eine solche Vollrasterkassette sowie Adapter für einen Paralleltester zum Testen einer unbestückten Leiterplatte

Also Published As

Publication number Publication date
DE102008006130A8 (de) 2009-12-03
WO2009092694A1 (de) 2009-07-30
CN101925824A (zh) 2010-12-22
CN101925824B (zh) 2013-05-15
TW201000926A (en) 2010-01-01
KR101207957B1 (ko) 2012-12-04
HK1152990A1 (en) 2012-03-16
JP2011510314A (ja) 2011-03-31
US20100327895A1 (en) 2010-12-30
EP2238461B1 (de) 2012-07-04
US7982481B2 (en) 2011-07-19
KR20100120667A (ko) 2010-11-16
TWI421520B (zh) 2014-01-01
EP2238461A1 (de) 2010-10-13
DE102008006130A1 (de) 2009-07-30

Similar Documents

Publication Publication Date Title
US5399982A (en) Printed circuit board testing device with foil adapter
EP0667962B1 (en) Printed circuit board testing device with foil adapter
US5485096A (en) Printed circuit board tester having a test bed with spring probes and easily replaceable switch cards
US7692435B2 (en) Probe card and probe device for inspection of a semiconductor device
US7423441B2 (en) Contactor assembly
KR930007338A (ko) 프린트 배선판용 검사 전극 유니트와 그것을 포함하는 검사 장치 및 프린트 배선판용의 검사방법
JP2012501528A (ja) 信号および電力接点のアレイを有するパッケージを有する集積回路を試験する試験接点システム
KR20090112635A (ko) 회로기판 검사용 테스트기 모듈
JPH0519662B2 (ja)
JP5461431B2 (ja) 回路基板を試験する並列テスター用モジュール
KR101162175B1 (ko) 반도체 테스트 소켓
JP3924724B2 (ja) プリント回路基板を検査するための検査装置のモジュール
JPS61120072A (ja) プリント配線板検査装置
US7559773B2 (en) Electrical connecting apparatus
JP3161047B2 (ja) プリント配線板の検査装置
CN102033193A (zh) 用于测量电路的电气性能的方法和系统
JP4031185B2 (ja) プリント回路基板検査器
US8476919B2 (en) Prober unit
JP3030978B2 (ja) 回路基板の検査電極装置および検査方法
CN109298310B (zh) 连接模块、检查夹具及基板检查装置
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP2003066101A (ja) 接点シートおよびそれを用いた測定用治具
US6331118B1 (en) Electrode spacing conversion adaptor
EP0849599A1 (en) Apparatus for contacting semiconductor die
JP3028077B2 (ja) プリント基板・電気検査方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140115

R150 Certificate of patent or registration of utility model

Ref document number: 5461431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees