JP2012501528A - 信号および電力接点のアレイを有するパッケージを有する集積回路を試験する試験接点システム - Google Patents
信号および電力接点のアレイを有するパッケージを有する集積回路を試験する試験接点システム Download PDFInfo
- Publication number
- JP2012501528A JP2012501528A JP2011525167A JP2011525167A JP2012501528A JP 2012501528 A JP2012501528 A JP 2012501528A JP 2011525167 A JP2011525167 A JP 2011525167A JP 2011525167 A JP2011525167 A JP 2011525167A JP 2012501528 A JP2012501528 A JP 2012501528A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- test
- spring
- test fixture
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
- G01R1/06722—Spring-loaded
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06738—Geometry aspects related to tip portion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01002—Helium [He]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
被試験デバイス(130)上の端子(131)とロードボード(160)上の接点パッド(161)との間に複数の一時的な機械的かつ電気的接続部を形成することによって、被試験デバイス(130)を電気的に試験する試験フィクスチャ(120)が開示される。試験フィクスチャ(120)は、ビア(151)を含む交換可能な膜(150)を有し、各ビア(151)は、被試験デバイス(130)上の端子(131)およびロードボード(160)上の接点パッド(161)に関連付けられる。ある場合には、各ビア(151)は、端子(131)と接点パッド(161)との間に電流を導電させる導電性壁を有する。ある場合には、各ビア(151)は、被試験デバイス(130)が試験フィクスチャ(120)に係合すると、端子(131)に機械的抵抗力を提供するスプリング(152)を含む。
Description
本発明は、マイクロ回路を試験する機器を対象とする。
本発明は、マイクロ回路を試験するための装置の改善に関する。
「ケルビン」試験は、各マイクロ回路端子が二つの試験接点に接触するプロセスを示している。試験手順の準備部分では、二つの試験接点の間の抵抗を測定する。この値が高い場合、二つの試験接点の一方または両方がマイクロ回路端子と良好な電気的接触を行っていない。このインタフェースにおける高抵抗の可能性がマイクロ回路性能の実際の試験の精度に影響を与える場合、試験法の規定に従って問題を処理することができる。
「ケルビン」試験は、各マイクロ回路端子が二つの試験接点に接触するプロセスを示している。試験手順の準備部分では、二つの試験接点の間の抵抗を測定する。この値が高い場合、二つの試験接点の一方または両方がマイクロ回路端子と良好な電気的接触を行っていない。このインタフェースにおける高抵抗の可能性がマイクロ回路性能の実際の試験の精度に影響を与える場合、試験法の規定に従って問題を処理することができる。
設置前にしばしば試験される一つの特定の種類のマイクロ回路は、ボールグリッドアレイ(BGA)端子構成と一般に呼ばれるものを備えたパッケージまたはハウジングを有する。図1,2は、BGAパッケージ型のマイクロ回路10の一例を示している。このようなパッケージは、幅5〜40mm、厚さ1mm程度の平坦な長方形ブロック形状を有することができる。
図1は、実際の回路を収容するハウジング13を備えたマイクロ回路10を示している。信号および電力(S&P)端子20は、ハウジング13の二つのより大きく平坦な表面14の一方の上にある。信号および電力(S&P)端子20は、表面14上の突出部16を取り囲んでいる。一般に、端子20は図1に示したように領域の一部だけではなく、表面14の端部およびスペーサ16の間の領域の大部分を占有する。ある場合には、スペーサ16はカプセル化されたチップ、あるいは接地パッドであってもよい。
図2は、端部に表面14を備えているように見える端子20の拡大側面図または正面図を示している。端子20は各々小さくほぼ球状のハンダボールを有し、前記ハンダボールは表面14を貫通する内部回路からのリードにしっかりと接着するため「ボールグリッドアセンブリ」呼ばれる。図2は、表面14から小さな距離をもって突出している、スペーサ16と各端子20を示している。組み立てを行う間に、全ての端子20は同時に溶融し、回路基板上に事前に形成した適切な位置の導体に接着する。
端子20は、互いにかなり密接させることができる。いくつかは最小0.5mmの中心線間隔を有し、比較的広い間隔の端子20でさえ約1.5mmの間隔にすぎない。隣接する端子20の間隔は、しばしば「ピッチ」と呼ばれる。
本態様は、信号および電力接点のアレイを有するパッケージを有する集積回路を試験し、接点上の破片の問題を軽減する試験接点システムを対象とする。
接続ビア試験レセプタクルは、ある用途では、開放端を有するカップ形状を有してもよく、カップ状ビアの開放端は、位置合わせした試験接点部材に接触する。したがって、試験装置に被試験デバイスを着脱することにより生じる破片は試験接点部材を介して落下することができ、カップ状ビアがその破片を取り囲む。
接点およびインタフェース膜は、ロードボードを含む試験レセプタクルの一部として使用されてもよい。ロードボードは、試験接点部材の実質的に所定のパターンで複数の接続パッドを有する。ロードボードはインタフェース膜を支持し、ロードボード上の接続パッドはそれぞれ、実質的に接続ビアの1つの接続ビアと位置合わせされ、それと電気的に接触状態になる。
デバイスの構造は、回路基板と接触することになる端部ではなく、ボール端子の側に、試験中にワイピング機能を提供し、同時に非常に良好な電気的接触を提供してもよい。ワイピング機能は通常、端子上に存在する酸化物層を貫通する。各試験接点は接点表面の中央に穴を有するため、端子の端部は試験中に跡を残さない。これは特に、より厚い酸化物層を形成する傾向があるリードなし端子に有用である。試験接点部材をロードボードに接続させるビアは、同一平面上の端子を有さないマイクロ回路パッケージを可能し、Z軸適合性を提供するスプリングを持つように修正され得る。
ある実施形態は、所定のパターンを有する複数のマイクロ回路端子と一時的な電気的接触を行うための試験レセプタクルであり、試験レセプタクルは、複数のマイクロ回路端子の実質的に所定のパターンで配列された複数の試験接点部材を備える試験接点部材アレイであって、複数の試験接点部材の各試験接点部材は、片持ち梁として絶縁膜から突出する弾性指部を有し、複数のマイクロ回路端子の対応するマイクロ回路端子に接触させるための導電性接点パッドをその接点側に有する、試験接点部材アレイと、複数のマイクロ回路端子の実質的に所定のパターンで配列された複数の接続ビアであって、複数の接続ビアの各接続ビアは、試験接点部材の1つの試験接点部材と位置合わせされる、複数の接続ビアと、複数の接続ビアを支持するインタフェース膜とを備える。接続ビア(83〜85)の少なくとも1つの接続ビアは、カップ状で開放端を有し、カップ状ビア(83〜85)の開放端は、対応する試験接点部材(56〜58)に接触する。
別の実施形態は、複数の端子を有する被試験デバイスと複数の接続パッドを有するロードボードとの間に複数の一時的な機械的かつ電気的接続部を形成する試験フィクスチャであり、端子と接続パッドは1対1対応しており、試験フィクスチャは、ロードボードにほぼ平行でかつ隣接して配設された交換可能なインタフェース膜であって、ロードボードの複数の接続パッドと1対1対応する複数のビアを含み、各ビアは、カップ状で、ロードボード上の対応する接続パッドに隣接するベースおよびロードボードから離れて延在するリムを有する、交換可能なインタフェース膜と、インタフェース膜にほぼ平行でかつ隣接して配設された交換可能な接点膜とを備え、インタフェース膜はロードボードと接点膜との間にあり、接点膜は、インタフェース膜の方を向く複数の接続パッドを含み、インタフェース膜上の各ビアは、接点膜上の少なくとも1つの接続パッドに対応し、接点膜は、インタフェース膜から離れた方を向く複数の接点パッドを含み、複数の接点パッドの各接点パッドは、複数の接続パッドの少なくとも1つの接続パッドに永久的に電気的に接続され、インタフェース膜上の各ビアは、接点膜上の少なくとも1つの接点パッドに対応する。特定のビアに対応する各接点パッドは、特定のビアに対応する被試験デバイス上の端子を機械的かつ電気的に受取るように構成される。被試験デバイスが試験フィクスチャに取付けられると、インタフェース膜がロードボードに接触し、接点膜がインタフェース膜に接触し、被試験デバイス上の複数の端子が、ロードボード上の複数の接続パッドに1対1対応で電気的に接続される。
さらなる実施形態は、被試験デバイスとロードボードとの間に複数の一時的な機械的かつ電気的接続部を形成する試験フィクスチャであり、試験フィクスチャは、ロードボードに機械的かつ電気的に接触する膜と、膜内に配設される複数のビアであって、複数のビアの各ビアは、被試験デバイス上の端子およびロードボード上の接点パッドに関連付けられ、複数のビアの各ビアは、端子と接点パッドとの間に電流を導電させる導電性壁を有する
、複数のビアと、1対1対応で、複数のビア内に配設される複数のスプリングであって、複数のスプリングの各スプリングは、被試験デバイスが試験フィクスチャに係合すると、端子に機械的抵抗力を提供する、複数のスプリングとを備える。
、複数のビアと、1対1対応で、複数のビア内に配設される複数のスプリングであって、複数のスプリングの各スプリングは、被試験デバイスが試験フィクスチャに係合すると、端子に機械的抵抗力を提供する、複数のスプリングとを備える。
なおさらなる実施形態は、被試験デバイスとロードボードとの間に複数の一時的な機械的かつ電気的接続部を形成する試験フィクスチャであり、試験フィクスチャは、ロードボードに機械的かつ電気的に接触する膜と、膜内に配設される複数のビアであって、複数のビアの各ビアは、被試験デバイス上の端子およびロードボード上の接点パッドに関連付けられる、複数のビアと、1対1対応で、複数のビア内に配設される複数のスプリングであって、複数のスプリングの各スプリングは、被試験デバイスが試験フィクスチャに係合すると、端子に機械的抵抗力を提供する、複数のスプリングと、一対の開放端チューブとを備え、1つのチューブの開放端は、他のチューブの開放端に嵌合し、チューブは、互いに関して縦方向に摺動可能であり、チューブは、スプリング部材を囲み収容する。
なおさらなる実施形態は、被試験デバイスとロードボードとの間に複数の一時的な機械的かつ電気的接続部を形成する試験フィクスチャであり、試験フィクスチャは、ロードボードに機械的かつ電気的に接触する膜と、膜内に配設される複数のビアであって、複数のビアの各ビアは、被試験デバイス上の端子およびロードボード上の接点パッドに関連付けられる、複数のビアと、1対1対応で、複数のビア内に配設される複数のスプリングであって、複数のスプリングの各スプリングは、被試験デバイスが試験フィクスチャに係合すると、端子に機械的抵抗力を提供する、複数のスプリングと、端子と接点パッドとの間に電流を導電させる導電性リボンとを備え、リボンは、スプリングに織り込まれる少なくとも1つのストランドを含み、スプリングの第1の縦方向端を、第1の縦方向端に対向する第2の縦方向端に電気的に接続する。
マイクロ回路端子との一時的な電気的接触を行うための試験接点部材は、絶縁接点膜から突出する少なくとも一つの弾性指部を片持ち梁として有する。指部は、その接点側にマイクロ回路端子と接触させるための導電性接点パッドを有する。
試験接点部材は好適には複数の指部を有し、前記指部は好ましくはパイ状の構成を有する。このような構成では、各指部は膜内の二つの放射状に配置したスロットによって少なくとも部分的に規制され、前記膜は試験接点部材を構成する複数の指部の他の全ての指部から各指部を分離する。
複数の試験接点部材は、所定のパターンに配置した試験接点部材を有する試験接点部材アレイを構成できる。複数の接続ビアは、実質的に所定のパターンの試験接点部材内に配置し、前記接続ビアの各々は試験接点部材の一つと位置合わせする。インタフェース膜は好適には複数の接続ビアを所定のパターンに支持する。寿命を長くするために、多数のビアがデバイスのコンタクト領域から離れるようにパイピースに埋め込まれてもよい。指部
を分離するスラットが、I型梁を形成するためにメッキ加工されることによって、指部を変形から守り、寿命を長くさせることができる。
を分離するスラットが、I型梁を形成するためにメッキ加工されることによって、指部を変形から守り、寿命を長くさせることができる。
接続ビアは開放端を備えたカップ状を有することができ、カップ状ビアの開放端は位置合わせした試験接点部材に接触させる。試験装置にDUTを着脱する際に生じる破片は試験接点部材を介して落下し、カップ状ビアがその破片を取り囲む。
接点およびインタフェース膜は、ロードボードを含む試験レセプタクルの一部として用いることができる。ロードボードは、実質的に所定のパターンの試験接点部材内に複数の接続パッドを有する。ロードボードはインタフェース膜を支持し、ロードボード上の接続パッドは実質的に各々接続ビアの一つと位置合わせし、それと電気的に接触させる。
本発明のデバイスは保持特性を備えた非常に薄い導電板を用い、前記導電板は非常に薄い非導電性絶縁体に接着させる。素子の金属部は、接触I/Oとロードボードの間に複数の接触点または経路を提供する。これは、メッキしたビアホールハウジングまたはメッキしたスルーホールビアを介して行われるか、可能であればスプリングと組み合わせて面を隆起させることができ、前記面は第二面、つまり素子のI/Oと接触させる第一面を有する。
このデバイスはロードボードと素子I/Oを物理的に密着配置し、電気的性能を向上させる。さらに、このデバイスは適合性を提供し、手動および自動試験装置の両方での使用を可能にさせる。
この発明の構造は、回路基板と接触する端部ではなく、ボール端子の側で試験中にワイピング機能を提供し、同時に非常に良好な電気的接触を提供する。ワイピング機能は通常、端子20上に存在する酸化物層を貫通する。各試験接点は接点面の中央に穴を有し、端子20の端部は試験中に跡を残さない。副産物として、デバイスを膜上の接点パッドに自己整合させることができる。これは特に、より厚い酸化物層を形成する傾向があるリードなしの端子に有用である。試験接点部材とロードボードを接続するビアはスプリングを備えるように修正でき、同一平面上の端子を備えていないマイクロ回路パッケージを許容し、Z軸適合性を提供する。
このデバイスは微細ピッチを備えた端子20に対応し、ダイまたはウェハと相互接続するために容易に用いることができる。この概念は、1.27mmから最小0.5mmまでのピッチを備えた端子で成功している。非導電性材料はその設計の導電性部分を所定の位置に保持し、上記の代替形態のいずれかの上にパッケージ、ダイ、およびウェハI/Oを位置合わせする。
図3は、図1,2に示した種類のBGA型マイクロ回路10を有するDUT用の試験レセプタクル30の一般的な構成を示している。ロードボード47は開口部、すなわちアパーチャ33を備えたアライメント板45を支持し、レセプタクル30内のマイクロ回路10のXおよびY(座標指示器参照)配置を正確に画成する。マイクロ回路10が配向に特徴を有するフィーチャを備える場合、アパーチャ33内に対応するフィーチャを収めることが一般的に行われる。
ロードボード47は、S&P導体を介してケーブル42に接続した接続パッドをその表面上に保持する。ケーブル42は、マイクロ回路10の電気的試験を行う電子回路に接続する。ケーブル42は、試験電子回路がレセプタクル30と一体化されている場合は非常に短いか、またはさらにレセプタクル30に内蔵してもよく、試験電子回路が別個のシャーシ上にある場合はより長くてもよい。
複数の別個の試験接点部材を有する試験接点アレイ40は、マイクロ回路10の表面14上に保持したBGA端子20を正確に反映させる。マイクロ回路10をアパーチャ33内に挿入すると、端子20は試験接点アレイ40に対して正確に位置合わせされる。レセプタクル30は、この発明を具現化した試験接点アレイ40に適合するように設計する。
試験接点アレイ40は、接点膜またはシート50上に保持する。膜50はまず、各表面上に導電性の銅層を備えたカプトン(Kapton)(デュポン社(DuPont Corp.)の登録商標)等の絶縁プラスチックコア層61(図6参照)を有する。カプトン層および銅層は各々、厚さ0.001インチ程度であってもよい。アレイ40内の個々の試験接点は好ましくは、既知のフォトリソグラフィックおよびレーザ加工プロセスを用いて膜50上またはその内部に形成する。
膜50は、アライメント板45とロードボード47の間の領域に配置した穴または端部パターン等の位置合わせ(アライメント)フィーチャを有し、アライメント板47上の対応する突出形状と膜50の正確な位置合わせを実現する。試験接点40は全て、膜50の位置合わせ形状と正確に位置合わせする。この方法では、アレイ40の試験接点はアパーチャ33と正確に位置合わせして配置される。
図4の断面図は端部に膜50を備えた試験レセプタクル30の一般的な構成を示し、その断面はアレイ40の試験接点のいくつかを横切っている。個々の部材は図4ではやや間隙を介して配置され、構造をより理解できるようにしている。使用するために構成したとき、膜50の上面はアライメント板45の下面に接触し、レセプタクル30の全ての部材は小ネジまたは他の留め具によって共にしっかりと保持する。
膜50の下面は、所定の設計のインタフェース膜80と機械的に接触させる。膜80は、導体ビアのアレイ90を有する。アレイ90内の各ビアの端部は膜80の二つの面をやや超えて延び、試験接点40を正確に位置合わせする。ここでの用語「ビア」は、膜80を完全に貫通して延び、膜80の各側に露出した導電性支柱またはポストを示すために用いられているが、この実施例では、用語「パッド」の方がおそらく「支柱」より実際の形状をより描写している。アレイ90を有するビアおよび膜80の他の形状は、既知のフォトリソグラフィックプロセスによって従来どおりに形成される。
ビアアレイ90を有するビアは、二つの主な目的を備えている。まず、アレイ90のビアは、アレイ40の試験接点を操作するための機械的支持とクリアランス空間を提供する。さらに、アレイ90のビアは、アレイ40内の個々の試験接点をロードボード47上の接続パッド91〜93(図6,7)に電気的に接続する。
アレイ40内の試験接点部材の構造は、図5〜7に示されている。図5の上の突出部は、アレイ40の一部を構成する三つの個々の試験接点部材56〜58を示している。試験接点56〜58は、アレイ40内の個々の試験接点部材全ての詳細構造を示している。
一実施例では、アレイ40内の試験接点56〜58は各々、一般的にパイ状に構成した八つの傾斜した指部56a、56b、57a、57b等を有する。指部56a等の各々の外端は層61と一体的であり、一般に同じ円の円弧を形成する。指部56a等は、放射状に配置したスロット62および未指定の他のスロットによって互いに機械的におよび電気的に絶縁する。レーザ機械加工は、スロット62を形成する便利な方法である。層61上の銅の最初の層の部分は除去して、少なくとも各試験接点40を互いに電気的に絶縁する。ケルビン試験用の場合、単一の試験接点56のいくつかの指部56a等は、他の指部56b等と同様に電気的に絶縁できる。
個々の指部56a等は、八つの指部の実施例の場合は各々45°の円弧の範囲を定める。他の数、例えば2つ、3つ、4つ、5つ、6つ等の指部56a等が使用されてもよい。実際、パイ状の指部ではなく長方形のものも、BGA構成を備えていないDUTに適している。隣接する試験接点56等の間の薄すぎる膜領域のブリッジを避けるために、個々の試験接点56等は隣接する互いに対して22.5°回転させる。この配置は、スロット62から隣接する試験接点56等内に可能な限り、試験接点56等の各々内のスロット62の端部に間隔を提供する。
図6,7はスロット62等を介した側断面図であり、スロット62等は試験接点56と58の指部56a、56b、58a、および58bの下端を規制している。なお、寸法間の割合は原寸と比例関係にはない。これは、発明をより理解しやすくしている。図6,7の断面は、基本的に指部57aと57bを二等分している。一組の指部56a等は、一つの試験接点56等を有する。指部56a等は各々、試験接点40の他の指部の全てから間隔を有する。
指部56a等は各々、正のZ方向を向いた接点パッド63a、63b等を有する。パッド63a、63b等は試験接点56用に、端子20に接触する面を形成する。各指部56a等はさらに、負のZ方向に下向きの接続パッド75a、75b等を有する。接点パッド63a、63b等は、接続パッド75a、75b等に各々電気的に接触させる。この電気的接続は、図の指部56a等のメッキした端部69a、69b、70a、70b、71a、71bを有するか、または都合のよい箇所で、内層61を介してパッド63a等をパッド75a等に接続するビア(図示せず)を有することができる。
指部56a等は各々片持ち梁を構成し、柔軟層61によって膜50の面から弾性的に湾曲させることができ、特定の構成に応じて、パッド63a等および75a等の一方または両方は各指部56a等を有する。指部56a等のベース部における応力集中を避けるために、スロット62のベース部はスロット62に沿った他の点より広くてもよい。より幅広のスロット62のベース部は、小さな円形の開口部または拡張部66の形状を有することができる。
使用中、指部56a等は、下向き、つまり負のZ方向にやや湾曲する。湾曲を繰り返すと、高い応力集中によって、指部56a等に永久歪みが生じることがあり、拡張部66が少なくとも部分的にそれを緩和する。拡張部66は、スロット62を形成するレーザ加工プロセスの一部として形成できる。
インタフェース膜80は、ロードボード47と接点膜50の間に挿入する。膜80は非常にわずかな柔軟性しか必要とされないので、膜80は膜50よりやや厚くてもよい。膜80内のビアアレイ90は、円筒形状を備えた個々のビア83〜85を有する。膜80は、ビア83〜85によって表されているように、ビアアレイ90を支持および位置決めし、各々試験接点56〜58と位置合わせして配置する。
ロードボード47は接続パッド91〜93を有し、既存の技術を用いてケーブル42に接続する。パッド91〜93は対応するビア83〜85と正確に位置合わせし、ビア83〜85との確実な電気的および機械的接触を行う。この構成は、DUT10のBGA接点20とロードボード47の接続パッド91〜93の間に、極めて短い導電長を提供する。
ビア83〜85は、一実施例では固体の円筒を有することができる。しかし、それらのおそらくよりよい構成は、図6,7に示したように、上に開放端を備えたカップ形状である。各ビア83〜85の端部は、指部69a等上の隣接する接続パッド75a等、および
試験接点57、58等の指部上の同様の接続パッドに接触する。
試験接点57、58等の指部上の同様の接続パッドに接触する。
ビア83〜85のこの構成には複数の理由が存在する。まず最初に、この構造によって各指部56a等は下向きに自由に湾曲できる。第二に、ビア83〜85のカップ状構造は、試験プロセスで生成される避けられない破片の大部分を集めるのに適している。指部56a等は個々のボール20に接触するので、生成された破片は指部を介して落下してビア83〜85内に保持される。この破片からロードボード47を保護することで、電気的性能の劣化、およびロードボード47の機械的損傷を防ぐ。
図7は、組み立て時のウェル30の一部を示している。接続パッド75a、75b等は、ビア83にしっかり電気的および機械的に接続する。なお、アライメント板45は、個々の指部56a等の湾曲を制限しない。接続パッド75a等とビア83の間のしっかりとした機械的接続は、接続パッド75a等とビア83の間の接触領域を貫通する破片の量を最小にする。
図8は、接点20が実際に試験手順中であるときの、試験接点56〜58に機械的および電気的に接触させたDUT10のBGA端子20を示している。指部56a等は、試験装置のDUT搭載部材によって加えられた力の下で、ビア83〜85の内部空間に弾性的に別個に変形する。個々のBGA端子20がその試験接点56〜58に完全には位置合わせされていない場合、個々の指部56a等の別個の適合性によって、試験手順全体で関連の試験接点56等と対応するBGA端子20の間で良好な電気的接触が生じることを確実にする。
スペーサ100は、搭載中にZ軸位置内にDUT10を適切に配置し、DUT10が試験接点65等を余分に加圧しないようにする。
各BGA端子20の中央領域は、指部56a等のいずれにも接触しない。従って、これらの中央領域は試験手順中に跡を残さない。
各BGA端子20の中央領域は、指部56a等のいずれにも接触しない。従って、これらの中央領域は試験手順中に跡を残さない。
スロット62によって形成される空間と指部56a等の自由端の間の間隙によって、破片はビア83〜85の内部に落下できる。各ビア83〜85のカップ構成は破片を捕捉し、破片がロードボード47に到達し、試験装置の高価な部品であるロードボード47を機械的に損傷しないようにする。
図9は試験接点56をさらに拡大した平面図であり、その形状をさらに示している。特に、個々の指部56a等の表面63a等の鋸歯、または歯88は、試験中、BGA端子20と接触する。歯88は、端子20が試験接点56等に押し付けられている間、BGA端子20上の酸化物層に切り込み、引っ掻く。歯88は、接点パッド63a等上の都合のよい場所に配置することもできる。理想的には、歯88は、試験接点56等の各々を画成する円に対してほぼ放射状に配置する。これによって、マイクロ回路10をレセプタクル30内に搭載し、BGA端子20が指部56等を変形させる間にBGA端子20の表面上を歯88で切り込むことができる。
歯88は、様々な技術によって形成できる。好ましい技術は、スロット62を形成するための好ましいレーザ加工プロセスの予期せぬ副産物として、指部56aの端部に沿って歯88を形成することである。スロット形成プロセス中に比較的高いレーザビーム強度を使用すると、膜50が保持する銅シートにスプラッシュや皺が生じる。理想的には、レーザ加工ビームは膜50の上面に導かれる。指部56a等の露出した銅面には、ニッケルと金の薄い層がメッキされることが多い。このメッキプロセスは、BGA端子20の表面に適切に切り込む歯88の機能に影響を与えないと思われる。
次の値は、中心部が8mmのBGA端子20用に設計したレセプタクル30の部品の様々な寸法に適している。具体的に定められていない寸法のおおよその値は、それらの所定のものから推測できる。試験接点56の直径は0.5mmである。スロット62の幅は0.03mmである。層61の厚さは0.025mmである。パッド63aと75aの厚さは0.018mmである。
指部56a等のZ軸適合性は、指部56a等の長さと厚さ、および複数の領域の接触使用を可能にするためのI/O露出部の関数である。
図10は接点膜50の一部の斜視図である。個々の接点パッド63a等が、膜50の周囲の面上にやや突出していることがわかる。
図10は接点膜50の一部の斜視図である。個々の接点パッド63a等が、膜50の周囲の面上にやや突出していることがわかる。
図11はインタフェース膜80の拡張部なしの平面図であり、完全なビアアレイ90と位置合わせ形状92を備え、アライメント板45に対して膜80を正確に配置する。
図12は接点膜50の拡張部なしの平面図であり、完全な試験接点アレイ40と位置合わせ形状95を備え、アライメント板45に対して膜50を正確に配置する。上部の接点板の四隅にそれぞれ設けられている穴の組に注目されたい。それぞれの組において、大きな円形状の穴があり、これはマウンティングホールである。この膜はこれらの穴を用いてロードボードに載置される。2つの隅には小さな円形状の穴があり、他の2つの隅には、小さい、円を伸ばした形状の穴がある。これらはアライメントホールであり、アライメント板からのアライメントピンを通し、この幕と接続アセンブリの残りの部品を通して貫通させる。アライメントピンは全てを正確に配置及び固定する。
図12は接点膜50の拡張部なしの平面図であり、完全な試験接点アレイ40と位置合わせ形状95を備え、アライメント板45に対して膜50を正確に配置する。上部の接点板の四隅にそれぞれ設けられている穴の組に注目されたい。それぞれの組において、大きな円形状の穴があり、これはマウンティングホールである。この膜はこれらの穴を用いてロードボードに載置される。2つの隅には小さな円形状の穴があり、他の2つの隅には、小さい、円を伸ばした形状の穴がある。これらはアライメントホールであり、アライメント板からのアライメントピンを通し、この幕と接続アセンブリの残りの部品を通して貫通させる。アライメントピンは全てを正確に配置及び固定する。
ビア83〜85はロードボード47と堅固に接触させ、他の試験接点設計で問題となるロードボード47の摩耗を低減する。この設計は比較的短い信号路を備え、剛性部品は一つか二つしかないので、経路内により多くの部品を備えた設計の場合より接触抵抗は低く均一になる。さらに、この形状は、試験手順中の電気的性能を改善する。ビア用の中空の導体が存在するので、電界が閉じ込められる。この設計は直角の接続数を低減し、電気的性能および信号忠実度を改善する。
図13は、破片を細くし、及び上部接点板からの指部をビアホール内へと折り曲げるための導電カップを備えたインタフェース膜の板の形状を示している。
図14はデバイスが接続器に挿入される深さを制御するためのスペーサを示す。制御によって、膜の指部の撓曲を制御する。位置合わせフィーチャ105は、試験接点アレイ40に対してスペーサ100をZ方向に適切に配置する。
図14はデバイスが接続器に挿入される深さを制御するためのスペーサを示す。制御によって、膜の指部の撓曲を制御する。位置合わせフィーチャ105は、試験接点アレイ40に対してスペーサ100をZ方向に適切に配置する。
図15は内部スプリング110を備えるように構成したビア83〜85を示しており、内部スプリング110は指部56等の上の中間点に力を加える。図14は、ビア83〜85の内側の底部と個々の指部56〜58の間に挿入したスプリング110を示している。この実施例は、インタフェース膜80に加えて第二のインタフェース膜80'を必要とす
ることもできる。スプリング110の使用は、Z軸適合性の改善、指部56〜58とビア83〜85の間の別の導電経路、および全体の電気的性能の改善という利点を有する。
ることもできる。スプリング110の使用は、Z軸適合性の改善、指部56〜58とビア83〜85の間の別の導電経路、および全体の電気的性能の改善という利点を有する。
その構造は、BGAまたはランドデバイスパッケージ上でのケルビン試験を可能にするように修正できる。ケルビン配線は、回路上に配置した場合、ケルビン測定システムに結合させるインタフェースに経路を導くことができ、ケルビン試験システムに適応したコネクタを用いて、基板を修正する必要はない。試験接点56の構造を修正し、残りの指部56a等から指部56a等の半分を電気的に絶縁できる。個々のビア83〜85は分割し、各試験接点56等を有する二組の指部56a等に別個の接続を提供できる。
やや修正したパッド形式を光学的処理部の基準として使用し、試験コンタクタの部品を
非常に正確に配置できる。正確な切り込みパターンを備えた余分な基準パッド上の公差は、コンタクタの素子の最適な中心出しを可能にする。パッドは素子からある距離離すことができ、光学系をパッド上に位置合わせできるようにハウジングは小さな穴を必要とする。このような修正は、アライメント板45を不要にする可能性がある。
非常に正確に配置できる。正確な切り込みパターンを備えた余分な基準パッド上の公差は、コンタクタの素子の最適な中心出しを可能にする。パッドは素子からある距離離すことができ、光学系をパッド上に位置合わせできるようにハウジングは小さな穴を必要とする。このような修正は、アライメント板45を不要にする可能性がある。
また、この設計は各指部56等の間に電気的絶縁を有することができ、上側からロードボード側への経路数を倍にすることによって熱的性能をより高くし、経路のインダクタンスを低減できる。試験接点56の他の指部から個々の指部56a等を電気的に絶縁すると、電気的性能を改善できる。
パッド63a等は多くの異なるサイズおよび形状を有し、素子および/または素子パッケージI/Oのサイズ、形状およびピッチに適合させることができる。層61、パッド63a等、および75a等の異なる厚さと強度は、素子I/Oに異なる接点力を提供する。この特徴は、広範囲に広がる異なる種類および厚さの酸化物を最も貫通する接点力制御を可能にする。搭載側は、それらが提供可能な力に限定される。接点力を調整する能力によって、接点力を搭載側の力に適合させることができる。
素子の設置点を調整し、挿入力を最適化するために柔軟な絶縁材料が用いられる。スペーサ100の厚さは、素子または素子パッケージ上のボール延長部の関数にすぎない。接点板と同じ材料からスペーサを形成することによって、実時間の圧縮調整を行い、高い挿入レベルで動作中に接点ピンの応力を開放できる。
この設計は二つの部品だけを用いて、非破壊素子試験中、素子および/または素子パッケージI/Oとロードボードの間を機械的および電気的にインタフェースさせる。特定の接点膜50は所定の試験用途に潜在的に使用できるか、または同じピッチを備えた同種の素子の標準的フットプリントとなることができる。インタフェース膜80は、DUT I/Oがロードボード47と破壊的接触を起こさないことを確実にするような十分に厚く堅固な剛性回路であってもよい。この実施例では、アライメント板は上部に適合させ、DUTを試験接点アレイ40に位置合わせする。従って、最小のロードボード空間を用いて、複数の素子を同時に試験できる。剛性インタフェース膜80は、ロードボード上の所定の試験点に信号を直接導く導体経路を有する。その結果、試験接点アレイ40を標準化しながら、インタフェース膜80はDUT固有のものとなる。
試験フィクスチャは、被試験デバイス(DUT)10とロードボード47との間に2つの交換可能な膜を含む。これらの膜はそれぞれ、新しいロードボード47と比較して、比較的安価でかつ交換が容易であるため、これらの膜は、ロードボード47が損傷を受けないままであるように、損傷および破片を受容するように設計される。被試験デバイスを載置し支持する多数の機械的部材が同様に存在する可能性があることが留意されるべきである。これらは、本明細書では説明されない。
膜は、接点膜50と呼ばれてもよく、被試験デバイス10、および、接点膜50とロードボード47との間にあるインタフェース膜80の方を向く。試験手順中、被試験デバイス10は接点膜50に接触し、接点膜50は、次にインタフェース膜80に接触し、インタフェース膜80は、次にロードボード47に接触する。これらの膜50、80は、以下で詳述される特定の構造を含む。
接点膜50は、一連の対形成された電気パッドを含み、各対は、接点膜50の対向する側にあり、各対は、被試験デバイス10上の特定のピンまたは端子20に対応し、各対内の2つのパッドは、接点膜50を貫通して互いに永久的に電気的に接続される。
被試験デバイス10の方を向くパッドは、接点パッド56〜58と呼ばれ、被試験デバイスから離れた方を向くパッドは、接続パッド75と呼ばれる。使用中、被試験デバイス10上の各端子20は、対応する接点パッド56〜58に接触し、端子20と接点パッド56〜58との間の機械的かつ電気的接続を行う。接点パッド56〜58および接続パッド75が、対で永久的に電気的に接続され、したがって、各端子20とその対応する接続パッド75との間に電気接続部が存在する。
インタフェース膜80は、一連のビア83〜85を含み、ビアは、導電性材料から作られた本質的にカップ状穴である。各カップのベースは、底部接点膜に接触し、底部接点膜は、次にロードボード47上の対応する接続パッド91〜93に接触する。各カップのリムは、被試験デバイス10が取外されると、接点膜50から離間し、被試験デバイス10が取付けられると、接点膜50上の対応する接続パッド75に接触する。
インタフェース膜80上の各ビア83〜85は、一般に、被試験デバイス10上の端子と1対1対応を、ロードボード47上の接続パッド91〜93と1対1対応を有する。接点膜50上で、被試験デバイス10上の各端子20について単一のパッド対が存在してもよく、または、各端子20について複数のパッド対が存在してもよいことに留意された。さらに、接点パッド56〜58および接続パッド75が、1対1対応を有してもよく、各接続パッド75についていくつかの接点パッド56〜58が存在してもよく、各接点パッド56〜58についていくつかの接続パッド75が存在してもよく、または、これらの全てについての組合せが存在してもよい。以下で使用される言語はほとんど、これらのパッド間の1対1対応を仮定するが、接点膜50の対向する側の各パッドに対応する接点膜50の一方の側のいくつかのパッド、および/または、被試験デバイス10上の各端子20に対応する接点膜50上のいくつかのパッドが存在してもよいことが理解されるであろう。一部の用途では、異なる監視タスクを実施してもよい分割されたパッドを接点膜上に有することが望ましい場合があることに留意されたい。これらの分割されたパッドはそれぞれ、1つの端子からロードボード上の種々の接点のうちの1つの接点への独立した電気経路を有してもよい。
本発明者等が、試験中の電気経路を要約すると、被試験デバイス10が試験フィクスチャに取付けられると、被試験デバイス10上の各端子20が接点膜50上の接点パッド56〜58に接触する。各接点パッド56〜58は、接点膜50の対向する側の接続パッド75に永久的に電気的に接続される。接点膜上の各接続パッド75は、被試験デバイス10が試験フィクスチャに取付けられると、インタフェース膜80上のビア83〜85のリムに接触する。インタフェース膜80上の各ビア83〜85は、ロードボード47上の接続パッド91〜93に接触する。こうして、被試験デバイス10上の端子20とロードボード47の接続パッド91〜93との間に回路が完成する。おそらく、この回路に沿う接触抵抗は、試験周波数の範囲内で十分に低いか、または、少なくとも処理し易く、システムの特性インピーダンスは、被試験デバイスおよび被試験デバイス上の信号を測定するために使用される試験装置の特性インピーダンスに整合する。ほとんどのシステムは、50オームの特性インピーダンスを使用する。
以前の節で述べたスキームに対する考えられる変形が存在する。特に、被試験デバイス10上の端子20に抵抗力を提供するために使用される機構に対する変形が存在する。この抵抗力は、被試験デバイス10が試験フィクスチャに接触すると、各端子20が、被試験デバイス10の平面にほぼ垂直な、接点パッド56〜58から損傷を与えない小さな抵抗を受けるように、試験フィクスチャに対する一般的なコンプライアンスを提供する。この抵抗力は、端子20と接点パッド56〜58との間の良好な電気接触を保証する。
一般に、試験フィクスチャは、端子20が最初に接点パッド56〜58に接触するとき
と、端子が最後に静止するとき(すなわち、被試験デバイス10が試験フィクスチャに完全に係合するとき)との間で比較的大きなZ変位を有することが望ましい。この大きなZ変位は、比較的ゆるい端子公差を有する部品を試験フィクスチャが収容するのに役立つ可能性がある。特定の部品上の一部の端子が、他の端子より長いかまたは短い場合、比較的大きなZ変位は、端子または試験フィクスチャに対して著しい損傷がない状態で、各端子との良好な電気接触が行われることを保証するのに役立つ可能性がある。
と、端子が最後に静止するとき(すなわち、被試験デバイス10が試験フィクスチャに完全に係合するとき)との間で比較的大きなZ変位を有することが望ましい。この大きなZ変位は、比較的ゆるい端子公差を有する部品を試験フィクスチャが収容するのに役立つ可能性がある。特定の部品上の一部の端子が、他の端子より長いかまたは短い場合、比較的大きなZ変位は、端子または試験フィクスチャに対して著しい損傷がない状態で、各端子との良好な電気接触が行われることを保証するのに役立つ可能性がある。
以下の節では、本発明者等は、本文書においてより詳細に先に述べられている1つの抵抗力機構を要約する。この要約に続いて、本発明者等は、要約された抵抗力機構に対する種々の代替法を詳細に述べる。
非常に基本的な観点から、被試験デバイス10上の端子20は、接点膜50の一部分に接触する。一端で支持され他端で自由である接点膜50の部分は、片持ち梁に似た方式で偏向する。片持ち梁の固定端の近くで、偏向した接点膜50が、インタフェース膜80上のビア83〜85のリムに接触する。ビア83〜85のベースは、次にロードボード47に接触する。ある用途では、片持ち梁構造によって十分なコンプライアンスが存在するため、ビア83〜85のベースとロードボード47との間のインタフェースは、剛性があるまたは非コンプライアントである。ある用途では、接点膜上の片持ち梁に似た構造は、ウェッジ状であり、パイ形状で配列され、その周辺で支持され、パイの中心で自由である。
被試験デバイス10上の端子20に抵抗力を提供するためのパイ状片持ち梁構造に対する代替物が存在する。考えられるこれらの代替物のうちの4つが、順次以下で詳細に述べられる。他の代替物も可能であることが理解される。
パイ状片持ち梁に対する第1の代替物は、非公式に、「ビア内部の単一コイルスプリング(single coil spring inside the via)」と呼ばれてもよい。
図16および17は、各ビア内部に単一コイルスプリングを有する例示的な試験フィクスチャ120の一部分を示す。図16では、被試験デバイス10は、試験フィクスチャにまだ係合しておらず、接点パッド141にかろうじて接触している。図17では、被試験デバイス10は、試験フィクスチャに完全に係合している。
図16および17は、各ビア内部に単一コイルスプリングを有する例示的な試験フィクスチャ120の一部分を示す。図16では、被試験デバイス10は、試験フィクスチャにまだ係合しておらず、接点パッド141にかろうじて接触している。図17では、被試験デバイス10は、試験フィクスチャに完全に係合している。
被試験デバイス10は、多くの端子131を含み、端子はそれぞれ、試験フィクスチャ120によって独立にかつ同時に試験されてもよい。多くの場合、端子131の形状はほぼ球であってよく、また、端子131はボールと呼ばれてもよい。
各端子131は、接点膜140の上部面上の1つまたは複数の接点パッド141に接触する。接点パッド141は、上述した接点パッド56〜58と構成が同じであってよい。ある場合には、接点パッド141の形状は、対応する端子131の形状に対応するほぼ円であってよい。ある場合には、端子131について1つの接点パッド141だけが存在する。他の場合には、各端子131についていくつかの接点パッド141が存在してもよく、接点パッド141は分割されている。分割は、パイ状またはウェッジ状の、円の、ストライプが直線の、長方形の、不規則な、または任意の他の適した形状であってよい。ある場合には、フィーチャの長さは、試験フィクスチャ120への挿入中に、ボールの移動に平行である。
接点パッド141は、任意選択で、バンプ、エッジ、ヒルなどのような接点膜140の平面から突出する1つまたは複数のフィーチャを含んでもよい。オプションの突出フィーチャは、対応する端子との良好な電気接続を確立するのに役立つ可能性があり、またある場合には、試験フィクスチャが、各端子に関してゆるい公差を有する被試験デバイス10と共に働くことを可能にする可能性がある。ある場合には、オプションの突出フィーチャ
は、接点パッド上の分割エッジに対応するエッジを有する。ある場合には、オプションの突出フィーチャは、半球、部分的な球、バンプ、長方形、市松模様パターン、同心円、ストライプ、または任意の他の適した形状などの形状を有してもよい。
は、接点パッド上の分割エッジに対応するエッジを有する。ある場合には、オプションの突出フィーチャは、半球、部分的な球、バンプ、長方形、市松模様パターン、同心円、ストライプ、または任意の他の適した形状などの形状を有してもよい。
接点膜140の上部表面上の接点パッド141は、接点膜140の底部表面上の1つまたは複数の接続パッド142に永久的に電気的に接続される。こうした永久的な電気接続部143は、接点膜を貫通してもよい。接続パッド142はまた、任意選択で、分割されてもよいが、分割は、接点パッド141の分割と同じであっても、同じでなくてもよい。一般に、各接点パッド141は、特定の端子に関連付けられ、各接続パッド142は、ある端子に関連付けられ、特定の接点パッド141と特定の接続パッド142との間の厳密な関連付けは、パッド141および142と、それぞれの端子との間の関連付けより重要でない。
ある場合には、上部接点板または接点膜140の上部表面および底部表面は、同じ材料から作られ、同じ厚さである。これは、金属接点エリアを中性接点エリア上にまたは中性接点エリアの近くに置いてもよく、それにより、応力が低減され、長い部品寿命がもたらされる。
被試験デバイス10が試験フィクスチャに取付けられると、端子131は、接点膜140上の各接点パッド141に接触し、接点膜140をインタフェース膜150に接触状態にさせる。
接点膜140に隣接しかつ平行に、ビア151を含むインタフェース膜150が存在する。ビア151は、ビア83〜85について上述したようにカップ状であってよく、リムが接点膜140の方を向き、ベースが接点膜140から離れる方を向く。
ある場合には、ビア151のリムは、インタフェース膜150の平面を超えて、接点膜140の方に延在する。他の場合には、ビア151のリムは、インタフェース膜150の上部表面と同一平面上にある。ある用途では、ビア151は、導電性壁を有する。ビア151のリムは、一般に、断面形状が円であるが、任意の適した形状が使用されてもよい。一般に、任意の望ましくないインピーダンスおよび/またはインダクタンス効果を低減するために、試験フィクスチャの任意の電流伝導部分にわたって鋭角を回避することが好ましい。
ビア151のベースは、一般に、断面形状が円であるが、任意の適した形状が使用されてもよい。ベースは、連続であってもよく、または、任意選択で分割されてもよい。上述したパッドの場合と同様に、分割は、任意の適した形状に関して行われてもよく、各セグメントは、最終的に、被試験デバイス130上の特定の端子131に関連付けられる。ある場合には、ビア151のベースは、1つまたは複数の穴を含んでもよい。十分に大きな穴の場合、ビア151は、普通ならビア151の内部に蓄積されてしまう可能性がある破片を排出できる可能性がある。
ビア151自体は、スプリング152を収容し、スプリング152は、ビア151の内部で1つまたは複数のコイルを含む。ある場合には、スプリング152は、ビア151のベースでインタフェース膜150に固定され、その自由端は接点膜140の方を向く。スプリング152は、接点膜140を通して被試験デバイス10上の各端子20に抵抗力を提供する。一般に、各スロット内のスプリング152は、下部接点板またはインタフェース膜150がロードボード160に対して良好な接続を有することを保証するために下方向偏倚を提供する。
スプリング152自体は、弾性変形可能なコイルを有してもよく、弾性変形可能なコイルは、その弛緩した位置では、インタフェース膜150の平面を超えて接点膜140の方に延在する。コイルのベースは、ビア151の壁またはビア151に取付けられてもよい。コイルのベースは、コイル内のループのほとんどのようにわずかに傾斜しているのではなく、ビア151のベースに平行である1つまたは複数のループを含む。ベースにおけるこうした1つまたは複数のコイルは、ビア151に固定されるために、任意選択で、わずかに拡大してもよく、かつ/または、ビア151の壁内に延在してもよい。同様に、コイルの上部はまた、望ましくないトルクを生成することなく隣接部材間の良好な接触を保証するために、接点膜140に平行である1つまたは複数のループを含んでもよい。
スプリング152は、金属から作られてもよく、また、電気を伝導してもよい。結果として、スプリングは、任意選択で、被試験デバイス130の端子131へ、かつ/または、端子131から、ロードボード160の対応する接続パッド161から、かつ/または、接続パッド161へ電流を流してもよい。電流はまた、ビア151壁を通して流されてもよい。一般に、ビア151の壁は、スプリングより多くの電流を伝導できる可能性があるため、スプリングを通して全ての電流を強制的に流すのではなく、スプリングを用いても用いなくても、伝導のためにビア壁を使用することが好ましい。
インタフェース膜150の最も底部の表面は、底部接点板159である。この用途のために、底部接点板159は、インタフェース膜150の一部であると考えられるが、実際には、別個の部材であってよい。ある場合には、底部接点板159は、接点膜140と同様に構成されてもよい。
ロードボード160は、種々の接続パッド161を含み、各接続パッド161は、被試験デバイス130上の端子131に対応する。通常、端子131とロードボード160上の接続パッドとの間に1対1対応が存在するが、他の配置構成が可能である。ロードボード160および接続パッド161の構成は、上述したロードボード47および接続パッド91〜93と同様である。
ある場合には、インタフェース膜150は、ロードボード160の方を向く面上に1つまたは複数の比較的軟質な導電性パッドを含んでもよいため、インタフェース膜150とロードボード160が合わさると、軟質パッドが、わずかに変形し、ロードボード160に対する損傷を防止するのに役立つ可能性がある。こうした軟質導電性パッドは、金から、または、任意の他の比較的軟質な導電性金属から作られてもよい。これらの軟質導電性パッドがない場合、ビア151のベースは、インタフェース膜150の底部表面上のオプションの導電性パッドに接触してもよく、または、ロードボード160上の接続パッド161に直接接触してもよい。
インタフェース膜150の構造に関して、膜容積のほとんどを構成する構造材料153は、インタフェース板トランスレータ(interface plate translator)(IPT)と呼ばれてもよい。IPTの上部部分の曲率半径は、上部接点板を曲げ、応力を逃がすために使用されてもよい。上部接点板は、両面にはんだ薄膜を設けることによってIPTに固着されてもよい。上部接点板をIPTに固着する他の方法は、パイ片間に非導電性エポキシを、または、パイ片パッド上に導電性エポキシを溶接することを含んでもよい。スロットまたはビア内のスプリングは、上部接点板に上方偏倚を提供してもよい。この上方偏倚は、ボールの底部の非接触ゾーン上で摩擦が起こらないようにするように、指部がボールの側部でボールに当たって持上げることを可能にするため、被試験デバイスは、試験後に、確実にはんだ付けされ得る。底部接点板は、経済的理由で上部接点板と同じであり得るか、または、異なり得る。本概念が、劣った性能を有する可能性がある以前の概念のための直接の交換物であることを可能にするために、他のオンセンター技術(on-center technology)
について、底部占有面積は、任意選択で、ロードボード占有面積に適合してもよい。スプリングが、その底部巻回部に関して少し大きな半径を持つように設計される場合、IPTはまた、スプリングを所定場所に保持するために、底部にわずかの斜角面(chamfer)を有
し得る。より大きなコンプライアンスを提供し、ボールの側部に対する摩擦作用を提供するのに役立つ可能性がある上部バンプは、成形バンプを提供するようにセットアップされたワイヤボンダまたは標準的なスタッドバンピング機械を使用して形成されてもよい。フレキシブル接点板の高さを増すために、複数のバンプスタッドが、互いの上部に載置されて、バンプ高さを4ミル以上まで増加させてもよい。スタッドバンプを形成する装置に応じて、バンプは、酸化物の蓄積によってより多くのワイプを必要とするデバイスに対する摩擦作用を改善するために、より大きなZコンプライアンスを付加するように高さを増すために、または、両者の組合せのために形成されてもよい。
について、底部占有面積は、任意選択で、ロードボード占有面積に適合してもよい。スプリングが、その底部巻回部に関して少し大きな半径を持つように設計される場合、IPTはまた、スプリングを所定場所に保持するために、底部にわずかの斜角面(chamfer)を有
し得る。より大きなコンプライアンスを提供し、ボールの側部に対する摩擦作用を提供するのに役立つ可能性がある上部バンプは、成形バンプを提供するようにセットアップされたワイヤボンダまたは標準的なスタッドバンピング機械を使用して形成されてもよい。フレキシブル接点板の高さを増すために、複数のバンプスタッドが、互いの上部に載置されて、バンプ高さを4ミル以上まで増加させてもよい。スタッドバンプを形成する装置に応じて、バンプは、酸化物の蓄積によってより多くのワイプを必要とするデバイスに対する摩擦作用を改善するために、より大きなZコンプライアンスを付加するように高さを増すために、または、両者の組合せのために形成されてもよい。
組立体は、試験されるデバイスと同様なアレイ形態でセットアップされてもよい。アレイは、標準的な量のI/Oを持つように作られてもよく、その後、試験されるデバイスのI/Oロケーションに適合するように、未使用ロケーションが、エッチングされるかまたはドリルオフされてもよい。たとえば、図18は、289位置ベースモジュールから導出される64位置モジュール181の平面図である。図19は、完全な289位置モジュール182の平面図である。
被試験デバイスにインタフェースするモジュールは、比較的小さな物理的パッケージ内にあり、インサートのように働くため、上述した組立体よりわずかに大きいだけであるハウジングを含むいくつかのハウジングに嵌合し得る。デバイスに対する主要なインタフェース機構をインサートにすることによって、モジュールの迅速な交換が可能になる。保守点検を必要とするモジュールは、数分でスイッチアウトされることができ、テスタのダウンタイムの減少をもたらす。上部および底部接点板ならびにIPT内の同様な位置合わせ穴は、同様に交換を簡単にする可能性がある。
パイ状片持ち梁に対する第2の代替物は、非公式に「ビア内部の2つの同心チューブ内部の単一コイルスプリング(single coil spring inside two concentric tubes inside the via)」と呼ばれてもよい。
図20は、被試験デバイスが試験フィクスチャから外れている非圧縮状態の、スプリング機構200Aの破断図である。図21は、被試験デバイスが試験フィクスチャに完全に係合している圧縮状態の、同じスプリング機構200Bの破断図である。
両方の場合、被試験デバイスおよび端子、端子に接触する接点パッド、ならびにロードボードおよびその接続パッドは全て、上述したものと構成および機能が同じである。
図20および21は、2つの同軸チューブ202および203の内部のコイルスプリング201を示す。チューブ202および203は共に開放端であり、一方のチューブの開放端は他方のチューブの開放端に嵌合する。チューブ202および203は、互いに対して、縦方向に摺動することができ、それにより、スプリング機構200A、200Bの端部−端部間距離が変更される。単一のコイルスプリング201を有するスプリング機構が示されるが、2つ以上のコイルスプリングが、チューブ202および203の内部に載置されてもよい。
図20および21は、2つの同軸チューブ202および203の内部のコイルスプリング201を示す。チューブ202および203は共に開放端であり、一方のチューブの開放端は他方のチューブの開放端に嵌合する。チューブ202および203は、互いに対して、縦方向に摺動することができ、それにより、スプリング機構200A、200Bの端部−端部間距離が変更される。単一のコイルスプリング201を有するスプリング機構が示されるが、2つ以上のコイルスプリングが、チューブ202および203の内部に載置されてもよい。
チューブ202および203の内部にスプリング201を載置することについての考えられる利点は、スプリングの圧縮および拡張の繰返しによって生じる磨滅が、チューブ202および203のオーバラップ部分に制限される可能性があることである。こうしたスキームは、磨滅、または、スプリングとビアの内壁との偶然の接触を低減する可能性がある。考えられる第2の利点は、スプリングの両端で形成される場合がある、パッドにかか
るトルクを、チューブが低減するかまたはなくす可能性があることである。考えられる第3の利点は、チューブが導電性金属から作られ、端子へ/から、ロードボードから/へ、ビア壁が電流を流すのを補助する可能性がある。
るトルクを、チューブが低減するかまたはなくす可能性があることである。考えられる第3の利点は、チューブが導電性金属から作られ、端子へ/から、ロードボードから/へ、ビア壁が電流を流すのを補助する可能性がある。
考えられる欠点は、チューブが導電性である場合、スプリングがどれだけ圧縮されるかに応じて、チューブの抵抗および/またはインダクタンスが変化する可能性があることである。被試験デバイス上の特に長い端子の場合、被試験デバイスが試験フィクスチャに完全に係合するときに、スプリング圧縮が大きい可能性がある。特に短い端子の場合、スプリング圧縮が小さい可能性がある。これは、端子の長さおよび被試験デバイスの他の公差と共に変動する試験結果をもたらすことになり、同様に望ましくない。これらの場合、電流は、依然としてビア壁によって適切に流される可能性があり、公差に依存する結果をもたらさない。ある場合には、チューブの対は電気絶縁体であってよい。
図20および21では、被試験デバイスの方を向くチューブ202は、ロードボードの方を向くチューブ203の径より大きな径を有する。あるいは、被試験デバイスの方を向くチューブ202は、ロードボードの方を向くチューブ203の径より小さな径を有してもよい。
ある用途では、スプリング機構200A、200Bは、トイレットペーパホルダまたはペーパタオルホルダと設計および機能が同じであってよく、コイルスプリングを特定の縦方向軸に制限し、その軸に沿ってスプリングが圧縮される、かつ/または、拡張されることを可能にする。試験フィクスチャでは、チューブの対が、必ずしも、ペーパタオルのロールなどの任意の他の部材を所定場所に保持しないことが理解されるであろう。代わりに、チューブの対は、コイルスプリング用のハウジングを提供し、ハウジングは、スプリングの縦方向端部におけるインタフェースの機械的要件を簡単にする可能性があり、また、望ましくは、磨滅を、ビアの内部ではなく、オーバラップするチューブ間のインタフェースに制限する可能性がある。
パイ状片持ち梁に対する第3の代替物は、非公式に「ビア内部の導電性リボンを有する単一コイルスプリング(single coil spring with a conducting ribbon inside the via)」と呼ばれてもよい。
図22は、非圧縮状態のスプリング機構220Aの側面図である。図23は、圧縮状態の、図22のスプリング機構220Bの側面図である。図24は、圧縮状態かまたは非圧縮状態の、図22および23のスプリング機構220の平面図である。スプリング機構220は、スプリング機構の機械的特性を提供するコイルスプリング221、ならびに、スプリング機構220の上部から底部へ導電性経路を提供するリボン導体222を含む。フレキシブルリボンは、デバイス端子とロードボードパッドとの間で同じ電気経路を維持しながら、スプリングの内部で曲がることを許容される。
リボン導体222は、コイルスプリングの上部および底部においてコイルスプリング221の外側にあり、上部端および底部端の近くのコイルスプリング221の空間を通して蛇行し、コイルスプリング221の残りの長さの間、コイルスプリング221の内部に留まる。
コイルスプリング221が撓み、長さを変えるため、リボン導体222は、コイルスプリング221の中心の近くで内側に曲がる。リボン導体222は、スプリング圧縮量によらず、同じ長さのままであることに留意されたい。次に、リボン導体222を通る電気経路長に依存する、抵抗およびインダクタンスなどのリボン導体222の電気特性は、スプリング圧縮量と無関係である。これは、スプリング機構220内でリボン導体222を使
用することについての考えられる利点である。
用することについての考えられる利点である。
図22および23は、スプリング機構220Aおよび22OBの1つの断面図だけを示すことに留意されたい。実際には、スプリング機構は3次元である。結果として、リボン導体222は、単一ストリップでなくてもよいが、スプリングに沿って上部から底部へ延びる多くのストライプを有し、ストライプが、スプリングの上部および/または底部で結合する、ワッフルボールの全てまたは一部分に似た形状であってよい。ストライプは、その長さに沿って幅が変わってもよく、または、その長さに沿って連続した幅を有してもよい。
リボン導体222は、その外側面225に導電性表面を、その内側面226に絶縁性表面を持つように形成されてもよく、それにより、スプリング221が圧縮されるときの、短絡を減少させるかまたはなくすのに役立つ可能性がある。あるいは、導電性表面および絶縁性表面のロケーションは、導電性表面が外を向く表面上に現れ、導電性表面が内を向く表面上に現れるように切換ってもよい。この切換え式配向の場合、通常、リボンの内部表面が、スプリングが圧縮されて互いに接触する場合になくならないように、同様に内を向くさらなる絶縁性表面が、導電性表面にわたって載置される。これは、一対の絶縁性表面が導電性表面を囲む、リボン用のサンドイッチに似た構造を形成する。
リボン導体222は、その上部表面上で接点パッド223に電気的に接続し、接点パッド223は、使用中に、被試験デバイスの端子に接触する。接点パッド223は、任意選択で、1つまたは複数のバンプ224を含んでもよく、そのバンプは、電気接触を増大させる可能性があり、また、普通なら良好な電気接続を妨げることになる、端子上のどんな酸化物層をも、望ましくは、かき落とすのに役立つ可能性がある。リボン導体222はまた、その底部表面上で接点パッド227に電気的に接続し、接点パッド227は、使用中、ロードボード上の接続パッドに接触する。
スプリング機構220は、次のように構成されてもよい。リボン導体または膜上のフレキシブル回路は、最初に、スプリングにはんだ付けされるか、エポキシで接着されるか、または溶接され、その後、底部スプリング巻回部でまたはその近くでスプリングの内部に巻き付けられてもよい。使用中に、必要とされるZコンプライアンスを得るためにスプリングが圧縮するため、膜上のフレキシブル回路は、その長さを変えないが、スプリングの内部の空間を占有するように曲がることになり、それにより、同じ長さの電気経路を維持する。スプリングの上部の膜の上部面から底部ロードボードのインタフェース面へ経路指定される2つ、4つ、6つ、8つ、または任意の他の適した数の電気経路が存在してもよい。
図25は、ビア壁内のリッジ252にスプリング251を固定するために、スプリング251の拡大巻回部253を使用するスプリング機構250の側面図である。
ある場合には、拡大巻回部253およびリッジ252は、スプリングの上部かまたはその近くにある。他の場合には、それらは、スプリング251の底部かまたはその近くにある。なお他の場合には、それらは、スプリング251の中心の近くにある。なお他の場合には、それらは、スプリング251の上部、中央、および底部から離れている。
ある場合には、拡大巻回部253およびリッジ252は、スプリングの上部かまたはその近くにある。他の場合には、それらは、スプリング251の底部かまたはその近くにある。なお他の場合には、それらは、スプリング251の中心の近くにある。なお他の場合には、それらは、スプリング251の上部、中央、および底部から離れている。
ある場合には、リッジ252は、最初に、リッジを有するビアを形成し、その後、リッジを形成するためにビア壁の一部分を除去することによって形成される。他の場合には、ビア壁は、ロードボードに平行な複数の層で形成されてもよい。この層状構成では、リッジは、2つの層の間に形成されてもよく、または、それ自身の専用の層であってもよい。
接点パッド227は、任意選択で、2つの別個のパッドに分離されることができ、ケル
ビン接続を実証する、接点パッド227からロードボードへの隔離された別個の経路を生成することに留意されたい。部材257は、パッドを分離する基板材料の非導電性部分である。基板は、1/2ミル銅メッキされたカプトンなどの、Dupontから商業的に入手可能なポリイミドの薄膜から作られてもよく、その後、酸化を防止し、電気接触を増大させるために、ニッケルバリアおよび金皮膜でメッキされる。
ビン接続を実証する、接点パッド227からロードボードへの隔離された別個の経路を生成することに留意されたい。部材257は、パッドを分離する基板材料の非導電性部分である。基板は、1/2ミル銅メッキされたカプトンなどの、Dupontから商業的に入手可能なポリイミドの薄膜から作られてもよく、その後、酸化を防止し、電気接触を増大させるために、ニッケルバリアおよび金皮膜でメッキされる。
図26は、リボン導体222が、スプリング機構260の上部および底部から離れて撓む非圧縮状態の、スプリング機構260の側面図である。被試験デバイスの方を向く上部面上で、接点パッド263およびバンプ264は、スプリング機構260から離れて、被試験デバイスの方へ撓む。ロードボードの方を向く底部面上で、リボン導体222は、接点パッド267においてスプリング機構260から離れて撓む。リボン導体222は、ロードボードインタフェースに対するコンプライアンスを増すために、スプリング221の周りで曲がってもよいことに留意されたい。
圧縮状態では、スプリング機構260は、図23および24に示す機構220Bおよび220によく似ている。
スプリング機構260の縦方向端部の撓みについての考えられる利点は、撓みが、試験フィクスチャのためのさらに大きなコンプライアンスを生成することである。底部部分は、たとえロードボードが同一平面上にないかまたは反っていても、たとえボードの下に補剛材が存在しなくても、依然として接触するために、下方に撓み得る。ある場合には、スプリング221は、上述したように、穴またはさらにIPTを有するハウジングの内部に嵌合してもよい。
スプリング機構260の縦方向端部の撓みについての考えられる利点は、撓みが、試験フィクスチャのためのさらに大きなコンプライアンスを生成することである。底部部分は、たとえロードボードが同一平面上にないかまたは反っていても、たとえボードの下に補剛材が存在しなくても、依然として接触するために、下方に撓み得る。ある場合には、スプリング221は、上述したように、穴またはさらにIPTを有するハウジングの内部に嵌合してもよい。
スプリングおよび/またはバンプに対する考えられる他のいくつかの利点は、次の通りである。2つの薄い非導電性材料の間の薄い銅メッキ膜は、応力を逃がすために曲げエリアで使用されてもよい。斜角が付きかつ放射状にされた穴は、接点板の曲げを形成し、材料が降伏することを防止するのに役立つ可能性があり、したがって、接点寿命を増加させる。ビア穴内のスプリングは、上部接点エリアとデバイスインタフェースとロードボードにインタフェースする下部接点板との間に余分の経路を付加し得る。スプリングはまた、上部および底部接点板に機械的支持および偏倚を提供し得る。上部接点板上のバンプは、標準的なワイヤボンディング装置および取付け技法を使用することによって、異なる形状に形成され得る。バンプサイズを大きくするため、また、バンプが初めてデバイスに接触する高さで、バンプが、デバイス上のボールをこする面積を変更するために、複数のワイヤボンドまたはスタッドバンプが、互いの上部に載置され得る。これらのバンプは、酸化物層を貫通するワイプ機能をデバイスボール上で生成するために戦略的に載置され、BGAデバイスおよび考えられるLGAデバイスについての概念的な動作範囲を改善するために4ミルの高さまでであり得る。
図27は、バンプ274を有するリボン導体272の端部273が、スプリング271の上部コイルの内側から外側に延在する、スプリング機構270の側面図である。フレキシブル指部は、過剰のメッキによってより剛性になるように作られ得る。漏斗形状は、デバイスを接点アレイに位置合わせするのに役立ち得る。端子を接触機構の中心に位置合わせするのに役立つために、フレキシブル指部が外側に曲げられ得ることに留意されたい。図27の構成は、BGAなどのボール端子を有するデバイスを試験するのに特に有用である可能性があることにも留意されたい。
図28は、バンプ284を有するリボン導体282の端部283が、スプリング281の上部コイルの外側から内側に延在する、スプリング機構280の側面図である。この配置構成は、パッドまたはリード付きデバイスなどの平坦な表面を有するデバイスを試験するのに役立つ可能性がある。内側に撓む指部は、指部が端子に対してワイピング作用を実
施することを可能にし、端子からどんな酸化物をも除去するのに役立ち得ること留意されたい。図28の構成は、QFN、MLF、およびSLPなどの、パッドまたはリードを有するデバイスを試験するのに特に有用である可能性があることにも留意されたい。内側に向く指部の概念は、完全な上部および底部接点膜を必ずしも有することなく、単一ピンとして使用されてもよいことに最後に留意されたい。これはまた、上部および/または底部接点板ではなく単一ピンを使用する可能性がある、図25〜27および図36〜38の構成について当てはまる。
施することを可能にし、端子からどんな酸化物をも除去するのに役立ち得ること留意されたい。図28の構成は、QFN、MLF、およびSLPなどの、パッドまたはリードを有するデバイスを試験するのに特に有用である可能性があることにも留意されたい。内側に向く指部の概念は、完全な上部および底部接点膜を必ずしも有することなく、単一ピンとして使用されてもよいことに最後に留意されたい。これはまた、上部および/または底部接点板ではなく単一ピンを使用する可能性がある、図25〜27および図36〜38の構成について当てはまる。
パイ状片持ち梁に対する第4の代替物に進む前に、一対の開放端チューブ392および393を使用するが、コイルスプリングをエラストマー材料391と置換える1つの最終的な代替のスプリング機構390を考えることがためになる。こうしたスプリング機構は図39に示される。エラストマー材料または弾性ポリマーは、ゴムであり得るが、任意の適したエラストマーが使用されてもよい。この用途のために、エラストマー材料は、スプリング部材であると考えられる。
一対のチューブ392および393は、一対のチューブの内部に存在するようにエラストマーを閉じ込めることに留意されたい。チューブの内部にある程度のさらなる空域が存在し、その空域は、処理し易いように力を維持するために、圧縮中に、材料391の拡張を可能にし、また、さらなるZコンプライアンスを可能にする。
パイ状片持ち梁に対する第4の代替物は、非公式に「ビアの内部の導電性リボンを有する板スプリング(leaf spring with a conducting ribbon inside the via)」と呼ばれて
もよい。
もよい。
図29は、板スプリング機構290の側面図である。被試験デバイス上のボールまたは端子292は、接点パッド293および/または接点パッド上のオプションのテクスチャ294に接触する。テクスチャは、パッドまたはリード付き用途についてワイピング機構を有してもよく、また、電気接続を改善するためにどんな酸化物をも貫通するのに役立ってもよい。
接点パッド293は、膜295内のビアの内部に存在する板スプリング291の端部に配設される。被試験デバイスの反対側で、膜は、ロードボード297上の接点パッド296に接触する。
板スプリングは、接点パッド293が、ロードボードに平行であることからずれる局所チルトを含む、オプションの自己位置合わせ機構を含む。この局所チルトは、端子292を、隣接するパッド293により確実に接触させる。
部材299は、破片が、ロードボード297に達することを防止するのに役立つ可能性がある底部接点板であってよい。
図29では、板スプリング291は、圧縮状態で示される。スプリングが圧縮されていないとき、接点パッド293およびバンプ294を有する腕部は、上述した図16および26のパッドと同様に外側に開放する。
図29では、板スプリング291は、圧縮状態で示される。スプリングが圧縮されていないとき、接点パッド293およびバンプ294を有する腕部は、上述した図16および26のパッドと同様に外側に開放する。
あるいは、板スプリングの腕部は、図29に示すように、半径方向に内側に延在するのではなく、ビアの中心から半径方向に外側に延在してもよい。
ある場合には、板スプリングは、導電性金属から作られてもよく、また、端子へ/から、ロードボードから/へ電流を伝導してもよい。ある場合には、板スプリングは、ビアを通る唯一の電流キャリアであってよい。他の場合には、板スプリングは、ビアの壁と共に伝導してもよい。なお他の場合には、板スプリングは、ビアの壁は、ビアを通る唯一の導
電体であってよい。
ある場合には、板スプリングは、導電性金属から作られてもよく、また、端子へ/から、ロードボードから/へ電流を伝導してもよい。ある場合には、板スプリングは、ビアを通る唯一の電流キャリアであってよい。他の場合には、板スプリングは、ビアの壁と共に伝導してもよい。なお他の場合には、板スプリングは、ビアの壁は、ビアを通る唯一の導
電体であってよい。
以下のセクションは、被試験デバイス上の端子に最も近い接点パッド上で使用されてもよい種々の表面パターンを述べる。これらの表面パターンの任意のまたは全ての表面パターンは、端子上に形成されている可能性があるどんな酸化物をもかき落とすのに役立つ可能性があり、したがって、被試験デバイスと試験フィクスチャとの間の電気接触を改善する可能性がある。これらの表面パターンの任意のまたは全ての表面パターンは、上述したスプリング機構、接点パッド構成、およびバンプ構成の任意のものまたは全てと共に使用されてもよい。
図30は、被試験デバイス(図示せず)の方を向く接点パッド301上にテクスチャ化表面を有する試験フィクスチャ300の一部分の側面図である。テクスチャ化接点パッド301は、膜303の上部表面に形成される。対応する接点パッド304は、膜303の底部表面に形成され、その底部表面は、第2の膜またはロードボード上の対応する接点パッドに接触してもよい。上部および底部接点パッド301および304は、互いに永久的に電気接続状態にあり、膜303を通して1つまたは複数のロケーションで電気的に接続されてもよい。
図30は、被試験デバイス(図示せず)の方を向く接点パッド301上にテクスチャ化表面を有する試験フィクスチャ300の一部分の側面図である。テクスチャ化接点パッド301は、膜303の上部表面に形成される。対応する接点パッド304は、膜303の底部表面に形成され、その底部表面は、第2の膜またはロードボード上の対応する接点パッドに接触してもよい。上部および底部接点パッド301および304は、互いに永久的に電気接続状態にあり、膜303を通して1つまたは複数のロケーションで電気的に接続されてもよい。
図31は、図30の接点パッド301の平面図である。接点パッド301は、一連のストライプまたはリッジ302を有する。ある場合には、リッジ302は、角度の付いた側面および/または鋭角の角を有し、被試験デバイスとの電気接触を改善する可能性がある。
リッジ302は、金属パッド内に通路の一部分をレーザ加工するような方法によって、パッド内に選択的エッチングすることによって、または、任意の他の適した方法によって形成されてもよい。
図32は、長方形フィーチャ322を有するテクスチャ化表面を有する別の接点パッド321の平面図である。ある場合には、長方形は、接点パッド321の平面から持上げられてもよくまたは下げられてもよい。他の場合には、長方形は、接点パッドの平面に平行でない複数の部分を有するピラミッドに似た形状を有してもよい。
図33は、同心円フィーチャ332を有するテクスチャ化表面を有する別の接点パッド331の平面図である。長方形の設計の場合と同様に、同心円の1つまたは複数は、接点パッド331の平面から持上げられてもよくまたは下げられてもよい。
図30〜33に示す3つのテクスチャ化設計は、例示に過ぎない。実際には、被試験デバイス上の端子に接触する、角度の付いた表面および/または表面上の鋭角を提供する任意の設計が使用されてもよい。
さらに、テクスチャ化設計の任意のまたは全てのテクスチャ化設計は、バンプを含むパッドおよび導電性リボンの端部上のパッドを含む、先に示した接点パッドの任意のパッドに関して使用されてもよい。
接点パッドの平面がロードボードにほぼ平行である場合に、角度が付いた接点パッドの部分を設けることに対する代替法として、接点パッド全体に角度を付けることが可能である。これは、コンタクタへの挿入中に、デバイスボールがこすれるようにする表面を提供する。
たとえば、図34は、角度の付いた接点パッド342を含む例示的な試験フィクスチャ340の側面図である。試験フィクスチャは、スプリング344の作用下で偏向する膜341を含む。スプリング344の端部は、図20および21などの先の図面に示すように平
坦であるのではなく、接点パッド343において故意に角度が付けられる。
たとえば、図34は、角度の付いた接点パッド342を含む例示的な試験フィクスチャ340の側面図である。試験フィクスチャは、スプリング344の作用下で偏向する膜341を含む。スプリング344の端部は、図20および21などの先の図面に示すように平
坦であるのではなく、接点パッド343において故意に角度が付けられる。
別の角度付きパッドの設計は図35に示される。この例示的な試験フィクスチャ350では、膜351は、各ビア354の領域でわずかに曲がるかまたは変形する。各ビア354は、一方の側355が、反対の側356に比べて被試験デバイスの方にさらに延在するように、わずかに角度が付けられている。実際には、ビア354は、底部接点パッド353において平坦であるが角度が付いたインタフェースを有してもよく、これは、図35の断面で示されるだけである。ビア354とのインタフェースがこうして角度が付けられる結果として、被試験デバイス(図示せず)上の端子に接触する接点パッド352もまた角度が付けられる。他の場合には、ビア上ではなく、膜上の接点パッドの一方の側の厚さを増加させることによって、角度を形成することが可能である。他の組合せもまた可能である。
こうした角度付きパッドの設計は、材料を除去するようレーザ加工するかまたはエッチングすること、かつ/または、メッキプロセスを使用してビアの他の側に材料を付加することなどによって、ビアの一方の側から材料を除去することによって製造されてもよい。
図34および35の例に示すように、角度付き接点パッドを有することに対して1つまたは複数の利点が存在する可能性がある。たとえば、端子が角度付きパッドに接触すると、接点パッドに沿って「スロープを滑り降りる(sliding down a slope)」ことによって生じる摺動作用またはかき落とし作用が存在する可能性があり、端子上に堆積したどんな酸化物をも貫通する、かつ/または、かき落とすのに役立つ可能性がある。これは、次に、端子における電気接触を改善する。さらに、この自己清浄化ワイピング作用は、接点表面からかき落とされた酸化物を押し出すのに役立つ可能性があり、それにより、上部接点板の平均清浄間隔が増加する。
最後に、本発明者等は、図22〜28に最初に示したリボン導体について1つまたは複数の代替物を述べる。図36は、非圧縮状態のスプリング機構360Aの側面図である。図37は、圧縮状態の、図36のスプリング機構360Bの側面図である。図38は、図36および37のリボン導体360の平面図である。
スプリング機構360Aおよび360Bは、スプリング機構の機械的特性を提供するコイルスプリング361、ならびに、スプリング機構360Aおよび360Bの上部から底部へ導電性経路を提供するリボン導体362を含む。
リボン導体362は、(ロードボードに隣接する)コイルスプリングの底部においてコイルスプリング361の外側にあり、底部端の近くのコイルスプリング361の空間を通して蛇行し、コイルスプリング361の残りの長さの間、コイルスプリング361の内部に留まる。接点パッド363は、図36および27に示すように、スプリング361内の上部コイルを通して外側に出てもよく、または別法として、図28に示すように、スプリング361の上部コイルの周りで内側に出てもよい。
一般に、被試験デバイスに隣接する、上部接点パッドの構成は、ボールを有するBGAデバイスあるいはパッドまたは平坦リードを有するQFNまたはSOPデバイスなど、どんな種類のデバイスが試験されるかに依存する。
最後に、本発明者等は、図22〜28に最初に示したリボン導体について1つまたは複数の代替物を述べる。図36は、非圧縮状態のスプリング機構360Aの側面図である。図37は、圧縮状態の、図36のスプリング機構360Bの側面図である。図38は、図36および37のリボン導体360の平面図である。
スプリング機構360Aおよび360Bは、スプリング機構の機械的特性を提供するコイルスプリング361、ならびに、スプリング機構360Aおよび360Bの上部から底部へ導電性経路を提供するリボン導体362を含む。
リボン導体362は、(ロードボードに隣接する)コイルスプリングの底部においてコイルスプリング361の外側にあり、底部端の近くのコイルスプリング361の空間を通して蛇行し、コイルスプリング361の残りの長さの間、コイルスプリング361の内部に留まる。接点パッド363は、図36および27に示すように、スプリング361内の上部コイルを通して外側に出てもよく、または別法として、図28に示すように、スプリング361の上部コイルの周りで内側に出てもよい。
一般に、被試験デバイスに隣接する、上部接点パッドの構成は、ボールを有するBGAデバイスあるいはパッドまたは平坦リードを有するQFNまたはSOPデバイスなど、どんな種類のデバイスが試験されるかに依存する。
リボン導体362は、その上部表面上の接点パッド363に電気的に接続し、接点パッド363は、使用中に、被試験デバイスの端子に接触する。接点パッド363は、任意選択で、1つまたは複数のバンプまたはテクスチャ364を含んでもよく、そのバンプまたはテクスチャは、電気接触を増大させる可能性があり、また、望ましくは、普通なら良好な電気接続を妨げることになる端子上のどんな酸化物層をもかき落とすのに役立つ可能性がある。リボン導体362はまた、その底部表面上の1つまたは複数の接点パッド367に電気的に接続し、接点パッド367は、使用中に、ロードボード上の接続パッドに接触する。
接点パッド363および367は、導体362の対向する側にあることに留意されたい。接点パッド363および367は、導体362を通して、1つまたは複数のビア369を通して電気的に接続されてもよい。ビアは、任意選択で、導体362内の応力低減エリアに位置してもよく、それは、望ましくは、導体362の寿命を長くする可能性がある。
リボン導体362は、腕部またはストランド368の任意のものまたは全てにおいて、かつ/または、ベース371において制御されたインピーダンスを有してもよいことに留意されたい。ある場合には、この制御されたインピーダンスは、隣接する電気コンポーネントのインピーダンスに整合する可能性があり、それにより、反射損失が低減され、したがって、導体362の電気性能が改善される可能性がある。
導体362は、それぞれが、方位方向に90度離れている4つの腕部368を有するものとして、図38に描かれている。あるいは、2つ、3つ、5つ、6つ、7つ、8つ、または9以上の腕部368が存在してもよい。
ある場合には、各腕部368は、ベース371で示す導電性部分と、その周辺エリアと、非隣接エリア366で示す絶縁エリアとを有してもよい。ある場合には、一対の対向する腕部は、使用中にスプリング362が圧縮されると、対向する腕部が実際に接触する場合、対向する腕部の導電性エリア371が互いに接触しないように、互いに関して横オフセットを有してもよい。この横オフセットを有する腕部の場合、一方の腕部の導電性エリアは、著しく悪い影響がない状態で、対向する腕部の絶縁性エリアに接触する可能性がある。
ある場合には、導体または膜362は、ワンピースとして作られる。他の場合には、導体は、複数のストリップとして作製され、複数のストリップは、底部上でスプリング361の対向端に固着されて、膜基板の最大撓みを可能にする。
ある場合には、膜は、大電流印加のために完全にメッキされうる、または、被試験デバイスに整合する設計された制御インピーダンスラインであり得る。ある場合には、膜の上部部分は、被試験デバイスの端子との電気接触を増大させる可能性がある溝を含み得る。こうした増大は、酸化物を除去するワイプ機能を含んでもよい。溝は、酸化物を除去する鋭いベベルを提供するために、膜に切込まれてもよく、または、膜内の梁としてメッキ加工されてもよい。
このリボン導体362は、スプリング362の圧縮レベルによらず、同じ電気経路長を維持することに留意されたい。導体362の電気的特性がスプリング362の圧縮レベルによって変動しないため、これは、スプリング自体を通して電流を流すことに比較して有利である。
ある場合には、膜の面上でのメッキが、より大きな電流能力を付加するかまたはシールドを提供するために使用され得る。2つまたは複数のストリップが、使用され、互いにまたは導電性スプリングに結合されない場合、2つの別個の経路が、ケルビン(力またはセンス)用途のためにデバイスからロードボードへ生成され、別個のロードボードパッドに接触することになる。
Claims (12)
- 被試験デバイス(130)とロードボード(160)との間に複数の一時的な機械的かつ電気的接続部を形成する試験フィクスチャ(120)であって、
前記ロードボード(160)に機械的かつ電気的に接触する膜(150)と、
前記膜(150)内に配設される複数のビア(151)であって、複数のビアの各ビア(151)は、前記被試験デバイス(130)上の端子(131)および前記ロードボード(160)上の接点パッド(161)に関連付けられ、複数のビアの各ビア(151)は、前記端子(131)と前記接点パッド(161)との間に電流を導電させる導電性壁を有する、複数のビア(151)と、
1対1対応で、前記複数のビア(151)内に配設される複数のスプリング(152)であって、前記複数のスプリングの各スプリング(152)は、前記被試験デバイス(130)が試験フィクスチャ(120)に係合すると、前記端子(131)に機械的抵抗力を提供する、複数のスプリング(152)とを備える試験フィクスチャ(120)。 - 接点膜(140)と、
前記端子(131)に直接電気的に接触するために、前記接点膜(140)の第1の側面上に配設される上部接点パッド(141)と、
前記ビア(151)の前記導電性壁に直接接触するために、前記第1の側面に対向する前記接点膜(140)の第2の側面上に配設される底部接点パッド(142)とをさらに備え、
前記上部接点パッド(141)および前記底部接点パッド(142)は、永久的に電気的に接続される請求項1に記載の試験フィクスチャ(120)。 - 前記上部接点パッド(141)は、複数の腕部を備え、前記複数の腕部の各腕部は、固定端と自由端を有し、前記自由端は、前記ビア(151)の壁に隣接する周縁部からほぼ半径方向に内側に延在し、前記自由端は、前記端子(131)によってほぼ縦方向に偏向可能である請求項2に記載の試験フィクスチャ(120)。
- 前記複数のスプリングの少なくとも1つのスプリング(251)は、前記ビア(151)の壁内のリッジ(252)に前記スプリング(251)を固定する、前記スプリング(251)の拡大巻回部(253)を含む請求項1に記載の試験フィクスチャ(120)。
- 一対の開放端チューブ(202,203,392,393)をさらに含み、1つのチューブ(203,393)の開放端は、他のチューブ(202,392)の開放端に嵌合し、前記チューブは、互いに関して縦方向に摺動可能であり、前記チューブ(202,203,392,393)は、前記スプリング部材(201,391)を囲み収容する請求項1に記載の試験フィクスチャ(120)。
- 前記一対のチューブ(202,203)は、電気的に絶縁性があり、前記複数のビアの各ビア(151)は、前記端子(131)と前記接点パッド(161)との間に電流を導電させる導電性壁を有する請求項5に記載の試験フィクスチャ(120)。
- 前記複数のビア(151)と1対1対応で、複数の導電性リボン(222)をさらに含み、各リボン(222)は、前記対応する端子(131)と前記対応する接点パッド(161)との間に電流を導電させるように構成され、各リボン(222)は、前記対応するスプリング(221)に織り込まれる少なくとも1つのストランドを含み、前記対応するスプリング(221)の第1の縦方向端を、前記第1の縦方向端に対向する第2の縦方向端に電気的に接続する請求項1に記載の試験フィクスチャ(120)。
- 前記複数の導電性リボンの各導電性リボンの(222)の各ストランドは、前記被試験デバイス(130)の方を向く前記縦方向端において、片持ち梁式腕部(223)まで延在する請求項7に記載の試験フィクスチャ(120)。
- 前記被試験デバイス上の前記端子と、前記ロードボードの前記接点パッドとの間に電流を伝導させるリボン導体(362)であって、複数の導電性ストランド(368)を備える、リボン導体(362)をさらに含み、
前記複数のストランドの各ストランド(368)は、
前記スプリング(361)の縦方向範囲に沿って延在し、
前記複数のストランドの他のストランド(368)に電気的に接続され、
前記端子を前記被試験デバイス上に機械的かつ電気的に接触させる接点パッド(363)で終端し、
前記スプリング(361)の圧縮に対して不変である電気経路長を有する請求項1に記載の試験フィクスチャ(120)。 - 前記複数のストランドの各ストランド(368)は、前記複数のストランドの隣接するストランド(368)から方位方向に等間隔である請求項9に記載の試験フィクスチャ(120)。
- 前記複数のストランドの各ストランド(368)は、前記複数のストランドの対向するストランド(368)から横方向にずれる請求項9に記載の試験フィクスチャ(120)。
- 前記複数のストランドの各ストランド(368)は、電気的絶縁性部分(366)によって横方向に囲まれる導電性部分(371)を備える請求項9に記載の試験フィクスチャ(120)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/199,457 | 2008-08-27 | ||
US12/199,457 US8102184B2 (en) | 2006-01-17 | 2008-08-27 | Test contact system for testing integrated circuits with packages having an array of signal and power contacts |
PCT/US2009/055023 WO2010025175A1 (en) | 2008-08-27 | 2009-08-26 | Test contact system for testing integrated circuits with packages having an array of signal and power contacts |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012501528A true JP2012501528A (ja) | 2012-01-19 |
Family
ID=41721877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011525167A Pending JP2012501528A (ja) | 2008-08-27 | 2009-08-26 | 信号および電力接点のアレイを有するパッケージを有する集積回路を試験する試験接点システム |
Country Status (8)
Country | Link |
---|---|
US (2) | US8102184B2 (ja) |
EP (1) | EP2319129A1 (ja) |
JP (1) | JP2012501528A (ja) |
KR (1) | KR20110049891A (ja) |
CN (1) | CN102132462A (ja) |
CA (1) | CA2732459A1 (ja) |
MY (1) | MY160212A (ja) |
WO (1) | WO2010025175A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884639B2 (en) * | 2008-08-27 | 2014-11-11 | Advantest (Singapore) Pte Ltd | Methods, apparatus and articles of manufacture for testing a plurality of singulated die |
SG174288A1 (en) * | 2009-03-10 | 2011-10-28 | Johnstech Int Corp | Electrically conductive pins for microcircuit tester |
US20130002285A1 (en) | 2010-03-10 | 2013-01-03 | Johnstech International Corporation | Electrically Conductive Pins For Microcircuit Tester |
US8427186B2 (en) * | 2010-01-12 | 2013-04-23 | Formfactor, Inc. | Probe element having a substantially zero stiffness and applications thereof |
US8441275B1 (en) * | 2010-01-14 | 2013-05-14 | Tapt Interconnect, LLC | Electronic device test fixture |
FR2958756B1 (fr) * | 2010-04-09 | 2013-02-08 | European Aeronautic Defence & Space Co Eads France | Systeme de test d'un composant electronique haute frequence |
US9007082B2 (en) | 2010-09-07 | 2015-04-14 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
TWI534432B (zh) * | 2010-09-07 | 2016-05-21 | 瓊斯科技國際公司 | 用於微電路測試器之電氣傳導針腳 |
CN103477237B (zh) * | 2011-03-21 | 2016-03-02 | 温莎大学 | 自动化测试和验证电子元件的装置 |
JP5506842B2 (ja) * | 2011-04-04 | 2014-05-28 | パナソニック株式会社 | 拡張機器、およびそれを備えた情報処理システム |
US8797053B2 (en) * | 2011-05-24 | 2014-08-05 | Intel Corporation | Positioning and socketing for semiconductor dice |
JP5702416B2 (ja) * | 2012-07-11 | 2015-04-15 | 本田技研工業株式会社 | 電流印加装置 |
US8466705B1 (en) | 2012-09-27 | 2013-06-18 | Exatron, Inc. | System and method for analyzing electronic devices having a cab for holding electronic devices |
US9831589B2 (en) * | 2012-10-03 | 2017-11-28 | Corad Technology Inc. | Compressible pin assembly having frictionlessly connected contact elements |
US9570828B2 (en) | 2012-10-03 | 2017-02-14 | Corad Technology Inc. | Compressible pin assembly having frictionlessly connected contact elements |
US9341671B2 (en) | 2013-03-14 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing holders for chip unit and die package |
KR101410866B1 (ko) * | 2013-04-16 | 2014-06-24 | 신종천 | 반도체 칩 테스트용 소켓 및 그 제조 방법 |
CN103402307B (zh) * | 2013-07-31 | 2016-09-07 | 安徽博泰电路科技有限公司 | 一种印刷电路板弹性焊盘结构 |
KR102245132B1 (ko) * | 2014-05-14 | 2021-04-28 | 삼성전자 주식회사 | 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지 |
US20160118361A1 (en) * | 2014-10-28 | 2016-04-28 | Infinera Corporation | Integrated circuit package structure and interface and conductive connector element for use with same |
US9933455B2 (en) | 2015-05-04 | 2018-04-03 | Qualcomm Incorporated | Known good die testing for high frequency applications |
US9748686B1 (en) * | 2016-02-15 | 2017-08-29 | Texas Instruments Incorporated | BGA spring probe pin design |
US10636736B2 (en) * | 2017-12-08 | 2020-04-28 | Advanced Micro Devices, Inc. | Land pad design for high speed terminals |
KR20200026369A (ko) * | 2018-08-30 | 2020-03-11 | 삼성디스플레이 주식회사 | 표시장치 |
CN109459634A (zh) * | 2018-11-07 | 2019-03-12 | 深圳振华富电子有限公司 | 贴片元器件测试模块 |
US11322473B2 (en) * | 2019-09-12 | 2022-05-03 | International Business Machines Corporation | Interconnect and tuning thereof |
US11561243B2 (en) | 2019-09-12 | 2023-01-24 | International Business Machines Corporation | Compliant organic substrate assembly for rigid probes |
EP4133912A4 (en) | 2020-04-07 | 2024-04-10 | Nextgin Tech B V | METHODS AND SYSTEMS FOR UNDERDRILLING A MULTILAYER PRINTED CIRCUIT BOARD |
CN112739005B (zh) * | 2020-11-16 | 2022-06-17 | 淮安特创科技有限公司 | 金手指线路板加工方法及金手指线路板 |
CN114364123B (zh) * | 2022-03-15 | 2022-06-07 | 潍坊学院 | 一种印刷焊盘支撑架构 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4655519A (en) | 1985-10-16 | 1987-04-07 | Amp Incorporated | Electrical connector for interconnecting arrays of conductive areas |
US7064566B2 (en) | 1993-11-16 | 2006-06-20 | Formfactor, Inc. | Probe card assembly and kit |
US5479110A (en) | 1994-01-13 | 1995-12-26 | Advanpro Corporation | Printed flexible circuit terminations and method of manufacture |
US5632631A (en) * | 1994-06-07 | 1997-05-27 | Tessera, Inc. | Microelectronic contacts with asperities and methods of making same |
US5802699A (en) | 1994-06-07 | 1998-09-08 | Tessera, Inc. | Methods of assembling microelectronic assembly with socket for engaging bump leads |
JPH10260223A (ja) | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体検査装置及びこれを用いた検査方法 |
DE19713661C1 (de) * | 1997-04-02 | 1998-09-24 | Siemens Nixdorf Inf Syst | Kontaktanordnung |
JP4060919B2 (ja) | 1997-11-28 | 2008-03-12 | 富士通株式会社 | 電気的接続装置、接触子製造方法、及び半導体試験方法 |
TW465060B (en) * | 1998-12-23 | 2001-11-21 | Mirae Corp | Wafer formed with CSP device and test socket of BGA device |
US6980017B1 (en) | 1999-03-10 | 2005-12-27 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
US6437591B1 (en) | 1999-03-25 | 2002-08-20 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
JP3440243B2 (ja) * | 2000-09-26 | 2003-08-25 | 株式会社アドバンストシステムズジャパン | スパイラルコンタクタ |
JP3899075B2 (ja) | 2002-03-05 | 2007-03-28 | リカ デンシ アメリカ, インコーポレイテッド | 電子パッケージと試験機器をインターフェースするための装置 |
US6706775B2 (en) | 2002-04-02 | 2004-03-16 | H. H. Brown Shoe Technologies, Inc. | Polyurethane foam products with controlled release of agents and additives |
EP1506568B1 (en) | 2002-04-29 | 2016-06-01 | Samsung Electronics Co., Ltd. | Direct-connect signaling system |
US6916181B2 (en) * | 2003-06-11 | 2005-07-12 | Neoconix, Inc. | Remountable connector for land grid array packages |
US20070202714A1 (en) | 2006-01-17 | 2007-08-30 | Sherry Jeffrey C | Test contact system for testing integrated circuits with packages having an array of signal and power contacts |
CN101059550A (zh) | 2006-01-17 | 2007-10-24 | 约翰国际有限公司 | 带有信号和电力触点阵列的用于测试封装集成电路的测试触点系统 |
JP5191646B2 (ja) | 2006-10-24 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
2008
- 2008-08-27 US US12/199,457 patent/US8102184B2/en not_active Expired - Fee Related
-
2009
- 2009-08-26 CN CN2009801334651A patent/CN102132462A/zh active Pending
- 2009-08-26 KR KR1020117007090A patent/KR20110049891A/ko not_active Application Discontinuation
- 2009-08-26 MY MYPI2011000671A patent/MY160212A/en unknown
- 2009-08-26 WO PCT/US2009/055023 patent/WO2010025175A1/en active Application Filing
- 2009-08-26 EP EP09810528A patent/EP2319129A1/en not_active Withdrawn
- 2009-08-26 JP JP2011525167A patent/JP2012501528A/ja active Pending
- 2009-08-26 CA CA2732459A patent/CA2732459A1/en not_active Abandoned
-
2012
- 2012-01-23 US US13/355,913 patent/US8912811B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2010025175A1 (en) | 2010-03-04 |
US8912811B2 (en) | 2014-12-16 |
EP2319129A1 (en) | 2011-05-11 |
MY160212A (en) | 2017-02-28 |
US20090302878A1 (en) | 2009-12-10 |
US8102184B2 (en) | 2012-01-24 |
US20120176151A1 (en) | 2012-07-12 |
CA2732459A1 (en) | 2010-03-04 |
CN102132462A (zh) | 2011-07-20 |
KR20110049891A (ko) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012501528A (ja) | 信号および電力接点のアレイを有するパッケージを有する集積回路を試験する試験接点システム | |
US5973394A (en) | Small contactor for test probes, chip packaging and the like | |
US9500673B2 (en) | Electrically conductive kelvin contacts for microcircuit tester | |
JP4496456B2 (ja) | プローバ装置 | |
JP4060919B2 (ja) | 電気的接続装置、接触子製造方法、及び半導体試験方法 | |
US6079987A (en) | Connector for electronic parts | |
US10247755B2 (en) | Electrically conductive kelvin contacts for microcircuit tester | |
US7217139B2 (en) | Interconnect assembly for a probe card | |
US8988090B2 (en) | Electrically conductive kelvin contacts for microcircuit tester | |
EP1943528A1 (en) | Probe card with stacked substrate | |
TWI503553B (zh) | 用於微電路測試器的導電開爾文接觸件 | |
JP2007225599A (ja) | 信号および電力接点のアレイを有するパッケージを備えた集積回路を試験するための試験接点システム | |
US20190302145A1 (en) | Electrically Conductive Kelvin Contacts For Microcircuit Tester | |
KR101064852B1 (ko) | 프로브 카드용 니들 | |
KR101802426B1 (ko) | 와이어 실리콘 보드에 의하여 mems 필름의 콘택 특성이 개선되는 하이브리드 테스트 소켓 | |
JP2003297511A (ja) | コンタクトシート及びコンタクトシート組立体 | |
WO2004036232A1 (ja) | 電気的接続装置 | |
JP2002033170A (ja) | Icソケット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120125 |