JP2007225599A - 信号および電力接点のアレイを有するパッケージを備えた集積回路を試験するための試験接点システム - Google Patents

Abstract

【課題】マイクロ回路を試験するための装置の改善。
【解決手段】接点部材は、片持ち梁として絶縁接触膜から突出する弾性指部を有する。指部は、マイクロ回路端子に接触させるための導電性接点パッドをその接点側に有し、接点部材は複数の指部を有し、膜内の二つの放射状に配置したスロットによって部分的に各指部を規制し、接点部材を構成する複数の指部の他の全ての指部から各指部を機械的に分離する。接点部材は、所定のパターンに配置し接点部材アレイを構成。インタフェース膜内の複数の接続ビアは所定のパターンの接点部材内に配置し、接続ビアは各々試験接点部材の一つと位置合わせする。接続ビアは開放端を備えたカップ状を有し、カップ状ビアの開放端は位置合わせした接点部材に接触させる。接点およびインタフェース膜はロードボードを含む試験レセプタクルの一部として用いる。個々のマイクロ回路は試験用にロードボード上に実装する。
【選択図】図４

Description

本発明は、マイクロ回路を試験するための装置の改善に関する。マイクロ回路の製造プロセスでは、各マイクロ回路が十分に機能的であることを保証できない。個々のマイクロ回路の寸法は微細で、プロセスステップは非常に複雑であり、製造プロセス中の非常に小さな、または些細な失敗がしばしば不良のある素子をもたらすことがある。

（関連出願の相互参照）
これは３５ Ｕ．Ｓ．Ｃ．§１１１（ａ）の下で出願された通常の出願であり、３５ Ｕ．Ｓ．Ｃ．§１１１（ｂ）の下で２００６年１月１７日に既に出願済みの仮出願番号第６０／７５９，４５９号の優先権を３５ Ｕ．Ｓ．Ｃ．§１１９（ｅ）（１）の下で主張する。

不良のあるマイクロ回路を回路基板上に実装すると、比較的コストがかかる。設置には通常、回路基板上へのマイクロ回路のハンダ付けが含まれる。いったん回路基板上に実装されると、数秒間ハンダを溶融するまさにその作業が回路基板を破壊するので、マイクロ回路を取り除くことは問題がある。従って、マイクロ回路に不良があれば、回路基板自体もおそらく同様に損なわれ、その時点で回路基板に付加された価値全体が失われることを意味する。これらの全ての理由のために、マイクロ回路は回路基板に設置する前に通常試験される。

各マイクロ回路は不良がある素子を全て識別するように試験しなければならないが、さらに良好な素子を不良であると不適切に識別してはならない。どちらの種類の間違いも、頻繁であれば、回路基板の製造プロセスの全体のコストを実質的に増大させる。

マイクロ回路試験装置自体、かなり複雑である。まず、試験装置は、狭い間隔のマイクロ回路接点の各々との一時的および非破壊的電気的接触を正確に低抵抗で行わなければならない。マイクロ回路の接点およびそれらの間隔の大きさが小さいために、接触を行う際の小さな誤差でさえ不正確な接続をもたらす。失敗の理由がＤＵＴ自体の不良ではなく、試験装置とＤＵＴの間の電気的接続の不良であったとしても、位置ズレした、もしくは不正確なマイクロ回路への接続によって、試験装置は試験中の素子（ＤＵＴ）を不良として識別する。

マイクロ回路試験装置の別の問題は、自動試験において生じる。試験装置は、一分間に１００個以上の素子を試験できる。試験回数が増えると、試験中のマイクロ回路の端子と電気的接続を行うテスタ接点上に摩耗が生じる。この摩耗はテスタ接点とＤＵＴ端子の両方から試験装置およびＤＵＴ自体を汚染する導電性破片を除去する。

破片は最終的に試験中の電気的接続を悪化させ、ＤＵＴが不良であるという間違った指示をもたらす。マイクロ回路に付着した破片は、その破片がマイクロ回路から除去されない限り組み立て不良をもたらす。破片を除去することはコストを増加させ、マイクロ回路自体に別の不良源をもたらす。

他の考慮事項も同様に存在する。うまく動作する安価なテスタ接点が望ましい。試験装置は高価なので、テスタ接点の交換に必要な時間を最小にすることも重要である。試験装置が通常の保守期間より長くオフラインになると、個々のマイクロ回路の試験コストが増
大する。

現在使用中の試験装置は、マイクロ回路端子アレイのパターンを真似た試験接点のアレイを有する。試験接点のアレイは、互いに対して接点の位置合わせを正確に保持する構造内に支持する。位置決めテンプレートまたは基板は、マイクロ回路自体を試験接点と位置合わせする。試験接点と位置合わせ基板は、試験接点に電気的接続を行う導電性パッドを備えたロードボード上に実装する。ロードボードのパッドは、試験装置電子回路と試験接点の間で信号および電力を運ぶ回路の経路に接続する。

「ケルビン」試験は、各マイクロ回路端子が二つの試験接点に接触するプロセスを示している。試験手順の準備部分では、二つの試験接点の間の抵抗を測定する。この値が高い場合、二つの試験接点の一方または両方がマイクロ回路端子と良好な電気的接触を行っていない。このインタフェースにおける高抵抗の可能性がマイクロ回路性能の実際の試験の精度に影響を与える場合、試験法の規定に従って問題を処理できる。

添付の図面では、示した様々な部品の形状因子は原寸に比例しておらず、読者が発明をより容易に理解できるようにする。関連性または有用性がある場合、説明には代表的な寸法が含まれる。

設置前にしばしば試験される一つの特定の種類のマイクロ回路は、ボールグリッドアレイ（ＢＧＡ）端子構成と一般に呼ばれるものを備えたパッケージまたはハウジングを有する。図１と２は、ＢＧＡパッケージ型のマイクロ回路１０の一例を示している。このようなパッケージは、幅１．５ｃｍ、厚さ１ｍｍ程度の平坦な長方形ブロック形状を有することができる。

図１は、実際の回路を収容するハウジング１３を備えたマイクロ回路１０を示している。信号および電力（Ｓ＆Ｐ）端子２０は、ハウジング１３の二つのより大きく平坦な表面１４の一方の上にある。信号および電力（Ｓ＆Ｐ）端子２０は、表面１４上の突出部１６を取り囲んでいる。一般に、端子２０は図１に示したように領域の一部だけではなく、表面１４の端部およびスペーサ１６の間の領域の大部分を占有する。

図２は、端部に表面１４を備えているように見える端子２０の拡大側面図または正面図を示している。端子２０は各々小さくほぼ球状のハンダボールを有し、前記ハンダボールは表面１４を貫通する内部回路からのリードにしっかりと接着するため「ボールグリッドアセンブリ」呼ばれる。図２は、表面１４からスペーサ１６より小さな距離だけさらに突出している各端子２０を示している。組み立て中、全ての端子２０は同時に溶融し、回路基板上に事前に形成した適切な位置の導体に接着する。

端子２０は、互いにかなり密接させることができる。いくつかは最小０．５ｍｍの中心線間隔を有し、比較的広い間隔の端子２０でさえ約１．５ｍｍの間隔にすぎない。隣接する端子２０の間隔は、しばしば「ピッチ」と呼ばれる。

上記の要因に加えて、ＢＧＡマイクロ回路試験は別の要因を含んでいる。ボール端子２０と一時的な接触を行う際、テスタは回路基板に接触させるＳ＆Ｐ端子表面を引っ掻いたり、さもなくば跡を残したりすべきではない。それは、このような跡が、その端子のハンダ接合の信頼性に影響を与えるためである。

第二に、信号を運ぶ導体の長さが短く保持されていれば、試験プロセスはより正確になる。理想的な試験接点構成は、短い信号経路を有する。
第三に、ＢＧＡ端子用に現在一般に用いられるハンダは環境上の目的のために主に錫で
ある。錫ベースのハンダ合金は外面に酸化膜を形成し、導電性が低下しやすい。従来のハンダ合金はかなりの量の鉛を含み、酸化膜を形成することはない。試験接点は、この酸化膜を貫通可能でなければならない。

現在技術的に知られ用いられているＢＧＡ試験接点は、スプリング、本体および上下プランジャを含む複数の部品からなるスプリングピンを用いる。

マイクロ回路端子との一時的な電気的接触を行うための試験接点部材は、絶縁接点膜から突出する少なくとも一つの弾性指部を片持ち梁として有する。指部は、その接点側にマイクロ回路端子と接触させるための導電性接点パッドを有する。

好ましくは試験接点部材は複数の指部を有し、前記指部は好ましくはパイ状の構成を有する。このような構成では、各指部は膜内の二つの放射状に配置したスロットによって少なくとも部分的に規制され、前記膜は試験接点部材を構成する複数の指部の他の全ての指部から各指部を分離する。

複数の試験接点部材は、所定のパターンに配置した試験接点部材を有する試験接点部材アレイを構成できる。複数の接続ビアは、実質的に所定のパターンの試験接点部材内に配置し、前記接続ビアの各々は試験接点部材の一つと位置合わせする。好ましくは、インタフェース膜は複数の接続ビアを所定のパターンに支持する。

接続ビアは開放端を備えたカップ状を有することができ、カップ状ビアの開放端は位置合わせした試験接点部材に接触させる。試験装置にＤＵＴを着脱する際に生じる破片は試験接点部材を介して落下し、カップ状ビアがその破片を取り囲む。

接点およびインタフェース膜は、ロードボードを含む試験レセプタクルの一部として用いることができる。ロードボードは、実質的に所定のパターンの試験接点部材内に複数の接続パッドを有する。ロードボードはインタフェース膜を支持し、ロードボード上の接続パッドは実質的に各々接続ビアの一つと位置合わせし、それと電気的に接触させる。

この発明は保持特性を備えた非常に薄い導電板を用い、前記導電板は非常に薄い非導電性絶縁体に接着させる。素子の金属部は、接触Ｉ／Ｏとロードボードの間に複数の接触点または経路を提供する。これは、メッキしたビアホールハウジングまたはメッキしたスルーホールビアを介して行われるか、可能であればスプリングと組み合わせて面を隆起させることができ、前記面は第二面、つまり素子のＩ／Ｏと接触させる第一面を有する。

この発明はロードボードと素子Ｉ／Ｏを物理的に密着配置し、電気的性能を向上させる。さらに、この発明は適合性を提供し、手動および自動試験装置の両方での使用を可能にする。

この発明の構造は、回路基板と接触する端部ではなく、ボール端子の側で試験中にワイピング機能を提供し、同時に非常に良好な電気的接触を提供する。ワイピング機能は通常、端子２０上に存在する酸化物層を貫通する。各試験接点は接点面の中央に穴を有し、端子２０の端部は試験中に跡を残さない。これは特に、より厚い酸化物層を形成する傾向がある鉛を含まない端子に有用である。試験接点部材とロードボードを接続するビアはスプリングを備えるように修正でき、同一平面上の端子を備えていないマイクロ回路パッケージを許容し、Ｚ軸適合性を提供する。

この発明は微細ピッチを備えた端子２０に対応し、ダイまたはウェハと相互接続するために容易に用いることができる。この概念は、１．２７ｍｍから最小０．５ｍｍまでのピッチを備えた端子で成功している。非導電性材料はその設計の導電性部分を所定の位置に保持し、上記の代替形態のいずれかの上にパッケージ、ダイ、およびウェハＩ／Ｏを位置合わせする。

図３は、図１と２に示した種類のＢＧＡ型マイクロ回路１０を有するＤＵＴ用の試験レセプタクル３０の一般的な構成を示している。ロードボード４７は開口部またはアパーチャ３３を備えた位置合わせ板４５を支持し、レセプタクル３０内のマイクロ回路１０のＸおよびＹ（座標指示器参照）配置を正確に画成する。マイクロ回路１０が方向形状を有する場合、アパーチャ３３内に対応する形状を含めることが一般的に行われる。

ロードボード４７は、Ｓ＆Ｐ導体を介してケーブル４２に接続した接続パッドをその表面上に保持する。ケーブル４２は、マイクロ回路１０の電気的試験を行う電子回路に接続する。ケーブル４２は、試験電子回路がレセプタクル３０と一体化されている場合は非常に短いか、またはさらにレセプタクル３０に内蔵してもよく、試験電子回路が別個のシャーシ上にある場合はより長くてもよい。

複数の別個の試験接点部材を有する試験接点アレイ４０は、マイクロ回路１０の表面１４上に保持したＢＧＡ端子２０を正確に反映させる。マイクロ回路１０をアパーチャ３３内に挿入すると、端子２０は試験接点アレイ４０に対して正確に位置合わせされる。レセプタクル３０は、この発明を具現化した試験接点アレイ４０に適合するように設計する。

試験接点アレイ４０は、接点膜またはシート５０上に保持する。膜５０はまず、各表面上に導電性の銅層を備えたカプトン（Ｋａｐｔｏｎ）（デュポン社（ＤｕＰｏｎｔ Ｃｏｒｐ．）の登録商標）等の絶縁プラスチックコア層６１（図６参照）を有する。カプトン層および銅層は各々、厚さ０．００１インチ程度であってもよい。アレイ４０内の個々の試験接点は好ましくは、既知のフォトリソグラフィックおよびレーザ加工プロセスを用いて膜５０上またはその内部に形成する。

膜５０は、位置合わせ板４５とロードボード４７の間の領域に配置した穴または端部パターン等の位置合わせ形状を有し、位置合わせ板４７上の対応する突出形状と膜５０の正確な位置合わせを実現する。試験接点４０は全て、膜５０の位置合わせ形状と正確に位置合わせする。この方法では、アレイ４０の試験接点はアパーチャ３３と正確に位置合わせして配置される。

図４の断面図は端部に膜５０を備えた試験レセプタクル３０の一般的な構成を示し、その断面はアレイ４０の試験接点のいくつかを横切っている。個々の部材は図４ではやや間隙を介して配置され、構造をより理解できるようにしている。使用するために構成したとき、膜５０の上面は位置合わせ板４５の下面に接触し、レセプタクル３０の全ての部材は小ネジまたは他の留め具によって共にしっかりと保持する。

膜５０の下面は、所定の設計のインタフェース膜８０と機械的に接触させる。膜８０は、導体ビアのアレイ９０を有する。アレイ９０内の各ビアの端部は膜８０の二つの面をやや超えて延び、試験接点４０を正確に位置合わせする。ここでの用語「ビア」は、膜８０を完全に貫通して延び、膜８０の各側に露出した導電性支柱またはポストを示すために用いられているが、この実施例では、用語「パッド」の方がおそらく「支柱」より実際の形状をより描写している。アレイ９０を有するビアおよび膜８０の他の形状は、既知のフォ
トリソグラフィックプロセスによって従来どおりに形成される。

ビアアレイ９０を有するビアは、二つの主な目的を備えている。まず、アレイ９０のビアは、アレイ４０の試験接点を操作するための機械的支持とクリアランス空間を提供する。さらに、アレイ９０のビアは、アレイ４０内の個々の試験接点をロードボード４７上の接続パッド９１〜９３（図６，７）に電気的に接続する。

アレイ４０内の試験接点部材の構造は、図５〜７に示されている。図５の上の突出部は、アレイ４０の一部を構成する三つの個々の試験接点部材５６〜５８を示している。試験接点５６〜５８は、アレイ４０内の個々の試験接点部材全ての詳細構造を示している。

好ましい一実施例では、アレイ４０内の試験接点５６〜５８は各々、一般的にパイ状に構成した八つの傾斜した指部５６ａ、５６ｂ、５７ａ、５７ｂ等を有する。指部５６ａ等の各々の外端は層６１と一体的であり、一般に同じ円の円弧を形成する。指部５６ａ等は、放射状に配置したスロット６２および未指定の他のスロットによって互いに機械的におよび電気的に絶縁する。レーザ機械加工は、スロット６２を形成する便利な方法である。層６１上の銅の最初の層の部分は除去して、少なくとも各試験接点４０を互いに電気的に絶縁する。ケルビン試験用の場合、単一の試験接点５６のいくつかの指部５６ａ等は、他の指部５６ｂ等と同様に電気的に絶縁できる。

個々の指部５６ａ等は、八つの指部の実施例の場合は各々４５°の円弧の範囲を定める。他の数の指部５６ａ等も、同様にこの発明の精神内にある。実際、パイ状の指部ではなく長方形のものも、ＢＧＡ構成を備えていないＤＵＴに適している。隣接する試験接点５６等の間の薄すぎる膜領域のブリッジを避けるために、個々の試験接点５６等は隣接する互いに対して２２．５°回転させる。この配置は、スロット６２から隣接する試験接点５６等内に可能な限り、試験接点５６等の各々内のスロット６２の端部に間隔を提供する。

図６，７はスロット６２等を介した側断面図であり、スロット６２等は試験接点５６と５８の指部５６ａ、５６ｂ、５８ａ、および５８ｂの下端を規制している。なお、寸法間の割合は原寸と比例関係にはない。これは、発明をより理解しやすくしている。図６，７の断面は、基本的に指部５７ａと５７ｂを二等分している。一組の指部５６ａ等は、一つの試験接点５６等を有する。指部５６ａ等は各々、試験接点４０の他の指部の全てから間隔を有する。

指部５６ａ等は各々、正のＺ方向を向いた接点パッド６３ａ、６３ｂ等を有する。パッド６３ａ、６３ｂ等は試験接点５６用に、端子２０に接触する面を形成する。各指部５６ａ等はさらに、負のＺ方向に下向きの接続パッド７５ａ、７５ｂ等を有する。接点パッド６３ａ、６３ｂ等は、接続パッド７５ａ、７５ｂ等に各々電気的に接触させる。この電気的接続は、図の指部５６ａ等のメッキした端部６９ａ、６９ｂ、７０ａ、７０ｂ、７１ａ、７１ｂを有するか、または都合のよい箇所で、内層６１を介してパッド６３ａ等をパッド７５ａ等に接続するビア（図示せず）を有することができる。

指部５６ａ等は各々片持ち梁を構成し、柔軟層６１によって膜５０の面から弾性的に湾曲させることができ、特定の構成に応じて、パッド６３ａ等および７５ａ等の一方または両方は各指部５６ａ等を有する。指部５６ａ等のベース部における応力集中を避けるために、スロット６２のベース部はスロット６２に沿った他の点より広くてもよい。より幅広のスロット６２のベース部は、小さな円形の開口部または拡張部６６の形状を有することができる。

使用中、指部５６ａ等は、下向き、つまり負のＺ方向にやや湾曲する。湾曲を繰り返す
と、高い応力集中によって、指部５６ａ等に永久歪みが生じることがあり、拡張部６６が少なくとも部分的にそれを緩和する。拡張部６６は、スロット６２を形成するレーザ加工プロセスの一部として形成できる。

インタフェース膜８０は、ロードボード４７と接点膜５０の間に挿入する。膜８０は非常にわずかな柔軟性しか必要とされないので、膜８０は膜５０よりやや厚くてもよい。膜８０内のビアアレイ９０は、円筒形状を備えた個々のビア８３〜８５を有する。膜８０は、ビア８３〜８５によって表されているように、ビアアレイ９０を支持および位置決めし、各々試験接点５６〜５８と位置合わせして配置する。

ロードボード４７は接続パッド９１〜９３を有し、既存の技術を用いてケーブル４２に接続する。パッド９１〜９３は対応するビア８３〜８５と正確に位置合わせし、ビア８３〜８５との確実な電気的および機械的接触を行う。この構成は、ＤＵＴ１０のＢＧＡ接点２０とロードボード４７の接続パッド９１〜９３の間に、極めて短い導電長を提供する。

ビア８３〜８５は、一実施例では固体の円筒を有することができる。しかし、それらのおそらくよりよい構成は、図６，７に示したように、上に開放端を備えたカップ形状である。各ビア８３〜８５の端部は、指部６９ａ等上の隣接する接続パッド７５ａ等、および試験接点５７、５８等の指部上の同様の接続パッドに接触する。

ビア８３〜８５のこの構成には複数の理由が存在する。まず最初に、この構造によって各指部５６ａ等は下向きに自由に湾曲できる。第二に、ビア８３〜８５のカップ状構造は、試験プロセスで生成される避けられない破片の大部分を集めるのに適している。指部５６ａ等は個々のボール２０に接触するので、生成された破片は指部を介して落下してビア８３〜８５内に保持される。この破片からロードボード４７を保護することで、電気的性能の劣化、およびロードボード４７の機械的損傷を防ぐ。

図７は、組み立て時のウェル３０の一部を示している。接続パッド７５ａ、７５ｂ等は、ビア８３にしっかり電気的および機械的に接続する。なお、位置合わせ板４５は、個々の指部５６ａ等の湾曲を制限しない。接続パッド７５ａ等とビア８３の間のしっかりとした機械的接続は、接続パッド７５ａ等とビア８３の間の接触領域を貫通する破片の量を最小にする。

図８は、接点２０が実際に試験手順中であるときの、試験接点５６〜５８に機械的および電気的に接触させたＤＵＴ１０のＢＧＡ端子２０を示している。指部５６ａ等は、試験装置のＤＵＴ搭載部材によって加えられた力の下で、ビア８３〜８５の内部空間に弾性的に別個に変形する。個々のＢＧＡ端子２０がその試験接点５６〜５８に完全には位置合わせされていない場合、個々の指部５６ａ等の別個の適合性によって、試験手順全体で関連の試験接点５６等と対応するＢＧＡ端子２０の間で良好な電気的接触が生じることを確実にする。

スペーサ１００は、搭載中にＺ軸位置内にＤＵＴ１０を適切に配置し、ＤＵＴ１０が試験接点６５等を余分に加圧しないようにする。
各ＢＧＡ端子２０の中央領域は、指部５６ａ等のいずれにも接触しない。従って、これらの中央領域は試験手順中に跡を残さない。

スロット６２によって形成される空間と指部５６ａ等の自由端の間のギャップによって、破片はビア８３〜８５の内部に落下できる。各ビア８３〜８５のカップ構成は破片を捕捉し、破片がロードボード４７に到達し、試験装置の高価な部品であるロードボード４７を機械的に損傷しないようにする。

図９は試験接点５６をさらに拡大した平面図であり、その形状をさらに示している。特に、個々の指部５６ａ等の表面６３ａ等の鋸歯、または歯８８は、試験中、ＢＧＡ端子２０と接触する。歯８８は、端子２０が試験接点５６等に押し付けらている間、ＢＧＡ端子２０上の酸化物層に切り込み、引っ掻く。歯８８は、接点パッド６３ａ等上の都合のよい場所に配置することもできる。理想的には、歯８８は、試験接点５６等の各々を画成する円に対してほぼ放射状に配置する。これによって、マイクロ回路１０をレセプタクル３０内に搭載し、ＢＧＡ端子２０が指部５６等を変形させる間にＢＧＡ端子２０の表面上を歯８８で切り込むことができる。

歯８８は、様々な技術によって形成できる。好ましい技術は、スロット６２を形成するための好ましいレーザ加工プロセスの予期せぬ副産物として、指部５６ａの端部に沿って歯８８を形成することである。スロット形成プロセス中に比較的高いレーザビーム強度を使用すると、膜５０が保持する銅シートにスプラッシュや皺が生じる。理想的には、レーザ加工ビームは膜５０の上面に導かれる。指部５６ａ等の露出した銅面には、ニッケルと金の薄い層がメッキされることが多い。このメッキプロセスは、ＢＧＡ端子２０の表面に適切に切り込む歯８８の機能に影響を与えないと思われる。

次の値は、中心部が８ｍｍのＢＧＡ端子２０用に設計したレセプタクル３０の部品の様々な寸法に適している。全ての値は、ｍｍ単位である。具体的に定められていない寸法のおおよその値は、それらの所定のものから推測できる。

試験接点５６の直径 ０．５
スロット６２の幅 ０．０３
層６１の厚さ ０．０２５
パッド６３ａと７５ａの厚さ ０．０１８
指部５６ａ等のＺ軸適合性は、指部５６ａ等の長さと厚さ、および複数の領域の接触使用を可能にするためのＩ／Ｏ露出部の関数である。

図１０は接点膜５０の一部の斜視図である。個々の接点パッド６３ａ等が、膜５０の周囲の面上にやや突出していることがわかる。
図１１はインタフェース膜８０の拡張部なしの平面図であり、完全なビアアレイ９０と位置合わせ形状９２を備え、位置合わせ板４５に対して膜８０を正確に配置する。

図１２は接点膜５０の拡張部なしの平面図であり、完全な試験接点アレイ４０と位置合わせ形状９５を備え、位置合わせ板４５に対して膜５０を正確に配置する。
ビア８３〜８５はロードボード４７と堅固に接触させ、他の試験接点設計で問題となるロードボード４７の摩耗を低減する。この設計は比較的短い信号路を備え、剛性部品は一つか二つしかないので、経路内により多くの部品を備えた設計の場合より接触抵抗は低く均一になる。さらに、この形状は、試験手順中の電気的性能を改善する。ビア用の中空の導体が存在するので、電界が閉じ込められる。この設計は直角の接続数を低減し、電気的性能および信号忠実度を改善する。

図１３は、ＤＵＴ１０のＺ方向の移動を制限するスペーサ１０５の形状を示している。位置合わせ形状１０５は、試験接点アレイ４０に対してスペーサ１００をＺ方向に適切に配置する。

図１４，１５は内部スプリング１１０を備えるように構成したビア８３〜８５を示しており、内部スプリング１１０は指部５６等の上の中間点に力を加える。図１４は、ビア８３〜８５の内側の底部と個々の指部５６〜５８の間に挿入したスプリング１１０を示して
いる。この実施例は、インタフェース膜８０に加えて第二のインタフェース膜８０'を必
要とすることもできる。スプリング１１０の使用は、Ｚ軸適合性の改善、指部５６〜５８とビア８３〜８５の間の別の導電経路、および全体の電気的性能の改善という利点を有する。

その構造は、ＢＧＡまたはランドデバイスパッケージ上でのケルビン試験を可能にするように修正できる。ケルビン配線は、回路上に配置した場合、ケルビン測定システムに結合させるインタフェースに経路を導くことができ、ケルビン試験システムに適応したコネクタを用いて、基板を修正する必要はない。試験接点５６の構造を修正し、残りの指部５６ａ等から指部５６ａ等の半分を電気的に絶縁できる。個々のビア８３〜８５は分割し、各試験接点５６等を有する二組の指部５６ａ等に別個の接続を提供できる。

やや修正したパッド形式を光学的処理部の基準として使用し、試験コンタクタの部品を非常に正確に配置できる。正確な切り込みパターンを備えた余分な基準パッド上の公差は、コンタクタの素子の最適な中心出しを可能にする。パッドは素子からある距離離すことができ、光学系をパッド上に位置合わせできるようにハウジングは小さな穴を必要とする。このような修正は、位置合わせ板４５を不要にする可能性がある。

また、この設計は各指部５６等の間に電気的絶縁を有することができ、上側からロードボード側への経路数を倍にすることによって熱的性能をより高くし、経路のインダクタンスを低減できる。試験接点５６の他の指部から個々の指部５６ａ等を電気的に絶縁すると、電気的性能を改善できる。

パッド６３ａ等は多くの異なるサイズおよび形状を有し、素子および／または素子パッケージＩ／Ｏのサイズ、形状およびピッチに適合させることができる。層６１、パッド６３ａ等、および７５ａ等の異なる厚さと強度は、素子Ｉ／Ｏに異なる接点力を提供する。この特徴は、広範囲に広がる異なる種類および厚さの酸化物を最も貫通する接点力制御を可能にする。搭載側は、それらが提供可能な力に限定される。接点力を調整する能力によって、接点力を搭載側の力に適合させることができる。

素子の設置点を調整し、挿入力を最適化するために柔軟な絶縁材料が用いられる。スペーサ１００の厚さは、素子または素子パッケージ上のボール延長部の関数にすぎない。接点板と同じ材料からスペーサを形成することによって、実時間の圧縮調整を行い、高い挿入レベルで動作中に接点ピンの応力を開放できる。

この設計は二つの部品だけを用いて、非破壊素子試験中、素子および／または素子パッケージＩ／Ｏとロードボードの間を機械的および電気的にインタフェースさせる。特定の接点膜５０は所定の試験用途に潜在的に使用できるか、または同じピッチを備えた同種の素子の標準的フットプリントとなることができる。インタフェース膜８０は、ＤＵＴ Ｉ／Ｏがロードボード４７と破壊的接触を起こさないことを確実にするような十分に厚く堅固な剛性回路であってもよい。この実施例では、位置合わせ板は上部に適合させ、ＤＵＴを試験接点アレイ４０に位置合わせする。従って、最小のロードボード空間を用いて、複数の素子を同時に試験できる。剛性インタフェース膜８０は、ロードボード上の所定の試験点に信号を直接導く導体経路を有する。その結果、試験接点アレイ４０を標準化しながら、インタフェース膜８０はＤＵＴ固有のものとなる。

試験接点アレイ４０はインタフェース膜８０より製造コストがかかるので、この実施例はコスト優位性を有する。この概念を用いて、ウェハ上のダイおよび共通ダイに接触させることができる。上部のフレキシブルインタフェースは組み込み部品を有することができ、試験コンタクタシステムがプリント回路またはロードボードへの部品のハンダ付けをシ
ミュレートできる。上部のフレキシブルまたはメンブレン回路は、次の特徴を有するように設計される。
１．先々ハンダ付けするためのＩ／Ｏを損傷させない領域内で、素子Ｉ／Ｏと接触させることができる。
２．ワイピング機能が、Ｉ／Ｏ上の酸化物層を拭き取る。
３．フレキシブル回路内のスロットが、使用者指定のＺ適合性を可能にする。
４．フレキシブル回路内のスロットが、より低い接触抵抗およびインダクタンスで素子との複数の接触点を提供する。
５．フレキシブル回路が、回路内に組み込み素子の入出力に近い整合または減結合部品を有する。
６．パッドパターンは素子のピッチ、Ｉ／Ｏサイズ、およびＩ／Ｏ拡張部の関数であり、集積回路パッケージの範囲からダイ上ピッチの範囲まで概念を容易に拡張できる。
７．この概念は、軍事温度範囲で動作する。
８．小さなプリント回路基板空間内で同時に複数の部品を試験可能なことは、製造試験および通電試験に最適である。
９．接点板は、素子上のＩ／Ｏ幾何形状に対して成形できる。
１０．ハンダなしの表面実装接続。
１１．半剛性接点。
１２．ボール、パッドまたは鉛を含む端子に接触可能なこと。
１３．ＤＵＴ端子の複数の別個の接触。
１４．自動中心出し形状および高精度の光学的位置合わせが可能なこと。

下記の剛性基板は、次の特徴を有する。
１．最小の距離でロードボードに直接信号を導く。
２．円筒内の試験下の素子とインタフェースし、ＥＭＩおよびクロストークを低減する。３．特定の信号経路指定を行って、ロードボードを再使用可能にする。
４．コンタクタに極めて高い部品妨害または力が加えられた場合、接点板と高価なロードボードの間に遮蔽部を提供する。何かが壊れようとしている場合、顧客はシステムの最も安価な部品であって欲しいと考える。
５．ハンダなしの表面実装。
６．半剛性接点。

この概念は自動試験環境で用いることができ、試験前にロードボードにコンタクタまたは位置合わせ板をネジ留めする必要はない。これによって、コンタクタを容易に組み立て、交換または洗浄できる。これによって、より小さなピッチの素子をより正確に位置合わせすることもできる。

非常に低い形状を用いるので、電気的性能は市場の他のＢＧＡコンタクタまたはソケットより優れている。コンタクタはロードボード上の摩耗がなく、そのハンダに影響を与えない領域の素子を拭い取り、さらに優れた接点抵抗を提供する。この概念は複数の拭き取り点とボールに接触する冗長性を有し、接触抵抗を低減し、やや破片が存在する場合でも開口部の量を低減する。ＢＧＡインタフェースは、ボールの自己整合を容易にするために用いることができる。この概念の寸法は非常に小さなボールを備えた非常に小さな素子を試験するために容易に拡張でき、一概念として具現化した試験バンプ付きウェハでさえ反転させて、上部からウェハ上のバンプに当てることができる。接点板を１８０°回転させたり、反転させ、さらに適切に機能するように設計を開発することができる。素子がやや位置ズレしても、この特徴は洗浄の必要性を低減し、潜在的な寿命を著しく増大できる。

この概念は、素子上のボールが存在しない場合を判別できる。この概念は、ストリップ試験等の大きな適合性を必要とする用途で非常によく機能する。素子を試験ソケットまた
はコンタクタに挿入する際に生じる破片は、インタフェース膜８０の穴を介してロードボード４７に落下し、試験に影響を与えない。従って、破片の蓄積によって必要となる保守間隔を長くすることができる。フレキシブルインタフェースは、その耐用年数が終了しても、交換が容易で費用対効果が高く廃棄できる。同様のスプリングピンソケットの再構築に数時間かかるのに対して、それは再構築に三分しかかからない。この概念はフレキシブル回路を使用することができ、基板の端部上のコネクタに試験信号を導くのに役立つ。

このケルビンＢＧＡ概念は、ＢＧＡパッケージをケルビン試験するために初めて開発されたものである。ＢＧＡパッケージをケルビン試験する際、試験システムへの外部接続を可能にし、ロードボードに高価な修正を行う必要がないのでこれは極めて有用である。基本的に、この発明を用いる人が試験ソフトウェアの検査結果の接触抵抗を監視したい場合、ケルビン概念を用いるだけでより正確な測定を可能にし、洗浄および保守サイクルの間の時間を延長できる。

当然のことながら、この開示内容は多くの点で例示的なものにすぎない。この発明の範囲を超えることなく、特に、物体の形状、サイズ、材料、および部品の構成といった詳細を変更できる。従って、この発明の範囲は、添付の請求項に規定されるとおりである。

端子アレイを示すＢＧＡマイクロ回路の斜視図。 ＢＧＡマイクロ回路の拡大側面図。 ＤＵＴを備えた試験装置の一部の斜視図。 図３の試験装置の側断面図。 試験接点アレイの一部の実質的な拡大平面図。 分解状態の試験接点アレイの側断面図。 組み立て状態の試験接点アレイの側断面図。 試験接点上の試験位置のボール端子を備えた試験接点アレイの側断面図。 単一の試験接点をさらに拡大した平面図。 試験接点アレイの斜視図。 位置合わせ形状を含む商業的に使用可能な完全なインタフェース膜の平面図。 位置合わせ形状を含む商業的に使用可能な完全な接点膜の平面図。 位置合わせ形状を含む商業的に使用可能な完全なスペーサ膜の平面図。 内部スプリングを備えたビアを用いる別の実施例を示す斜視図。 試験接点指部をバイアスするスプリングの位置を示している、試験接点の平面図。

Claims (20)

1. マイクロ回路端子と一時的な電気的接触を行うための試験接点部材であって、片持ち梁として絶縁膜から突出する弾性指部を有し、マイクロ回路端子に接触させるための導電性接点パッドをその接点側に有する試験接点部材。
2. 複数の隣接する指部を有し、各々が片持ち梁として絶縁膜から突出し、各々がマイクロ回路端子に接触させるための導電層をその接点側に有する請求項１記載の試験接点部材。
3. 複数の隣接する指部を構成する指部を各々傾斜させ、パイ状に構成した請求項２記載の試験接点部材。
4. 膜が指部の外端を支持する請求項３記載の試験接点部材。
5. 指部と膜を一体化させた請求項４記載の試験接点部材。
6. 試験接点部材を構成する複数の指部の他の全ての指部から各指部を機械的に分離する膜内の二つのスロットによって、少なくとも部分的に各指部を画成する、請求項５記載の試験接点部材。
7. 各スロットを放射状に配置した請求項６記載の試験接点部材。
8. 少なくとも一つのスロットが、そのベース部に拡張部を有する請求項６記載の試験接点部材。
9. 各指部が、接点側の反対の指部の側に接続パッドを有する請求項６記載の試験接点部材。
10. 少なくとも一つの個々の指部上の接点パッドと接続パッドを電気的に接続した請求項９記載の試験接点部材。
11. 少なくとも一つの個々の指部が、隣接するスロットの側の少なくとも一部を画成する導電層を有し、前記導電層を接点パッドと接続パットに電気的に接続した請求項１０記載の試験接点部材。
12. 少なくとも一つの指部が、接点パッド上に複数の歯を有する請求項６記載の試験接点部材。
13. 直線パターンに配置した歯が、スロットによって規制した接点パッドの少なくとも一つの端部に沿って延びる請求項１２記載の試験接点部材。
14. 所定のパターンに配置した複数の請求項６記載の試験接点部材を有する試験接点部材アレイ。
15. 隣接する試験接点部材の指部を画成するスロットが、異なる角度方向を有する請求項１４記載のアレイ。
16. ａ）請求項１４記載の試験接点部材アレイと、
    ｂ）実質的に所定のパターンの試験接点部材内に配置した複数の接続ビアを有し、前記接続ビアの各々と試験接点部材の一つとを位置合わせした試験レセプタクル。
17. 複数の接続ビアを支持するインタフェース膜を有する請求項１６記載の試験レセプタクル。
18. 少なくとも一つの接続ビアが開放端を備えたカップ状であり、カップ状ビアの開放端が位置合わせした試験接点部材に接触する請求項１７記載の試験レセプタクル。
19. 実質的に所定のパターンの試験接点部材内に、複数の接続パッドを備えたロードボードを有し、前記ロードボードがインタフェース膜を支持し、各接続パッドと接続ビアの一つを実質的に位置合わせし、それと電気的に接触させた請求項１８記載の試験レセプタクル。
20. 試験接点の少なくとも一つの指部に対して押し付ける内部スプリングをビア内に有する請求項１６記載の試験レセプタクル。

Images