JP2001119277A

JP2001119277A - スルーレート調整可能な出力回路を備えた半導体回路およびその調整方法ならびに自動調整装置

Info

Publication number: JP2001119277A
Application number: JP29575599A
Authority: JP
Inventors: Fumihiko Sakamoto; 文彦坂本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-10-18
Filing date: 1999-10-18
Publication date: 2001-04-27
Anticipated expiration: 2019-10-18
Also published as: FR2799907B1; US6320407B1; FR2799907A1; JP3463628B2

Abstract

(57)【要約】【課題】回路製造技術の複雑化を招かずに、容易かつ精
度良く出力回路のスルーレートを調整可能とする。【解決手段】モード制御端子８にハイレベル信号を供給
して、スルーレート調整用パルスをレプリカゲート６に
供給させ、スイッチ部７によって、観測端子９における
スルーレートが所望値となるように設定する。すると、
出力回路と同一構成で同一半導体基板上に形成されたレ
プリカゲート６は、このスイッチ部７の操作によって発
生されたデジタル信号に基づいてスルーレートが設定さ
れる。また、出力回路４ａ、４ｂ、…、４ｎは、そのス
ルーレートがレプリカゲート６のスルーレートと同じ値
となるように調整される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スルーレート調整
可能な出力回路を備えたデータ伝送回路等の半導体回
路、および、この半導体回路のスルーレート調整方法、
ならびに、この半導体回路のスルーレート自動調整装置
に関する。

【０００２】

【従来の技術】例えばデータ伝送回路等の半導体回路に
あっては、データの伝送周期を短くしてデータ伝送を高
速化するため、このデータ伝送回路の出力段を構成する
出力回路からの出力信号のスルーレートを大きくするこ
とが望まれる。しかし、スルーレートを大きくしていく
と、伝送媒体の周波数特性の影響によって、伝送波形に
歪が生じてしまう。このようなデータ伝送の高速化と伝
送歪の抑制とを両立させるためには、出力回路からの出
力信号のスルーレートが或る規定値内におさまるように
して回路設計を行なう必要がある。

【０００３】しかし、このような回路設計を行なって
も、出力回路の製造ばらつきや経年変化によって、スル
ーレートが所望のものとならない場合があり、これに対
処すべく特開平８−９７６９３号公報において、出力バ
ッファ補償回路に関する技術が開示されている。

【０００４】この出力バッファ補償回路は、内部回路Ｐ
２内の半導体素子の少なくとも電流駆動能力を、これと
同一基板Ｐ３上に形成したリングオシレータによって検
出し、この検出結果に応じて、出力バッファを構成する
可変抵抗素子の可変抵抗値を制御して、スルーレートを
補正するものであった。また、この補正の際の制御信号
は、カウンタや２つのＤ／Ａ変換器を用いて生成し、可
変抵抗素子としてはＭＯＳトランジスタを用いていた。

【発明が解決しようとする課題】この公報記載の出力バ
ッファ補償回路にあっては、リングオシレータによって
内部回路Ｐ２内の半導体素子の電流駆動能力を検出する
ものであり、オームの法則（電流＝電圧／抵抗）を考慮
すると、電流をどれだけ流すことができるかという電流
駆動能力の検出は、換言すれば、抵抗値がどのような値
になっているかを検出することとなる。したがって、確
かに、電流駆動能力を検出することによってスルーレー
ト補正を行なうと、内部回路やリングオシレータに用い
られているトランジスタと同一タイプのトランジスタで
出力バッファを構成した場合、出力バッファ内のトラン
ジスタの抵抗分ばらつきを考慮したスルーレート補正が
可能となることが期待できる。

【０００５】しかしながら、スルーレートの大きさは、
抵抗値と出力バッファ内の寄生容量との積である時定数
によって定まるため、寄生容量の影響を考慮した設計と
しなければ出力バッファ全体での正確なスルーレート調
整を行なうことができないという問題があった。また、
上記公報記載の技術によれば、スルーレート補正のため
の制御信号を生成するために、少なくとも２つのＤ／Ａ
変換器を用いているが、Ｄ／Ａ変換器の精度を確保し
て、目標とする可変抵抗値を精度良く設定するには、回
路規模が大きくなったり、制御回路製造のための特別な
回路製造技術が必要になるといった問題もあった。

【０００６】本発明は、このような従来の課題に鑑みて
なされたものであり、回路製造技術の複雑化を招かず
に、容易かつ精度良く出力回路のスルーレートを所望値
に調整可能な半導体回路やそのスルーレート調整方法を
提供することを目的とする。

【０００７】また、本発明の他の目的は、スルーレート
調整可能な出力回路を備える半導体回路のスルーレート
を自動調整可能な装置を提供することにある。

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、所定機能を実現するための
内部回路からの信号を半導体基板外部への出力信号とす
るスルーレート調整可能な出力回路を備えた半導体回路
において、前記出力回路と同一構成で、前記出力回路と
同一半導体基板上に設けられたレプリカゲートと、前記
レプリカゲートのスルーレートを観測するための観測端
子と、スルーレート調整モードが指定されると、前記レ
プリカゲートにスルーレート調整用パルスを供給するス
ルーレート調整用パルス発生手段と、前記観測端子で観
測される前記レプリカゲートのスルーレートを設定する
ための設定信号を発生させるための設定手段と、を備
え、前記レプリカゲートは、前記設定信号に基づいてそ
のスルーレートが設定されると共に、前記出力回路は、
そのスルーレートが前記レプリカゲートのスルーレート
と同じ値となるように調整されるように構成されるよう
にした。

【０００８】スルーレート調整モードが指定されること
によってスルーレート調整用パルス発生手段から供給さ
れたスルーレート調整用パルスが供給されたレプリカゲ
ートのスルーレートを観測端子で観測しながら、スルー
レートが所望値となるように設定手段を操作する。する
と、レプリカゲートは、この設定手段で発生された設定
信号に基づいてスルーレートが設定される。また、出力
回路は、そのスルーレートがレプリカゲートのスルーレ
ートと同じ値となるように調整される。

【０００９】したがって、この発明によれば、レプリカ
ゲートのスルーレート設定で出力回路のスルーレート調
整が完了するのでスルーレート調整は容易である。しか
も、レプリカゲートは出力回路と同一構成であるので、
特別複雑な回路製造技術を要しなくて済む。さらに、通
常であれば、製造精度や寄生容量等は、出力回路とレプ
リカゲートとで異なるが、出力回路とレプリカゲートと
は同一構成で同一半導体基板上にあるため、これらも両
者で同一のものとなり、レプリカゲートのスルーレート
設定で、これらを考慮した出力回路のスルーレート調整
が精度良く行なわれる。

【００１０】また、請求項２に係る発明は、所定機能を
実現するための内部回路からの信号を半導体基板外部へ
の出力信号とするスルーレート調整可能な出力回路を備
えた半導体回路において、前記出力回路と同一構成で、
前記出力回路と同一半導体基板上に設けられたレプリカ
ゲートと、前記レプリカゲートのスルーレートを観測す
るための観測端子と、前記レプリカゲートにスルーレー
ト調整用パルスを供給するためのスルーレート調整用パ
ルス供給端子と、前記観測端子で観測される前記レプリ
カゲートのスルーレートを設定するための設定信号を発
生させるための設定手段と、を備え、前記レプリカゲー
トは、前記設定信号に基づいてそのスルーレートが設定
されると共に、前記出力回路は、そのスルーレートが前
記レプリカゲートのスルーレートと同じ値となるように
調整されるように構成される、ことを特徴とするスルー
レート調整可能な出力回路を備えた半導体回路である。

【００１１】スルーレート調整用パルス端子から供給さ
れたスルーレート調整用パルスが供給されたレプリカゲ
ートのスルーレートを観測端子で観測しながら、スルー
レートが所望値となるように設定手段を操作する。する
と、レプリカゲートは、この設定手段で発生された設定
信号に基づいてそのスルーレートが設定される。また、
出力回路は、そのスルーレートがレプリカゲートのスル
ーレートと同じ値となるように調整される。

【００１２】したがって、この発明によっても、レプリ
カゲートのスルーレート設定で出力回路のスルーレート
調整が完了するのでスルーレート調整は容易である。し
かも、レプリカゲートは出力回路と同一構成であるの
で、特別複雑な回路製造技術を要しなくて済む。さら
に、通常であれば、製造精度や寄生容量等は、出力回路
とレプリカゲートとで異なるが、出力回路とレプリカゲ
ートとは同一構成で同一半導体基板上にあるため、これ
らも両者で同一のものとなり、レプリカゲートのスルー
レート設定で、これらを考慮した出力回路のスルーレー
ト調整が精度良く行なわれる。

【００１３】また、請求項３に係る発明は、請求項１お
よび２のいずれかに記載のスルーレート調整可能な出力
回路を備えた半導体回路において、前記レプリカゲート
は、受信したデジタル信号に基づいて抵抗値を変化させ
ることによってスルーレート設定が可能に構成され、前
記設定手段は、スイッチ操作に応じて発生されるデジタ
ル信号を前記レプリカゲートに送信する手段である、こ
とを特徴とする。

【００１４】この発明によれば、スイッチ操作を行なっ
て発生されるデジタル信号をレプリカゲートが受信し、
受信したデジタル信号に基づいて抵抗値を変化させてス
ルーレート設定できるので、スイッチ操作により容易に
スルーレート調整ができる。

【００１５】また、請求項４に係る発明は、請求項１に
記載のスルーレート調整可能な出力回路を備えた半導体
回路のスルーレート調整方法であって、スルーレート調
整モードを指定して、前記スルーレート調整用パルス発
生手段から前記レプリカゲートにスルーレート調整用パ
ルスを供給させ、前記設定手段によって、前記観測端子
で観測される前記レプリカゲートのスルーレートが所望
値となるように設定する、スルーレート調整可能な出力
回路を備えた半導体回路のスルーレート調整方法であ
る。

【００１６】また、請求項５に係る発明は、請求項２に
記載のスルーレート調整可能な出力回路を備えた半導体
回路のスルーレート調整方法であって、前記スルーレー
ト調整用パルス供給端子を介して、前記レプリカゲート
に前記スルーレート調整用パルスを供給し、前記設定手
段によって、前記観測端子で観測される前記レプリカゲ
ートのスルーレートが所望値となるように設定する、ス
ルーレート調整可能な出力回路を備えた半導体回路のス
ルーレート調整方法である。

【００１７】したがって、これら請求項４、５の発明に
よっても、レプリカゲートのスルーレート設定で出力回
路のスルーレート調整が完了するのでスルーレート調整
は容易である。しかも、レプリカゲートは、出力回路と
同一構成であるので、特別複雑な回路製造技術を要しな
くて済む。さらに、通常であれば、製造精度や寄生容量
等は、出力回路とレプリカゲートとで異なるが、出力回
路とレプリカゲートとは、同一構成で同一半導体基板上
にあるため、これらも両者で同一のものとなり、レプリ
カゲートのスルーレート設定で、これらを考慮した出力
回路のスルーレート調整が精度良く行なわれる。

【００１８】また、請求項６に係る発明は、所定機能を
実現するための内部回路からの信号を半導体基板外部へ
の出力信号とするスルーレート調整可能な出力回路を備
えた半導体回路において、前記出力回路と同一構成で、
前記出力回路と同一半導体基板上に設けられたレプリカ
ゲートと、前記レプリカゲートのスルーレートを観測す
るための観測端子と、スルーレート調整モードが指定さ
れると、前記レプリカゲートにスルーレート調整用パル
スを供給するスルーレート調整用パルス発生手段と、前
記観測端子で観測される前記レプリカゲートのスルーレ
ートを設定するために、所定変更パターンで変更される
デジタル信号を供給するための端子群と、前記所定変更
パターンで変更されるデジタル信号の内、前記レプリカ
ゲートのスルーレートが所望値となるように設定するた
めのデジタル信号を不揮発的に記憶するメモリと、を備
え、前記レプリカゲートは、前記端子群を介して供給さ
れるデジタル信号に基づいてスルーレートが設定される
と共に、前記出力回路は、前記メモリに記憶されたデジ
タル信号に基づいてスルーレートが調整されるように構
成される、ことを特徴とするスルーレート調整可能な出
力回路を備えた半導体回路である。

【００１９】この発明によれば、観測端子でレプリカゲ
ートのスルーレートを観測しながら、所定の変更パター
ンで変更されるデジタル信号を端子群から供給してい
き、レプリカゲートのスルーレートを所望値とするデジ
タル信号をメモリに記憶する。そして、この記憶された
デジタル信号に基づいて、出力回路のスルーレートもこ
の所望値に調整される。

【００２０】また、請求項７に係る発明は、請求項６に
記載のスルーレート調整可能な出力回路を備えた半導体
回路のスルーレート自動調整装置であって、前記観測端
子からの観測信号を計測する計測手段と、自動調整に関
する制御を行なう制御手段と、を備え、前記制御手段
は、前記スルーレート調整モードを指定して、前記スル
ーレート調整用パルス発生手段から前記レプリカゲート
にスルーレート調整用パルスを供給させ、前記端子群に
供給するデジタル信号を前記所定変更パターンで変更さ
せて、前記計測手段による計測結果が所望値のスルーレ
ートとなるようなデジタル信号を決定し、この決定した
デジタル信号を前記メモリに書き込む、ことを特徴とす
るスルーレート調整可能な出力回路を備えた半導体回路
のスルーレート自動調整装置である。

【００２１】この発明によれば、制御手段は、スルーレ
ート調整用パルス発生手段からレプリカゲートにスルー
レート調整用パルスを供給させ、端子群に供給するデジ
タル信号を所定変更パターンで変更させて、計測結果が
所望値のスルーレートとなるようなデジタル信号を決定
し、決定したデジタル信号をメモリに書き込むので、出
力回路のスルレート調整を自動的に行なうことができ
る。

【００２２】また、請求項８に係る発明は、所定機能を
実現するための内部回路からの信号を半導体基板外部へ
の出力信号とするスルーレート調整可能な出力回路を備
えた半導体回路において、前記出力回路と同一構成で、
前記出力回路と同一半導体基板上に設けられたレプリカ
ゲートと、前記レプリカゲートのスルーレートを観測す
るための観測端子と、前記レプリカゲートにスルーレー
ト調整用パルスを供給するためのスルーレート調整用パ
ルス端子と、前記観測端子で観測される前記レプリカゲ
ートのスルーレートを設定するために、所定変更パター
ンで変更されるデジタル信号を供給するための端子群
と、前記所定変更パターンで変更されるデジタル信号の
内、前記レプリカゲートのスルーレートが所望値となる
ように設定するためのデジタル信号を不揮発的に記憶す
るメモリと、を備え、前記レプリカゲートは、前記端子
群を介して供給されるデジタル信号に基づいてスルーレ
ートが設定されると共に、前記出力回路は、前記メモリ
に記憶されたデジタル信号に基づいてスルーレートが調
整されるように構成される、ことを特徴とするスルーレ
ート調整可能な出力回路を備えた半導体回路である。

【００２３】この発明によれば、観測端子でレプリカゲ
ートのスルーレートを観測しながら、所定の変更パター
ンで変更されるデジタル信号を端子群から供給してい
き、レプリカゲートのスルーレートを所望値とするデジ
タル信号をメモリに記憶する。そして、この記憶された
デジタル値に基づいて、出力回路のスルーレートもこの
所望値に調整される。

【００２４】また、請求項９に係る発明は、請求項８に
記載のスルーレート調整可能な出力回路を備えた半導体
回路のスルーレート自動調整装置であって、前記観測端
子からの観測信号を計測する計測手段と、自動調整に関
する制御を行なう制御手段と、を備え、前記制御手段
は、前記スルーレート調整用パルス供給端子を介して、
前記レプリカゲートに前記スルーレート調整用パルスを
供給し、前記端子群に供給するデジタル信号を前記所定
変更パターンで変更させて、前記計測手段による計測結
果が所望値のスルーレートとなるようなデジタル信号を
決定し、この決定したデジタル信号を前記メモリに書き
込む、ことを特徴とするスルーレート調整可能な出力回
路を備えた半導体回路のスルーレート自動調整装置であ
る。

【００２５】この発明によれば、制御手段は、スルーレ
ート調整用パルス供給端子を介して、レプリカゲートに
スルーレート調整用パルスを供給し、端子群に供給する
デジタル信号を所定変更パターンで変更させて、計測結
果が所望値のスルーレートとなるようなデジタル信号を
決定し、この決定したデジタル信号をメモリに書き込む
ので、出力回路のスルーレート調整を自動的に行なうこ
とができる。

【００２６】また、請求項１０に係る発明は、請求項７
および９のいずれかに記載のスルーレート調整可能な出
力回路を備えた半導体回路のスルーレート自動調整装置
において、前記制御手段は、さらに、自動スルーレート
調整に関する時間の統計処理を行なって、その結果を出
力手段に出力させる手段であることを特徴とする。

【００２７】この発明によれば、制御手段が、自動スル
ーレート調整に関する時間、例えば自動調整に要した時
間の平均値や総和等の統計処理を行なって出力手段に出
力させるので、自動調整工程の管理等に役立つものとな
る。

【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照しつつ説明する。（第１の実施の形態）図１は、本発明の半導体回路の第
１の実施の形態のブロック構成図である。この半導体回
路は、半導体回路内の所定箇所にクロック供給を行なう
クロック生成部３を含み、データ伝送等の所定機能を実
現させるための内部回路２と、スルーレート調整可能な
出力回路４ａ、４ｂ、…、４ｎと、出力回路と同一構成
のレプリカゲート６と、クロック生成部３からクロック
供給を受けてスルーレート調整モードが指示された時に
は所定周期の矩形パルスであるスルーレート調整用パル
スをレプリカゲート６に供給するスルーレート調整用パ
ルス発生部５と、スルーレートを設定するためのスイッ
チ部７とを備えていて、少なくとも出力回路４ａ、４
ｂ、…、４ｎとレプリカゲート６とが同一の半導体基板
１上に形成されている。

【００２８】また、出力回路４ａ、４ｂ、…、４ｎから
半導体基板外部に信号を出力するための出力端子１１
と、レプリカゲート６のスルーレートを観測するための
観測端子９と、スルーレート調整用パルス発生部５にモ
ード制御信号を供給するためのモード制御端子８とが半
導体回路に設けられている。なお、この構成例では出力
回路を複数個備えた場合について図示しているが、出力
回路は１個以上であれば良く、また、内部回路２の前段
に他の半導体回路からの信号を入力するための入力回路
を備えた構成にしても良い。

【００２９】図２は、レプリカゲート６とその周辺部の
回路構成を示した回路図である。なお、本発明において
は、レプリカゲート６の構成は、出力回路４ａ、４ｂ、
…、４ｎの構成と同一で、両者は同一半導体基板上に形
成される点に特徴がある。これを表現するために図２に
おいて、符号６（４ａ、４ｂ、…、４ｎ）と記してい
る。以下においては、レプリカゲート６のみについてそ
の内部構成を説明し、出力回路４ａ、４ｂ、…、４ｎの
内部構成の説明を省略する。

【００３０】レプリカゲート６は、Ｐ型ＭＯＳトランジ
スタ１０３とＮ型ＭＯＳトランジスタ１０４とを接続し
たＣ―ＭＯＳ回路と、Ｐ型ＭＯＳトランジスタ１０３の
ソース端子と電源ライン（Ｖｃｃ）との間に設けられた
抵抗値設定部１００と、Ｎ型ＭＯＳトランジスタ１０４
のソース端子と接地ライン（ｇｎｄ）との間に設けられ
た抵抗値設定部１０１と、Ｃ―ＭＯＳ回路の出力をその
ゲート端子に入力すると共に、そのドレイン端子を抵抗
１０８を介して電源ライン（Ｖｃｃ）とオープンドレイ
ン接続したＮ型ＭＯＳトランジスタ１０８とを有し、Ｎ
型ＭＯＳトランジスタ１０７のドレイン端子には観測端
子９が接続されている。なお、Ｃ―ＭＯＳ回路を構成す
る両トランジスタ１０３、１０４の共通接続されたゲー
トには、図２に示す回路がレプリカゲート６である場合
には、スルーレート調整用パルスが入力される。一方、
図２に示す回路が出力回路４ａ、４ｂ、…、４ｎである
場合には、内部回路２からの信号が入力される。また、
図２に示す回路が出力回路である場合には、Ｎ型ＭＯＳ
トランジスタ１０７のドレイン端子には出力端子１１が
接続される。

【００３１】スイッチ部７は、符号１１０〜１１３、１
２０〜１２３で示される８個の操作スイッチで構成され
ている。この操作スイッチは、例えばディプスイッチや
スプリングシャントで実現可能である。作業員が操作ス
イッチを操作することによって、そのスイッチに対応す
る信号線の電圧レベルが、ハイレベル「Ｈ」またはロー
レベル「Ｌ」のいずれかに設定されるようになってい
る。そして、操作スイッチ１１０、１１１、１１２、１
１３に接続された４本の信号線は、レプリカゲート６お
よび出力回路４ａ、４ｂ、…、４ｎの抵抗値設定部１０
０に接続される。また、操作スイッチ１２０、１２１、
１２２、１２３に接続された４本の信号線は、レプリカ
ゲート６および出力回路４ａ、４ｂ、…、４ｎの抵抗値
設定部１０１に接続されている。なお、抵抗値設定部１
００によって設定された抵抗値と共に、レプリカゲート
６（出力回路４ａ、４ｂ、…、４ｎ）の出力信号の立ち
下がり時スルーレートに寄与する寄生容量を纏めて符号
１０５の容量素子で表現している。同様に、抵抗値設定
部１０１によって設定された抵抗値と共に、レプリカゲ
ート６（出力回路４ａ、４ｂ、…、４ｎ）の出力信号の
立ち上がり時スルーレートに寄与する寄生容量を纏めて
符号１０６の容量素子で表現している。

【００３２】図３は、抵抗値設定部１０１の内部回路構
成図である。この抵抗値設定部１０１は、４個のＮ型Ｍ
ＯＳトランジスタ１３０、１３１、１３２、１３３を並
列接続し、Ｎ型ＭＯＳトランジスタ１３０、１３１、１
３２、１３３夫々のゲート端子を信号線Ｓ１、Ｓ２、Ｓ
３、Ｓ４と接続している。なお、信号線Ｓ１、Ｓ２、Ｓ
３、Ｓ４は、夫々操作スイッチ１２０、１２１、１２
２、１２３と接続している信号線である。信号線Ｓ１、
Ｓ２、Ｓ３、Ｓ４に供給するデジタル信号（１＝ハイレ
ベル「Ｈ」、０＝ローレベル「Ｌ」）によって図中の端
子Ａ−Ｂ間の抵抗値を変化させることができる。例えば
「Ｓ１、Ｓ２、Ｓ３、Ｓ４＝（１０００）」とすれば、
Ｎ型ＭＯＳトランジスタ１３０のみがオン状態となる。
この時の端子Ａ−Ｂ間の抵抗値をＲとすれば、例えば
「Ｓ１、Ｓ２、Ｓ３、Ｓ４＝（１１００）」、「Ｓ１、
Ｓ２、Ｓ３、Ｓ４＝（１１１０）」、「Ｓ１、Ｓ２、Ｓ
３、Ｓ４＝（１１１１）」の端子Ａ−Ｂ間の抵抗値は、
夫々、「Ｒ／２」、「Ｒ／３」、「Ｒ／４」となる。こ
のようにして、操作スイッチ１２０〜１２３の操作によ
って抵抗値設定部１０１の抵抗値を変化させることがで
き、もってスルーレート（レプリカゲート６（出力回路
４ａ、４ｂ、…、４ｎ）の出力信号立ち上がり時）を調
整することができる。

【００３３】同様に、図４は、抵抗値設定部１００の内
部回路構成図である。この抵抗値設定部１００は、４個
のＰ型ＭＯＳトランジスタ１３５、１３６、１３７、１
３８を並列接続し、Ｐ型ＭＯＳトランジスタ１３５、１
３６、１３７、１３８夫々のゲート端子を信号線Ｓ５、
Ｓ６、Ｓ７、Ｓ８と接続している。なお、信号線Ｓ５、
Ｓ６、Ｓ７、Ｓ８は、夫々操作スイッチ１１０、１１
１、１１２、１１３と接続している信号線である。信号
線Ｓ５、Ｓ６、Ｓ７、Ｓ８に供給するデジタル信号（１
＝ハイレベル「Ｈ」、０＝ローレベル「Ｌ」）によって
図中の端子Ｃ−Ｄ間の抵抗値を変化させることができ
る。例えば「Ｓ５、Ｓ６、Ｓ７、Ｓ８＝（０１１１）」
とすれば、Ｐ型ＭＯＳトランジスタ１３５のみがオン状
態となる。この時の端子Ｃ−Ｄ間の抵抗値をＲとすれ
ば、例えば「Ｓ５、Ｓ６、Ｓ７、Ｓ８＝（００１
１）」、「Ｓ５、Ｓ６、Ｓ７、Ｓ８＝（０００１）」、
「Ｓ５、Ｓ６、Ｓ７、Ｓ８＝（００００）」の端子Ｃ−
Ｄ間の抵抗値は、夫々、「Ｒ／２」、「Ｒ／３」、「Ｒ
／４」となる。このようにして、操作スイッチ１１０〜
１１３の操作によって抵抗設定部１０１の抵抗値を変化
させることができ、もってスルーレート（レプリカゲー
ト６（出力回路４ａ、４ｂ、…、４ｎ）の出力信号立ち
下がり時）を調整することができる。

【００３４】ここで、抵抗値設定部１００、１０１にお
いて抵抗値が設定されているものとして、レプリカゲー
ト６（出力回路４ａ、４ｂ、…、４ｎ）内の動作につい
て図２を参照して、より詳細に説明して理解の容易化を
図る。レプリカゲート６（出力回路４ａ、４ｂ、…、４
ｎ）に立ち上がり信号（ローレベルからハイレベルへの
変化信号）が入力された場合、Ｐ型ＭＯＳトランジスタ
１０３がオフ状態になると共に、Ｎ型ＭＯＳトランジス
タ１０４がオン状態となる。この時、抵抗値設定部１０
１で設定された抵抗値と寄生容量１０６の積である時定
数で、図中のノードＭの電圧が下がっていき、その結
果、Ｎ型ＭＯＳトランジスタ１０７がオフ状態となって
観測端子９での電圧がハイレベル（レプリカゲート６
（出力回路４ａ、４ｂ、…、４ｎ）の出力信号立ち上が
り）となる。

【００３５】一方、レプリカゲート６（出力回路４ａ、
４ｂ、…、４ｎ）に立ち下がり信号（ハイレベルからロ
ーレベルへの変化信号）が入力された場合、Ｐ型ＭＯＳ
トランジスタ１０３がオン状態になると共に、Ｎ型ＭＯ
Ｓトランジスタ１０４がオフ状態となる。この時、抵抗
値設定部１００で設定された抵抗値と寄生容量１０５の
積である時定数で、図中のノードＭの電圧が上がってい
き、その結果、Ｎ型ＭＯＳトランジスタ１０７がオン状
態となって観測端子９での電圧がローレベル（レプリカ
ゲート６（出力回路４ａ、４ｂ、…、４ｎ）の出力信号
立ち下がり）となる。

【００３６】このようにして、選択スイッチ１１０〜１
１３、１２０〜１２３の操作を行なって発生されるデジ
タル信号を出力回路４ａ、４ｂ、…、４ｎおよびレプリ
カゲート６が受信し、受信したデジタル信号に基づい
て、スルーレートを調整できるので、スイッチ操作によ
り容易にスルーレート調整ができる。なお、例えば、図
５に示すように、ａ（Ｖ）からｂ（Ｖ）までの立ち上が
り時間ｔｒ、ｂ（Ｖ）からａ（Ｖ）までの立ち下がり時
間ｔｆの夫々が、「ｃ±ｄ（ｎｓｅｃ／ｖ）」、「ｅ±
ｆ（ｎｓｅｃ／ｖ）」なる値となればスルーレートが所
望値となったとしてスルーレート調整を行なえば良い。

【００３７】さて、図１にて示した半導体回路における
出力回路のスルーレート調整方法について説明する。作
業者は、モード制御端子８にハイレベル信号を供給する
と、スルーレート調整用パルス発生部５は、スルーレー
ト調整用パルスをレプリカゲート６に供給する。次に、
観測端子９を介してレプリカゲート６のスルーレートを
オシロスコープ等の波形計測器で測定し、この計測結果
が図５に示したような仕様を満足するか否かを判断す
る。

【００３８】満足されていない場合には、作業者は操作
スイッチ１１０〜１１３、１２０〜１２３を操作する。
具体的には、各操作スイッチに接続される信号線の電圧
レベルをハイレベルまたはローレベルにする操作を、観
測端子９でのスルーレートが仕様を満足するまで行な
う。そして、操作スイッチによる操作が完了されて観測
端子９でのスルーレートが仕様を満足するものとなった
場合には、レプリカゲート６のスルーレート設定が完了
される。この時、各出力回路４ａ、４ｂ、…、４ｎ内の
両抵抗値設定部１００、１０１にも同一の抵抗値を設定
するための信号が供給されて、各出力回路４ａ、４ｂ、
…、４ｎのスルーレートが、レプリカゲート６のスルー
レート設定値と同じくなるように調整される。

【００３９】この実施の形態によれば、モード制御端子
８にハイレベル信号を供給して、スルーレート調整用パ
ルスをプリカゲート６に供給させ、選択スイッチ１１０
〜１１３、１２０〜１２３によって、観測端子９におけ
るスルーレートが所望値となるように設定する。する
と、レプリカゲート６は、この選択スイッチ１１０〜１
１３、１２０〜１２３の操作によって発生されたデジタ
ル信号に基づいてそのスルーレートが設定される。ま
た、出力回路４ａ、４ｂ、…、４ｎは、そのスルーレー
トがレプリカゲートのスルーレートと同じ値となるよう
に調整される。

【００４０】したがって、この発明によれば、レプリカ
ゲート６のスルーレート設定で出力回路４ａ、４ｂ、
…、４ｎのスルーレート調整が完了するのでスルーレー
ト調整は容易である。しかも、レプリカゲート６は、出
力回路４ａ、４ｂ、…、４ｎと同一構成であるので、特
別複雑な回路製造技術を要しなくて済む。さらに、通常
であれば、製造精度や寄生容量等は、出力回路４ａ、４
ｂ、…、４ｎとレプリカゲート６とで異なるが、出力回
路とレプリカゲートとは同一構成で同一半導体基板上に
あるため、これらも両者で同一のものとなり、レプリカ
ゲートのスルーレート設定でこれらを考慮した出力回路
のスルーレート調整が精度良く行なわれる。

【００４１】（第２の実施の形態）この実施の形態は、
スルーレート調整用パルスを直接、レプリカゲート６に
供給してスルーレート調整する点に特徴がある。図６
は、この実施の形態の半導体回路のブロック構成図であ
る。図１に示すものと同一の構成要素には、同一符号を
付している。図１に示す半導体回路との相違点は、スル
ーレート調整用パルス発生部５を設けず、その替わり
に、スルーレート調整用パルスをレプリカゲート６に供
給するためのスルーレート調整用パルス供給端子１０を
設けた点にある。その他、図２乃至図４に示す回路構成
等には相違点がない。

【００４２】さて、図６にて示した半導体回路における
出力回路のスルーレート調整方法について説明する。作
業者は、スルーレート調整用パルス供給端子９を介して
スルーレート調整用パルスをレプリカゲート６に供給す
る。次に、観測端子９を介してレプリカゲート６のスル
ーレートをオシロスコープ等の波形計測器で測定し、こ
の計測結果が図５に示したような仕様を満足するか否か
を判断する。

【００４３】満足されていない場合には、作業者は操作
スイッチ１１０〜１１３、１２０〜１２３を操作する。
具体的には、各選択スイッチに接続される信号線の電圧
レベルをハイレベルまたはローレベルにする操作を、観
測端子９でのスルーレートが仕様を満足するまで行な
う。そして、操作スイッチによる選択が完了されて観測
端子９でのスルーレートが仕様を満足するものとなった
場合には、レプリカゲート６のスルーレート設定が完了
される。この時、各出力回路４ａ、４ｂ、…、４ｎ内の
両抵抗値設定部１００、１０１にも同一の抵抗値を設定
するための信号が供給されて、各出力回路４ａ、４ｂ、
…、４ｎのスルーレートが、レプリカゲート６のスルー
レート設定値と同じくなるように調整される。

【００４４】この実施の形態によれば、スルーレート調
整用パルス供給端子１０を介して、レプリカゲート６に
スルーレート調整用パルスを供給し、選択スイッチ１１
０〜１１３、１２０〜１２３の操作によって、観測端子
９におけるスルーレートが所望値となるように調整す
る。すると、レプリカゲート６は、この選択スイッチ１
１０〜１１３、１２０〜１２３の操作によって発生され
たデジタル信号に基づいてスルーレートが設定される。
また、出力回路４ａ、４ｂ、…、４ｎは、そのスルーレ
ートがレプリカゲートのスルーレートと同じ値となるよ
うに調整される。したがって、この実施の形態によって
も、第１の実施の形態と同様な効果が得られると共に、
さらに、スルーレート調整用パルス発生部５やクロック
生成部３との配線等を設けずに済む。内部回路２側でク
ロック生成部３が不要であれば、クロック生成部３自体
を設けなくて済み、スルーレート調整のための回路規模
の増大分はレプリカゲート６やスイッチ部７の分のみと
なる。

【００４５】（第３の実施の形態）この実施の形態は、
出力回路のスルーレートを自動調整する点に特徴があ
る。図７は、半導体回路２００ａ、２００ｂ、…、のス
ルーレート自動調整ラインを上方から見た模式的説明図
である。半導体回路２００ａ、２００ｂ、…、が所定間
隔で載置されている搬送ベルト３００は、図示しないベ
ルト移動制御機構によって移動制御される。後に説明す
るスルーレート自動調整装置４００は、搬送ベルト３０
０の短手方向の一方の端部に近接するようにして配置さ
れている。そして、図示しないベルト移動制御機構は、
搬送ベルト３００を符号Ｅで示す方向に移動するように
移動制御しながら、搬送されて行く半導体回路２００
ａ、２００ｂ、…、のスルレート調整に必要な端子が、
スルーレート自動調整装置４００の対応する箇所に電気
的に接触するような位置で、移動制御を仮停止をして、
所定時間経過後に再度、符号Ｅ方向への搬送ベルト３０
０の移動制御を行なう。これによって、各半導体回路２
００ａ、２００ｂ、…、がスルーレート自動調整装置４
００によって自動スルーレート調整可能となる。

【００４６】図９は、この実施の形態のレプリカゲート
６とその周辺部の回路構成図であり、この実施の形態に
おいても、出力回路４ａ、４ｂ、…、４ｎは、レプリカ
ゲート６と同一構成で、同一半導体基板１上に形成され
ている。図９に示す回路と、図２に示す回路との違い
は、図２の回路におけるスイッチ部７に替えて、抵抗値
設定部１００、１０１に接続される各信号線に対する端
子１４０〜１４７で構成される抵抗値設定端子群１２を
設け、この抵抗値設定端子群１２を介して各信号線にデ
ジタル信号が供給可能になっている点にある。また、Ｒ
ＯＭ等で構成される不揮発性メモリ１４とこの不揮発性
メモリ１４からの出力をバッファ動作するバッファ１９
とを新たに備えている。なお、このバッファ１９は、ハ
イインピーダンス制御端子１３を介して、ローレベル信
号が供給されるとハイインピーダンス状態となって信号
線と切り離される（通常時はハイレベル信号が供給され
てバッファ動作を行なうように構成されている）。

【００４７】また、通常時には、書込み制御端子１８に
ローレベル信号が印加され、インバータ１６を介して、
ハイレベル信号が不揮発性メモリ１４の読み出し端子
（Ｒ：アクティブハイ）に印加されることで、不揮発性
メモリ１４内の所定エリア（Ｄ０〜Ｄ７）に記憶されて
いるデジタル信号が、バッファ１９を介して、信号線に
供給されるように構成されている（図示しないアドレス
端子等に適切な電圧が印加されるように構成されてい
る）。また、書込み制御端子１８を介して、ハイレベル
信号が不揮発性メモリ１４の書き込み端子（Ｗ：アクテ
ィブハイ）に供給されると、データ端子１７を介して与
えられたデジタル信号が上記所定エリア（Ｄ０〜Ｄ７）
に記憶されるようになっている。なお、読み出し端子
（Ｒ）と書き込み端子（Ｗ）との間にはインバータ１６
が設けられているため、一方の動作が行なわれる時に
は、他方の動作が行なわれないようになっている。

【００４８】したがって、レプリカゲート６のスルーレ
ート設定を行なう際には、ハイインピーダンス制御端子
１３を介して、ローレベル信号を供給して、バッファ１
９を信号線と切り離しておき、後に説明するスルーレー
ト自動調整装置４００が所定変更パターンで変化するデ
ジタル信号（抵抗値設定端子群１２に印加する）の内
で、所望値のスルーレートとなるようなデジタル信号を
決定する。そして、バッファ１９と信号線との切り離し
を行なった状態で、デジタル信号の不揮発性メモリ１４
への書き込み動作を行なう。そのためには、書込み制御
端子１８にハイレベル信号を供給すると共に、データ端
子１７を介してデジタル信号を与えて所定メモリ（Ｄ０
〜Ｄ７）にデジタル信号を書き込む。そして、書込み制
御端子１８へのハイレベル信号の供給を停止し、さらに
ハイインピーダンス端子１３を介してのローレベル信号
の供給を停止して、バッファ１９の信号線との切り離し
を解除することにより、不揮発性メモリ１４に書き込ま
れたデジタル信号が、対応する信号線に供給されるよう
になる。

【００４９】図８は、スルーレート自動調整装置４００
のブロック構成図である。このスルーレート自動調整装
置４００は、半導体回路２００ａ、２００ｂ、…、の所
定の端子に電気的に接触する端子を備えた端子接触部４
１０と、計測部４０１と、制御部４０２と、表示部４０
３と、印刷部４０４とを有して構成される。端子接触部
４１０には、観測端子９に接触する端子９ｂ、抵抗値設
定端子群１２に接触する端子１２ｂ（図では１個のみ記
載）、ハイインピーダンス制御端子１３に接触する端子
１３ｂ、データ端子１７に接触する端子１７ｂ、書込み
制御端子１８に接触する端子１８ｂ、および、モード制
御端子８に接触する端子８ｂを備えている。なお、この
構成は、第１の実施の形態の半導体回路の該当部分を図
９の回路で置き換えた半導体回路の自動スルーレート調
整を行なうためのものである。

【００５０】次に、図１０の制御フローチャート等を参
照して、スルーレート自動調整装置４００の制御動作に
ついて説明する。搬送ベルト３００の仮停止制御によっ
て半導体回路２００ａがスルーレート自動調整対象とな
った場合、端子接触部４１０の端子９ｂ、１２ｂ、１３
ｂ、１７ｂ、１８ｂ、８ｂの夫々は、半導体回路２００
ａの観測端子９、抵抗値設定端子群１２、ハイインピー
ダンス制御端子１３、データ端子１７、書込み制御端子
１８、モード制御端子８と接触する。まず、制御部４０
２は、端子８ｂを介してモード制御端子８にハイレベル
のモード制御信号を供給し（ステップＳ１０００）、端
子１３ｂを介してハイインピーダンス制御端子１３にロ
ーレベル信号を供給する（ステップＳ１００２）。この
結果、スルーレート調整モードとなってスルーレート調
整用パルス発生部５によるレプリカゲート６へのスルー
レート調整用パルスの供給が開始されると共に、不揮発
性メモリ１４が信号線と切り離される。

【００５１】次に、端子９ｂを介して計測部４０１にて
レプリカゲート６のスルーレートが計測されて、制御部
４０２は、この計測結果が仕様を満足するものであると
判断した場合には（Ｙｅｓ）ステップＳ１００５に移行
する。一方、これ以外の場合（Ｎｏ）には、計測結果が
仕様を満足するまで、所定変更パターンで端子１２ｂに
印加するデジタル信号を変更して計測を行ない、仕様を
満足させるデジタル信号を決定する（ステップＳ１００
３、Ｓ１００４）。ここで、所定変更パターンでの変更
としては、端子１４０〜１４７に印加するデジタル信号
を、例えば「００００１１１１」、「１００００１１
１」、「１１００００１１」、「１１１００００１」と
していくことが挙げられる。

【００５２】次に、制御部４０２は、端子１８ｂを介し
て書込み制御端子１８にハイレベル信号を供給し、デー
タを書込み可能にして、先に決定したデジタル信号を端
子１７ｂを介してデータ端子１７から不揮発性メモリ１
４に供給する（ステップＳ１００５）。この結果、所定
エリアには前記決定されたデジタル信号が不揮発的に記
憶される。なお、デジタル信号を半導体回路２００ａに
送った後に、書込み制御端子１８へのハイレベル信号の
供給を停止する。そして、制御部４０２は、端子１３ｂ
を介して供給していたハイインピーダンス制御用のロー
レベル信号の供給を停止し（ステップＳ１００６）、端
子８ｂを介して供給していたモード制御信号の供給を停
止する（ステップＳ１００８）。この結果、バッファ１
９のハイインピーダンス状態が解除され、不揮発性メモ
リ１４の所定エリアのデータが読み出されて信号線上に
供給されるようになり、スルーレート調整用パルス発生
部５によるレプリカゲート６へのスルーレート調整用パ
ルスの供給が停止する。したがって、出力回路４ａ、４
ｂ、…、４ｎのスルーレートが、レプリカゲート６で設
定されたスルーレートと同じくなるようにスルーレート
の自動調整が行なわれる。

【００５３】この実施の形態によれば、観測端子９に接
触する端子９ｂを介してレプリカゲート６のスルーレー
トを観測しながら、所定の変更パターンで変更されるデ
ジタル信号を抵抗値設定端子群１２から供給していき、
レプリカゲート６のスルーレートを所望値とするデジタ
ル信号を不揮発性メモリ１４に記憶する。そして、この
記憶されたデジタル信号に基づいて、出力回路のスルー
レートもこの所望値に調整されるので、スルーレートを
自動調整可能な半導体回路と、このスルーレートの自動
調整を行なう装置とを実現できる。しかも、半導体回路
自体は、第１の実施の形態の効果と同様に、特別複雑な
回路製造技術を要しなく、レプリカゲート６のスルーレ
ート設定で寄生容量等を考慮した出力回路のスルーレー
ト調整が精度良く行なわれる。

【００５４】なお、制御部４０２が、図示しない内蔵タ
イマーによってステップＳ１００３、Ｓ１００４の動作
を完了するまでの時間を計測するようにしておき、さら
に、これらの平均値や日毎の調整時間の総計を求め、こ
れを表示部４０３で表示出力させたり、印刷部４０４に
て印刷出力させたりすることで、製造ライン工程管理の
便宜に供するようにすることもできる。

【００５５】（第４の実施の形態）この実施の形態は、
図６に示す第２の実施の形態の半導体回路の該当部分を
図９の回路で置き換えた半導体回路の自動スルーレート
調整を行なう点に特徴がある。図１１は、この実施の形
態のスルーレート自動調整装置４５０のブロック構成図
である。図８に示す装置と同一の構成要素には、同一の
符号を付している。図１１に示すスルーレート自動調整
装置４５０は、図８に示すスルーレート自動調整装置４
００の端子８ｂに替えて、スルーレート調整用パルス供
給端子１０に接触する端子１０ｂを設けている。そし
て、図１２（ａ）のステップＳ１００１で示される、端
子１０ｂを介しての調整用パルス供給開始動作と、図１
２（ｂ）のステップＳ１００７で示される、端子１０ｂ
を介しての調整用パルス供給停止動作とが、図１０を参
照して説明した制御動作における、端子８ｂを介しての
モード制御信号（ハイレベル）供給開始（ステップＳ１
０００）と、端子８ｂを介してのモード制御信号の供給
停止（ステップＳ１００８）に替えて実行され、自動ス
ルーレート調整が行なわれる（ステップＳ１００１はス
テップＳ１０００に、ステップＳ１００７はステップＳ
１００８に対応する）。

【００５６】この実施の形態によっても、スルーレート
を自動調整可能な半導体回路と、このスルーレートの自
動調整を行なう装置とを実現できる。しかも、半導体回
路自体は、第２の実施の形態の効果と同様に、特別複雑
な回路製造技術を要しなく、レプリカゲート６のスルー
レート設定で、寄生容量等を考慮した出力回路のスルー
レート調整が精度良く行なわれる。なお、この実施の形
態においても、制御部４０５が、調整時間等の統計処理
を行なってその処理結果を表示部４０３に表示出力させ
たり、印刷部４０４で印刷出力させたりして、工程管理
の便宜に供するようにしても良い。

【００５７】以上説明したきた本発明の各実施形態に対
してはその要旨を逸脱しない範囲内での種々の変形を行
なうことができ、例えば、抵抗値設定部１００、１０１
を構成する回路のトランジスタのゲート幅を変えて抵抗
値に重み付けすること等が考えられる。なお、上述して
きた半導体回路としては、データ伝送回路やバスドライ
バ等が挙げられるが、これらには限られない。

【発明の効果】以上説明してきたように、本発明によれ
ば（請求項１乃至６）、レプリカゲートのスルーレート
設定で、出力回路のスルーレート調整が完了するのでス
ルーレート調整は容易である。しかも、レプリカゲート
は出力回路と同一構成であるので、特別複雑な回路製造
技術を要しなくて済む。さらに、通常であれば、製造精
度や寄生容量等は、出力回路とレプリカゲートとで異な
るが、出力回路とレプリカゲートとは同一構成で同一半
導体基板上にあるため、これらも両者で同一のものとな
り、レプリカゲートのスルーレート設定で、これらを考
慮した出力回路のスルーレート調整が精度良く行なわれ
るという効果が得られる。

【００５８】また、本発明の他のものによれば（請求項
６乃至１０）によれば、上記効果に加えて、スルーレー
トを自動調整可能な出力回路を備えた半導体回路やこの
自動調整を行なうための装置を提供できるという効果が
得られる。

【図面の簡単な説明】

【図１】本発明の半導体回路の第１の実施の形態のブロ
ック構成図である。

【図２】レプリカゲート６（出力回路４ａ、４ｂ、…、
４ｎ）とその周辺部の回路図である。

【図３】抵抗値設定部１０１の内部回路構成図である。

【図４】抵抗値設定部１００の内部回路構成図である。

【図５】スルーレートの説明図である。

【図６】本発明の半導体回路の第２の実施の形態のブロ
ック構成図である。

【図７】半導体回路２００ａ、２００ｂ、…、のスルー
レート自動調整ラインの模式的説明図である。

【図８】第３の実施の形態のスルーレート自動調整装置
４００のブロック構成図である。

【図９】第３の実施の形態のレプリカゲート６（出力回
路４ａ、４ｂ、…、４ｎ）とその周辺部の回路図であ
る。

【図１０】第３の実施の形態のスルーレート自動調整装
置４００の制御動作を説明するためのフローチャートで
ある。

【図１１】第４の実施の形態のスルーレート自動調整装
置４５０のブロック構成図である。

【図１２】第４の実施の形態のスルーレート自動調整装
置４５０の制御動作を説明するためのフローチャートで
ある。

【符号の説明】

１半導体基板２内部回路３クロック生成部４ａ、４ｂ、…、４ｎ出力回路５スルーレート調整用パルス発生部６レプリカゲート７スイッチ部８モード制御端子９観測端子１０スルーレート調整用パルス供給端子１１出力端子１２抵抗値設定端子群１３ハイインピーダンス制御端子１４不揮発性メモリ１６インバータ１７データ端子１８書込み制御端子１９バッファ１００抵抗値設定部１０１抵抗値設定部１０３Ｐ型ＭＯＳトランジスタ１０４Ｎ型ＭＯＳトランジスタ１０５寄生容量１０６寄生容量１０８抵抗１０７Ｎ型ＭＯＳトランジスタ１１０、１１１、１１２、１１３選択スイッチ１２０、１２１、１２２、１２３選択スイッチ２００ａ、２００ｂ半導体回路３００搬送ベルト４００スルーレート自動調整装置４０１計測部４０２制御部４０３表示部４０４印刷部４０５制御部４１０端子接触部４５０スルーレート自動調整装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１０月１９日（１９９９．１０．
１９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】スルーレート調整可能な出力回路を備
えた半導体回路およびその調整方法ならびに自動調整装
置

Claims

【特許請求の範囲】

【請求項１】所定機能を実現するための内部回路から
の信号を半導体基板外部への出力信号とするスルーレー
ト調整可能な出力回路を備えた半導体回路において、前記出力回路と同一構成で、前記出力回路と同一半導体
基板上に設けられたレプリカゲートと、前記レプリカゲートのスルーレートを観測するための観
測端子と、スルーレート調整モードが指定されると、前記レプリカ
ゲートにスルーレート調整用パルスを供給するスルーレ
ート調整用パルス発生手段と、前記観測端子で観測される前記レプリカゲートのスルー
レートを設定するための設定信号を発生させるための設
定手段と、を備え、前記レプリカゲートは、前記設定信号に基づいてそのス
ルーレートが設定されると共に、前記出力回路は、その
スルーレートが前記レプリカゲートのスルーレートと同
じ値となるように調整されるように構成される、ことを
特徴とするスルーレート調整可能な出力回路を備えた半
導体回路。
【請求項２】所定機能を実現するための内部回路から
の信号を半導体基板外部への出力信号とするスルーレー
ト調整可能な出力回路を備えた半導体回路において、前記出力回路と同一構成で、前記出力回路と同一半導体
基板上に設けられたレプリカゲートと、前記レプリカゲートのスルーレートを観測するための観
測端子と、前記レプリカゲートにスルーレート調整用パルスを供給
するためのスルーレート調整用パルス供給端子と、前記観測端子で観測される前記レプリカゲートのスルー
レートを設定するための設定信号を発生させるための設
定手段と、を備え、前記レプリカゲートは、前記設定信号に基づいてそのス
ルーレートが設定されると共に、前記出力回路は、その
スルーレートが前記レプリカゲートのスルーレートと同
じ値となるように調整されるように構成される、ことを
特徴とするスルーレート調整可能な出力回路を備えた半
導体回路。
【請求項３】請求項１および２のいずれかに記載のス
ルーレート調整可能な出力回路を備えた半導体回路にお
いて、前記レプリカゲートは、受信したデジタル信号に基づい
て抵抗値を変化させることによってスルーレート設定が
可能に構成され、前記設定手段は、スイッチ操作に応じて発生されるデジ
タル信号を前記レプリカゲートに送信する手段である、
ことを特徴とするスルーレート調整可能な出力回路を備
えた半導体回路。
【請求項４】請求項１に記載のスルーレート調整可能
な出力回路を備えた半導体回路のスルーレート調整方法
であって、スルーレート調整モードを指定して、前記スルーレート
調整用パルス発生手段から前記レプリカゲートにスルー
レート調整用パルスを供給させ、前記設定手段によって、前記観測端子で観測される前記
レプリカゲートのスルーレートが所望値となるように設
定する、スルーレート調整可能な出力回路を備えた半導
体回路のスルーレート調整方法。
【請求項５】請求項２に記載のスルーレート調整可能
な出力回路を備えた半導体回路のスルーレート調整方法
であって、前記スルーレート調整用パルス供給端子を介して、前記
レプリカゲートに前記スルーレート調整用パルスを供給
し、前記設定手段によって、前記観測端子で観測される前記
レプリカゲートのスルーレートが所望値となるように設
定する、スルーレート調整可能な出力回路を備えた半導
体回路のスルーレート調整方法。
【請求項６】所定機能を実現するための内部回路から
の信号を半導体基板外部への出力信号とするスルーレー
ト調整可能な出力回路を備えた半導体回路において、前記出力回路と同一構成で、前記出力回路と同一半導体
基板上に設けられたレプリカゲートと、前記レプリカゲートのスルーレートを観測するための観
測端子と、スルーレート調整モードが指定されると、前記レプリカ
ゲートにスルーレート調整用パルスを供給するスルーレ
ート調整用パルス発生手段と、前記観測端子で観測される前記レプリカゲートのスルー
レートを設定するために、所定変更パターンで変更され
るデジタル信号を供給するための端子群と、前記所定変更パターンで変更されるデジタル信号の内、
前記レプリカゲートのスルーレートが所望値となるよう
に設定するためのデジタル信号を不揮発的に記憶するメ
モリと、を備え、前記レプリカゲートは、前記端子群を介して供給される
デジタル信号に基づいてスルーレートが設定されると共
に、前記出力回路は、前記メモリに記憶されたデジタル
信号に基づいてスルーレートが調整されるように構成さ
れる、ことを特徴とするスルーレート調整可能な出力回
路を備えた半導体回路。
【請求項７】請求項６に記載のスルーレート調整可能
な出力回路を備えた半導体回路のスルーレート自動調整
装置であって、前記観測端子からの観測信号を計測する計測手段と、自動調整に関する制御を行なう制御手段と、を備え、前記制御手段は、前記スルーレート調整モードを指定して、前記スルーレ
ート調整用パルス発生手段から前記レプリカゲートにス
ルーレート調整用パルスを供給させ、前記端子群に供給するデジタル信号を前記所定変更パタ
ーンで変更させて、前記計測手段による計測結果が所望
値のスルーレートとなるようなデジタル信号を決定し、この決定したデジタル信号を前記メモリに書き込む、こ
とを特徴とするスルーレート調整可能な出力回路を備え
た半導体回路のスルーレート自動調整装置。
【請求項８】所定機能を実現するための内部回路から
の信号を半導体基板外部への出力信号とするスルーレー
ト調整可能な出力回路を備えた半導体回路において、前記出力回路と同一構成で、前記出力回路と同一半導体
基板上に設けられたレプリカゲートと、前記レプリカゲートのスルーレートを観測するための観
測端子と、前記レプリカゲートにスルーレート調整用パルスを供給
するためのスルーレート調整用パルス端子と、前記観測端子で観測される前記レプリカゲートのスルー
レートを設定するために、所定変更パターンで変更され
るデジタル信号を供給するための端子群と、前記所定変更パターンで変更されるデジタル信号の内、
前記レプリカゲートのスルーレートが所望値となるよう
に設定するためのデジタル信号を不揮発的に記憶するメ
モリと、を備え、前記レプリカゲートは、前記端子群を介して供給される
デジタル信号に基づいてスルーレートが設定されると共
に、前記出力回路は、前記メモリに記憶されたデジタル
信号に基づいてスルーレートが調整されるように構成さ
れる、ことを特徴とするスルーレート調整可能な出力回
路を備えた半導体回路。
【請求項９】請求項８に記載のスルーレート調整可能
な出力回路を備えた半導体回路のスルーレート自動調整
装置であって、前記観測端子からの観測信号を計測する計測手段と、自動調整に関する制御を行なう制御手段と、を備え、前記制御手段は、前記スルーレート調整用パルス供給端子を介して、前記
レプリカゲートに前記スルーレート調整用パルスを供給
し、前記端子群に供給するデジタル信号を前記所定変更パタ
ーンで変更させて、前記計測手段による計測結果が所望
値のスルーレートとなるようなデジタル信号を決定し、この決定したデジタル信号を前記メモリに書き込む、こ
とを特徴とするスルーレート調整可能な出力回路を備え
た半導体回路のスルーレート自動調整装置。
【請求項１０】請求項７および９のいずれかに記載の
スルーレート調整可能な出力回路を備えた半導体回路の
スルーレート自動調整装置において、前記制御手段は、さらに、自動スルーレート調整に関す
る時間の統計処理を行なって、その結果を出力手段に出
力させる手段である、ことを特徴とするスルーレート調
整可能な出力回路を備えた半導体回路のスルーレート自
動調整装置。