JP2001118870A - ウェハ集積剛性支持リング - Google Patents

ウェハ集積剛性支持リング

Info

Publication number
JP2001118870A
JP2001118870A JP2000319947A JP2000319947A JP2001118870A JP 2001118870 A JP2001118870 A JP 2001118870A JP 2000319947 A JP2000319947 A JP 2000319947A JP 2000319947 A JP2000319947 A JP 2000319947A JP 2001118870 A JP2001118870 A JP 2001118870A
Authority
JP
Japan
Prior art keywords
wafer
shadow mask
additional
peripheral
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000319947A
Other languages
English (en)
Other versions
JP3422767B2 (ja
Inventor
D Cox Harry
ハリー・ディー・コックス
P Daniel David
デービッド・ピー・ダニエル
Joy Garudekki Leonard
レオナード・ジョイ・ガルデッキ
J Gregorich Albert Iii
アルバート・ジェイ・グレゴリッチ・ザ・サード
A Macheru Jurianeru Rusu
ルス・エイ・マチェル・ジュリアネル
H Keeler Charles
チャールズ・エイチ・キーラー
P Purasuki Doris
ドリス・ピー・プラスキ
A Shaffer Mary
メアリー・エイ・シャファー
L Smith David
デービッド・エル・スミス
J Shupehito David
デービッド・ジェイ・シュペヒト
E Waashingu Adorf
アドルフ・イー・ワーシング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001118870A publication Critical patent/JP2001118870A/ja
Application granted granted Critical
Publication of JP3422767B2 publication Critical patent/JP3422767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 ウェハの周囲チップのほとんどに対応する穴
に隣接して配置された追加ダミー穴を含む、半田バンプ
を付着するためのシャドー・マスクを提供する。 【解決手段】 追加ダミーはウェハの接点のより一様な
プラズマ・エッチングをもたらし、周辺チップの接点の
エッチングを改善し、周辺チップの接点の接触抵抗を下
げる。追加の穴は、低い温度でプラスチック基板にチッ
プを装着するため、リフローされた半田バンプに錫など
の追加材料を付着するための第２のシャドー・マスクを
支持するのに使用できる、周辺チップの外側の半田バン
プも提供する。改善されたウェハに対するマスクの整合
補助機構は標準半田バンプで形成される。改善された整
合補助機構はテスト・プローブの損傷を回避し、改善さ
れた粗整合をもたらす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に半田バンプ
相互接続を有する半導体ウェハに関する。より詳細に
は、蒸着半田バンプに関する。さらに詳細には、半田バ
ンプを蒸着するための改善されたシャドー・マスクに関
する。
【０００２】
【従来の技術】半導体ウェハの製作は、ウェハ上の回路
にアクセスするための接点を形成することで終了する。
半田バンプで形成されるフリップ・チップ・ボンドは、
非常に多数の接点をエリア・アレイとして設けることが
できるため、ますます接点に使用されてきている。モリ
ブデンの薄いシート製のシャドー・マスクを通した蒸着
またはスパッタが、半田バンプを形成するために長い間
使用されてきた。
【０００３】従来、鉛含有量が極めて高い半田バンプを
提供することによって、高信頼性の半田バンプ接続が達
成されてきた。これは、鉛含有量の高い半田を溶解する
のに必要な高い温度に耐えられるセラミック基板への半
田バンプ接点では許容できるものであった。しかし、プ
ラスチック基板などの低温基板の接続には、参照のため
本明細書に組み込まれ、本明細書と同じ譲受人に譲渡さ
れたダラル（Dalal）他の米国特許第５７２９８９６号
に記載されているような、標準のリフローされた高鉛組
成の半田バンプ上に低融点の錫キャップを設ける組成が
望ましい。これらの錫キャップ半田バンプを形成するた
めの二重マスク・プロセスは、参照のため本明細書に組
み込まれ、本明細書と同じ譲受人に譲渡されたダラル他
の米国特許第５９２２４９６号に記載されている。しか
し、本発明者らは、錫キャップ付着用の第２のマスク
が、第１のマスキング・ステップで形成された高融点半
田バンプを損傷することを見出した。したがって、第１
のマスキング・ステップで形成された半田バンプの損傷
を回避するようにこのプロセスを改善する解決策が必要
である。
【０００４】さらに、本発明は、第２の問題に対する解
決策も提供する。第１のシャドー・マスクを位置決めし
た後、ウェハにプラズマ・エッチング・ステップを施し
て接点パッドを覆っている酸化物を除去し、接点パッド
と、半田バンプの下にあるメタラジを制限するボールの
間の接触抵抗を低減させる。ウェハのモリブデン・マス
クで覆われた部分は、プラズマから保護され、マスクの
穴の下に位置する接点はプラズマが施され、酸化物が除
去される。しかし、ウェハ全体にわたる酸化物除去の一
様性が問題であり、ウェハの若干の領域は他よりも低い
接触抵抗を有することが見出された。したがって、プラ
ズマ・エッチングのためのよりよい解決策が、ウェハ全
体にわたってより一様な低い接触抵抗を与える方法を提
供するために必要である。接触抵抗の一様性を大幅に改
善し、第２のマスキングおよび付着ステップが使用され
る場合の半田バンプの損傷を回避させる解決策が、本発
明によって提供される。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
一目的は、周辺チップを有し、追加ダミー半田バンプが
周辺チップの各々に隣接して配置されたウェハを提供す
ることである。
【０００６】本発明の他の目的は、追加穴が全ての周辺
チップに隣接してマスク中に設けられた、メタラジを制
限するボールと、ウェハ上のチップの半田バンプとを付
着するためのシャドー・マスクを提供することである。
【０００７】本発明の他の目的は、全ての周辺チップに
隣接してマスク中に追加穴を設けることによりシャドー
・マスクの穴を通したチップ接点のプラズマ・エッチン
グの一様性を改善することである。
【０００８】本発明の他の目的は、全ての周辺チップに
隣接してウェハ上に追加半田バンプを提供することによ
り、シャドー・マスクを第２の半田付着のためのウェハ
上に置いたときに、ウェハのチップ半田バンプの損傷を
回避することである。
【０００９】本発明の一特徴は、ウェハの切断を容易に
するため、追加の半田バンプ中にレーンが設けられるこ
とである。
【００１０】本発明の一特徴は、製品チップ上の半田バ
ンプ・アレイが完全に実装されていない場合でも、ウェ
ハの周囲に沿って少なくとも排除ゾーンまで延びる切断
レーン間に追加半田バンプの完全に実装されたアレイが
提供されることである。
【００１１】本発明の一利点は、ウェハ上の周辺チップ
を超えて延びる半径に対して、電場の一様性が維持され
ることである。
【００１２】本発明の一利点は、接触抵抗の一様性が改
善され、周辺チップの接触抵抗が低減されることであ
る。
【００１３】本発明の一利点は、追加半田バンプが第２
のシャドー・マスクを支持するため、第２のシャドー・
マスクを通して第２の半田付着が行われるとき、周辺チ
ップ上の半田バンプの損傷が軽減または回避されること
である。
【００１４】
【課題を解決するための手段】本発明の上記その他の目
的、特徴、および利点は、接点を有するチップのアレイ
を備えたウェハによって達成される。接点は半田バンプ
を備えている。チップのアレイは、ウェハの周囲に沿っ
て延びる周辺チップを含む。追加ダミー半田バンプが周
辺チップのほとんどに隣接して配置されており、追加ダ
ミー半田バンプは周辺チップの接点処理を改善するため
のものである。
【００１５】接点処理の改善には、追加半田を半田バン
プに付着する第２のマスキング・ステップ中の損傷を回
避することが含まれる。チップ・アレイの周辺に沿って
配置された接点の優れたスパッタ・エッチングの結果と
して、チップ金属とボールで制限されたメタラジとの間
の接触抵抗がより低くなることも含まれる。ボールで制
限されたメタラジには、クロム、銅、金などの金属が含
まれる。
【００１６】本発明の第２の態様は、ウェハ上のチップ
のアレイにおける接点に対応するシャドー・マスクにお
ける穴のアレイを備える、シャドー・マスクである。チ
ップのアレイは、ウェハの周囲に沿って延びる周辺チッ
プを含んでいる。追加ダミー穴が、シャドー・マスク中
にあり、周辺チップのほとんどに対応する穴に隣接して
配置される。この追加ダミー穴は、周辺チップの接点処
理を改善するためのものである。
【００１７】
【発明の実施の形態】本発明者らは、ウェハ２４など通
常の生産における半導体ウェハの周囲チップ２２上の接
点２０が、図１に示す中央チップ２６よりも高い接触抵
抗を有することを見出した。このより高い接触抵抗は、
図２に示すように接点２０における端子金属２９の真空
付着に先立つアルゴン・プラズマ・エッチング・ステッ
プ中に周辺チップ２２上の接点２０に残される酸化物２
８に関係していることが判った。酸化物２８は、最終金
属層３０と端子金属の最初の層であるクロム層３１との
間の界面に配置されていた。周辺チップ２２は、ウェハ
２４上の最も外側の完全にプリントされたチップであ
る。端子金属２９には、クロム層３１と半田バンプ３２
上の銅および金も含まれる。最終金属層３０は、銅、ア
ルミ、またはその他の導体で形成されている。
【００１８】本発明者らは、酸化物２８がアルゴン・プ
ラズマ・エッチング・ステップ中にウェハ２４の周辺３
８の周りの金属層３０から完全に除去されないことを認
めた。また、シャドー・マスク３４の形状がマスク周辺
４６に沿った穴３９ａと、図３に示す中央領域４８にお
ける穴３９ｂで異なるため、プラズマ電力がウェハ２４
の周辺３８において低くなることも認めた。１つの説明
は、プラズマ電力が電流密度に比例して増加することで
ある。ウェハ２４上の周辺チップ２２に対応するマスク
３４の周辺チップ領域４９を超えるとマスク３４に接触
のための穴がないため、プラズマに露出されるマスク３
４の表面積がマスク周辺４６の方が大きいので、電流密
度はマスク周辺４６で低くなる。穴がないことはマスク
導体の面積が大きくなることを意味するので、電流密度
が低くなった。低い電流密度は低い電力密度をもたら
し、したがって、マスク３４の周辺４６周囲の局部領域
におけるエッチングが少なくなる。別の説明も可能であ
る。しかし、本発明者らは、マスク３４に追加穴を設け
て周辺チップの縁部における部分的に分離された穴をな
くすことにより、接点クリーニングが大幅に改善される
ことを見出した。
【００１９】本発明者らは、図４および図５に示すよう
に、マスク周辺４６における追加穴５０を有するマスク
３４'が周辺チップ２２の接点２０の接触抵抗を低減
し、接触抵抗の非一様性の問題を解決し、周辺チップ２
２の接点２０における酸化物２８のエッチングを大幅に
改善し、歩留りを上げることを実験的に見出した。
【００２０】シャドー・マスク３４'における追加穴５
０により、酸化物層２８が周辺チップ２２ならびにウェ
ハ２４のより中央のチップ２６から除去された。本発明
者らは、周辺チップ領域４９における局部プラズマ電力
が、電流密度が増加した追加穴５０に一致するシャドー
・マスク３４'における追加穴５０の存在により増加す
ることを見出した。本発明者らは、周辺チップ領域４９
に隣接するマスクにおける追加穴がウェハ２４上のプラ
ズマの一様性を改善し、したがって周辺チップ２２が中
央チップ２６とほぼ同じ電力密度を受けることを見出し
た。追加穴５０により、プラズマ電場がマスク３４の周
辺チップ領域４９を超えて延びる半径まで均一になり、
これによりウェハ２４全体にわたる接触エッチングの一
様性を改善することができる。その結果、周辺チップ２
２の接触抵抗が低減され、ウェハ横断接触抵抗の一様性
が大幅に改善される。
【００２１】マスク３４'における追加穴５０による酸
化物除去の改善を発見する前に、本発明者らは、ウェハ
２４上の周辺チップ２２の外側に配置された追加半田バ
ンプ３２'が錫でキャップされた半田バンプを有するウ
ェハの製作中に見つかった問題を解決することを発見し
た。本発明者らは、ウェハ２４の周辺チップ２２の外側
に配置された半田バンプ接点３２が、参照のため本明細
書に組み込まれ、同一譲受人に譲渡された米国特許第５
７２９８９６号に記載された錫キャップ・プロセスで第
１のリフローされた半田バンプ接点３２の頂部に低温半
田８２を付着するための第２のシャドー・マスク６０
（図８）のクランプ中にしばしば損傷を受けることを見
出した。また、全ての周辺チップ２２に隣接したウェハ
２４に追加半田バンプ３２'の列を設けることにより、
半田バンプの損傷が回避できることを見出した。追加半
田バンプ３２'は、周辺チップ２２外側の第２のシャド
ー・マスク６０を支持する。これら追加バンプ３２'の
幾つかは損傷されることがあるが、機能周辺チップ２２
における必要な半田バンプ３２はそれらの存在により損
傷から保護されることを見出した。追加半田バンプは、
上述のように、シャドー・マスク３４'に追加穴５０を
設けることによって形成される。したがって、本発明者
らは、マスク３４'に追加穴５０を設ける１つの解決策
が、完全に独立した２つの問題を解決することを見出し
た。接触抵抗の問題は全ての半田バンプ・ウェハに影響
するものであるが、半田バンプ損傷の問題は錫キャップ
を受ける半田バンプを有するウェハだけに影響するもの
である。
【００２２】周辺チップ２２における半田バンプの損傷
は、図８に示す錫キャップの真空付着前に第２のシャド
ー・マスク６０をウェハ２４にクランプする間に生じ
る。通常の処理では、クランプ６９はウェハ２４の裸表
面６４に対してマスク６０を平坦にする。リフローされ
た半田バンプ３２ａの最初の数列は、クランプされたリ
ング６９によって第２のシャドー・マスク６０が下に曲
げられる結果として損傷される。この損傷は、図９に示
すように、追加ダミー半田バンプをウェハ２４上の周辺
チップ２２に隣接した空間に設けた場合は回避される。
このとき、これらの追加ダミー半田バンプ６５はマスク
３４'によって損傷される可能性があるが、チップ半田
バンプ３２ａは元の状態に留まる。追加ダミー半田バン
プ６５は元の半田バンプ接点３２を付着するのに使用さ
れるのと同じシャドー・マスク３４'に追加穴５０を設
けることによって形成される。
【００２３】本発明者らは、追加半田バンプ３２'のア
レイ内に切断レーン６２を設けると切断が容易になるこ
とも見出した。したがって、製品チップ間の切断レーン
は、追加半田バンプを通って進み、したがって追加半田
バンプは切断鋸歯と干渉しない。
【００２４】同様に、追加半田バンプ３２'のアレイ
は、図１０および図１１に示したマスク３４をウェハ２
４に揃えるためのマスク３４上のバー・パターン１０１
や穴パターン１０３など他の構造に必要な領域から省か
れる。バー・パターン１０１または穴パターン１０３を
有するマスク３４は図１２に示すようにウェハ２４上の
パターン１０５と揃えるためにウェハ２４上に置かれ
る。ウェハ２４上のパターン１０５は接点２０を開くの
に使用されるのと同じフォトリソグラフィ・マスクを用
いて形成される。従来技術のバー・パターン１０１に伴
う１つの問題は、リフロー後に形成される半田バンプが
接点半田バンプよりもはるかに背が高く、ウェハ３４を
テストするのに使用されるプローブと干渉することであ
る。バー・パターン１０１のバー１０７の長さと幅が通
常の接点半田バンプ３２ａの直径よりもはるかに大きい
ため、半田バンプが高くなり、リフロー後に半田はビー
ズになる。本発明者らは、リフロー後にウェハ２４上に
形成されるバンプの半田高さがウェハ２４上における他
の半田バンプ３２ａの高さと同一になるため、穴パター
ン１０３が有利なことを見出した。また、穴パターン１
０１を通してのパターン１０５の可視性が、バー・パタ
ーン１０１を通してよりも良好であることが判った。穴
パターン１０３の穴１０９は、ウェハ２４上の円形パタ
ーン１０５の縁部と重なるほど、互いに近接して設けら
れる。穴パターン１０３の穴１１３はウェハ２４上の円
形パターン１１５の中心に置くことができる。これらの
各要因により、従来技術のバー・パターンで達成される
よりも良好なウェハ２４に対するマスク３２'の粗整合
が得られる。穴パターン１０３の穴は製品チップの穴と
大体同じか、より小さいことが好ましい。
【００２５】また、マスク３４'の追加穴５０を超えて
排除ゾーン６４を設けると、切断のための定位置にウェ
ハ２４を精確に配置する真空ツールでウェハ２４を取り
扱うのが容易になることも見出した。マスク３４、３
４'上の排除ゾーン６４は、半田バンプをウェハ２４の
周辺３８に沿った排除領域６６から締め出す。また、切
断レーンの間の、および排除ゾーン６６まで延びる追加
半田バンプのアレイにおける全ての位置に実装すると、
チップ２２、２６上の半田バンプに半田バンプの完全に
実装されたアレイがない場合でも、第２のシャドー・マ
スクに優れた支持を与える、ウェハ２４上の半田バンプ
のアレイを提供することを見出した。また、マスク３
４'における穴５０の実装度が高くても接触抵抗の一様
性に悪影響しないことを見出した。もちろん、マスク３
４"内の穴およびウェハ２４上の追加半田バンプ３２'の
配列は、図７に示すように製品チップ２２、２６の配列
に対応させることができる。これら部分チップ３２'の
各々に対する穴のパターンは、排除ゾーンまで延びてい
る。図４、図５、および図６に示す排除ゾーンは、ウェ
ハの取扱いを頂部からの真空以外によって行う場合に
は、省くことができる。
【００２６】シャドー・マスク３４、３４'を製作する
ステップの１つは検査であり、本発明者らは追加穴５０
の存在が自動検査ツールによる検査のためのマスクの整
合を妨げる可能性があることを見出した。Ｃ４マスク検
査ツール、モデルＢとして知られるこの検査ツールは、
参照のため本明細書に組み込まれ、同じ譲受人に譲渡さ
れた米国特許第４５７０１８０号に記載されている。検
査すべきマスクに対してＣ４マスク検査ツールを整合さ
せるには、四角のコーナ・パターンに配列された１組の
穴の存在が必要である。このパターンは通常、従来技術
によるマスク３４上の周辺チップの縁部で得られるが、
マスク３４'の追加穴５０が四角いコーナ・パターンを
なくすことがある。場合によって、マスク切断レーン６
２'を製作するために幾つかの追加穴５０を除去する
と、Ｃ４マスク検査ツール整合ステップに必要な四角い
コーナの配列がもたらされる。しかし、これは設計の細
部に依存するものであり、四角い構成が必ず作成される
わけではない。
【００２７】本発明の発明者らが採用した解決策は、図
４に示し、図１５にはより高い倍率で示す、パターンに
おけるマスクにさらに追加穴を加えることであった。追
加穴は検査のためツールを揃えるのに使用され、このパ
ターンはＣ４マスク検査ツール基準（fiducial）６８と
して知られる。図４に見えるように、整合を容易にする
ため、多数のこれらの基準がマスクの周辺に置かれる。
しかし本発明者らは、切断のため接着膜上にウェハ２４
を置くために後でウェハを真空操作すると妨げになるの
で、Ｃ４マスク検査ツール基準がウェハ周辺排除領域上
に半田バンプを実際にプリントするのは望ましくないと
認めた。したがって、本発明者らは、ウェハ２４に対し
てマスク３４'を保持するクランプされたリング６９で
覆われたマスクの位置にＣ４マスク検査ツール基準を置
いた。Ｃ４マスク検査ツール基準は、Ｃ４マスク検査ツ
ールの検査ツールによって認識される範囲内であるが、
真空付着を施されたマスク領域の外側に置かれていた。
これらの位置がガード・リングで覆われていたからであ
る。Ｃ４マスク検査ツール基準は全ての設計について同
じ位置に置かれ、別の標準フィーチャと共に全てのマス
クの基本フレーム・データに含まれる。
【００２８】同じように良好に働く別の解決策は、マス
クの検査中にマスクにおける追加穴に覆いを提供するも
のである。このような追加穴に対する覆いはマスキング
・テープによって形成することができる。また、図１６
に示すように、周辺チップ２２の外縁の形状と合致する
切り欠き７２を有するリング７０によっても形成でき
る。リング７０は、マスク検査ステップ中にだけ使用さ
れる。リング７０は、Infinite GraphicsのＰＡＲソフ
トウェアなど標準の回路板生成ソフトウェアを使用し
て、マスク設計データから設計される。さらに別の解決
策は、アクティブ周辺チップ２２用の穴と排除ゾーン６
４の間にはまる追加の完全ダミー・チップ用の穴を追加
することである。これらの完全ダミー・チップはＣ４マ
スク検査ツールに必要な直角パターンをもたらす。排除
ゾーン６４まで延びる部分チップも第２のシャドー・マ
スクの支持の問題およびプラズマ電力の問題を解決する
が、図６に示すようにＣ４マスク検査ツールの検査に必
要な直角パターンを一般にもたらさない。したがって、
部分チップは、Ｃ４マスク検査ツールの検査が必要ない
か、または他の対策が講じられる場合に使用される。
【００２９】マスク３４、３４'は、端子金属２９の付
着中に、マスクとウェハが高温度にあるときに、バイア
上の正しい位置にくるように穴が配置されていなければ
ならない。室温において、マスクは、図１７に示すよう
に（マスクの中心を除き）整合されていない。最も高い
温度は、クロム、銅、および金の端子金属２９の付着中
に生じ、マスク３４、３４'は図１８に示すようにこの
高温付着中に、一般にウェハ２４上の対応する接点２０
上に中心合わせされるように穴３９ａ、３９ｂを配置さ
れていなければならない。図１７ないし図２１は、縮尺
通りに表したものではなく、マスク３４'およびウェハ
２４の室温ミスアラインメントを大幅に誇張してある。
実際の温度に基づくミスアラインメントは、図１７に示
すようにウェハ２４をマスク３２'に対して保持した後
に行われるアルゴン・スパッタ・クリーニング・ステッ
プ中に接点を隠すのに十分ではない。
【００３０】マスク３４'は、リング６９により、また
クランプ（図示せず）によってウェハ２４に対して保持
される。後で、半田付着中に、温度が下がり、端子金属
２９の半田バンプ部分３２、３２'が、特にウェハ２４
の周辺領域に沿って、図１９および図２０に示すように
中心からずれて配置される。図２０は、マスク３２'除
去後の、端子金属２９を示している。しかし、半田バン
プ部分３２、３２'は、以降のリフロー・ステップ中に
クロム−銅−金にそれ自体を中心合わせし、図２１に示
すようにリフローされた半田バンプ３２ａ、３２ａ'と
完成した端子金属２９ａ、２９ａ'をもたらす。
【００３１】同様に、錫キャップの付着に使用される第
２のシャドー・マスク７８は、図２３に示すようにウェ
ハとマスクがリフローされた半田バンプ３２ａ、３２
ａ'に錫キャップ８２を付着中に達成される温度を熱的
に補償する穴８０を持っていなければならない。図２２
は、室温のウェハ２４上に置いたマスクを示し、第２の
シャドー・マスクの穴８４が、特にウェハ２４の周囲に
沿って、リフローされた半田バンプ３２ａ、３２ａ'の
真上に置かれないことを示す。錫キャップ８２の付着
後、マスク７８が除去され、リフローされた半田バンプ
３２ａ、３２ａ'上に錫キャップ８２が残る。
【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３３】（１）接点を有するチップのアレイであっ
て、前記接点が半田バンプを含み、前記チップのアレイ
がウェハの周辺に沿って延びる周辺チップを含んでいる
チップのアレイと、前記周辺チップのほとんどに隣接し
て配置された追加ダミー半田バンプとを含み、前記追加
ダミー半田バンプが前記周辺チップの接点処理を改善す
るためのものである、ウェハ。 （２）前記追加ダミー半田バンプが、周辺チップの半田
バンプを損傷しないように、前記半田バンプ上に材料を
付着するために使用されるシャドー・マスクを支持する
ためのものである上記（１）に記載のウェハ。 （３）前記半田バンプが前記材料の層を含む上記（２）
に記載のウェハ。 （４）前記材料が錫を含む上記（３）に記載のウェハ。 （５）前記材料がリフローされたバンプに付着される上
記（３）に記載のウェハ。 （６）前記追加ダミー半田バンプが鋸歯レーンでは省か
れている上記（１）に記載のウェハ。 （７）前記追加ダミー半田バンプがウェハの前記周辺に
沿ったリング形排除領域では省かれている上記（６）に
記載のウェハ。 （８）前記追加ダミー半田バンプが整合補助機構の領域
では省かれている上記（７）に記載のウェハ。 （９）前記整合補助機構が半田バンプのパターンを含む
上記（８）に記載のウェハ。 （１０）半田バンプの前記パターンが接点に使用される
よりも半田バンプの間隔が狭いパターンを含む上記
（９）に記載のウェハ。 （１１）周辺チップに隣接する前記追加ダミー半田バン
プがバンプの規則正しいアレイに配置されており、前記
鋸歯レーンと前記排除ゾーンの外側の前記アレイの全て
の位置が充填されている上記（７）に記載のウェハ。 （１２）前記追加ダミー半田バンプが前記周辺チップに
隣接したバンプの単一列を含む上記（１）に記載のウェ
ハ。 （１３）前記追加ダミー半田バンプが部分チップに対応
するバンプの追加パターンを含む上記（１）に記載のウ
ェハ。 （１４）前記周辺チップの接点処理の前記改善が、ウェ
ハ上の接点中の絶縁体のプラズマ・エッチングをより一
様にし、周辺チップの接触抵抗をより低くすることであ
る上記（１）に記載のウェハ。 （１５）前記周辺チップの接点が非周辺チップにおける
接触抵抗にほぼ等しい接触抵抗を有する上記（１）に記
載のウェハ。 （１６）前記周辺チップの接点が非周辺チップにおける
絶縁体にほぼ等しい絶縁体を有する上記（１）に記載の
ウェハ。 （１７）ウェハ上のチップのアレイにおける接点に対応
するシャドー・マスク中の穴のアレイであって、チップ
の前記アレイがウェハの周辺に沿って延びる周辺チップ
を含んでいる穴のアレイと、前記周辺チップのほとんど
に対応する穴に隣接して配置されたシャドー・マスク中
の追加ダミー穴とを含み、前記追加ダミー穴が前記周辺
チップの接点処理を改善するためのものであるシャドー
・マスク。 （１８）前記追加ダミー穴が、前記第２シャドー・マス
クが周辺チップの半田バンプを損傷しないように、前記
半田バンプに材料の追加層を付着するために使用される
第２のシャドー・マスクを支持する、追加ダミー半田バ
ンプを提供するためのものである上記（１７）に記載の
シャドー・マスク。 （１９）材料の前記追加層を付着するための前記穴が、
錫付着の温度を補償する位置に配置されている上記（１
８）に記載のシャドー・マスク。 （２０）材料の前記追加層が、前記第２シャドー・マス
クを通してチップ上のリフローされた半田バンプに付着
するためのものである上記（１８）に記載のシャドー・
マスク。 （２１）前記追加ダミー穴が鋸歯レーンでは省かれてい
る上記（１７）に記載のシャドー・マスク。 （２２）前記追加ダミー穴が、シャドー・マスクの前記
周辺に沿って前記周辺チップを超え前記ダミー穴を超え
て延びるリング形排除ゾーンでは省かれている上記（２
１）に記載のシャドー・マスク。 （２３）前記周辺チップの接点処理の前記改善が、前記
周辺チップの接点中の絶縁体の除去を改善し、前記周辺
チップの接触抵抗を低くすることである上記（１７）に
記載のシャドー・マスク。 （２４）前記追加ダミー穴が前記周辺チップのほぼすべ
てに対する穴に隣接して配置されている上記（１７）に
記載のシャドー・マスク。 （２５）前記周辺チップに対応する前記穴が、クロム、
銅、または金を付着する温度を補償するように配置され
ている上記（１７）に記載のシャドー・マスク。 （２６）（ａ）接点を有するチップのアレイを備え、前
記接点が半田バンプを備え、チップの前記アレイがウェ
ハの周辺に沿って延びる周辺チップを含んでいるウェハ
を提供するステップ（ａ）と、（ｂ）前記周辺チップの
ほとんどに隣接して配置された追加ダミー半田バンプを
提供するステップ（ｂ）とを含み、前記追加ダミー半田
バンプが前記周辺チップの接点処理を改善するものであ
る半導体ウェハの製作方法。 （２７）前記ステップ（ｂ）が １．接点を備えるウェハを提供するステップと、 ２．前記追加ダミー半田バンプに対応し、前記マスクの
穴を前記ウェハの接点に揃える追加穴を備えるシャドー
・マスクを提供するステップと、 ３．前記マスクにおける前記穴を通して前記接点におけ
る酸化物をプラズマ・エッチングするステップであっ
て、周辺チップの接点における酸化物が周囲でエッチン
グされ、かつ前記追加穴が存在する結果として非周辺チ
ップの接点がエッチングされるステップと、 ４．ボールで制限されたメタラジと前記穴における半田
バンプの半田を付着するステップとを含む上記（２６）
に記載の半導体ウェハの製作方法。 （２８）前記周辺チップの前記接点処理の改善が、ウェ
ハ上の接点における酸化物のプラズマ・エッチングをよ
り一様にし、周辺チップの接触抵抗をより低くすること
である上記（２７）に記載の半導体ウェハの製作方法。 （２９）前記周辺チップの接点が、非周辺チップにおけ
る接触抵抗の約半分の接触抵抗を有する上記（２８）に
記載の半導体ウェハの製作方法。 （３０）前記周辺の接点が、非周辺チップにおける酸化
物の約半分の酸化物を有する上記（２８）に記載の半導
体ウェハの製作方法。 （３１）前記半田バンプをリフローするステップをさら
に含む上記（２７）に記載の半導体ウェハの製作方法。 （３２）半田バンプ・キャップ・シャドー・マスクを提
供するステップをさらに含み、追加ダミー半田バンプを
提供する前記ステップ（ｂ）が、前記半田バンプ・キャ
ップ・シャドー・マスクが周辺チップ半田バンプを損傷
しないように、前記半田バンプ上に材料を付着するため
に使用される前記半田バンプ・キャップ・シャドー・マ
スクを支持するためのものである上記（３１）に記載の
半導体ウェハの製作方法。 （３３）前記半田バンプ・キャップ・シャドー・マスク
を通して前記半田バンプ上に前記材料の層を付着するス
テップをさらに含む、上記（３２）に記載の半導体ウェ
ハの製作方法。 （３４）前記材料が錫を含む上記（３３）に記載の半導
体ウェハの製作方法。 （３５）前記追加ダミー半田バンプが鋸歯レーンでは省
かれている上記（２６）に記載の半導体ウェハの製作方
法。 （３６）前記追加ダミー半田バンプがウェハの前記周辺
に沿ったリング形排除ゾーンでは省かれている上記（２
６）に記載の半導体ウェハの製作方法。 （３７）前記追加ダミー穴が前記周辺チップのほぼすべ
てに対する穴に隣接して配置されている上記（２６）に
記載の半導体ウェハの製作方法。 （３８）ａ）ウェハ上におけるチップのアレイ上の接点
に対応する穴のアレイをシャドー・マスク中に提供する
ステップであって、チップの前記アレイが前記ウェハの
周辺に沿って延びる周辺チップを含んでいるステップ
と、 ｂ）前記周辺チップのほとんどに対応する穴に隣接して
配置された追加ダミー穴をシャドー・マスク中に提供す
るステップであって、前記追加ダミー穴が前記周辺チッ
プの接点処理を改善するためのものであるステップとを
含むシャドー・マスクを製作する方法。 （３９）前記周辺チップの前記接点処理の改善が、前記
第二のシャドー・マスクが周辺チップの半田バンプを損
傷しないように、前記半田バンプに材料の追加層を付着
するのに使用される第二のシャドー・マスクを支持する
ためのダミー半田バンプを追加することである、上記
（３８）に記載のシャドー・マスクを製作する方法。 （４０）前記追加ダミー穴が鋸歯レーンでは省かれてい
る上記（３８）に記載のシャドー・マスクを製作する方
法。 （４１）前記追加ダミー穴が、前記周辺チップを超え前
記ダミー穴を超えて前記シャドー・マスクの前記周辺に
沿ったリング形排除ゾーンでは省かれている上記（４
０）に記載のシャドー・マスクを製作する方法。 （４２）シャドー・マスクを検査デバイスに揃えるため
に切断レーンの縁部に沿ったダミー穴を使用してマスク
を検査するステップをさらに含む、上記（４０）に記載
のシャドー・マスクを製作する方法。 （４３）追加穴のパターンを使用してマスクを検査する
ステップをさらに含み、前記追加穴が前記周辺チップに
対応する穴を超えて配置されており、前記追加穴がシャ
ドー・マスクを検査デバイスに揃えるためのものであ
り、追加穴の前記パターンがウェハ上にプリントされな
い上記（４０）に記載のシャドー・マスクを製作する方
法。 （４４）追加穴の前記パターンが、穴がガード・リング
によって覆われるように配置されている上記（４３）に
記載のシャドー・マスクを製作する方法。 （４５）前記追加ダミー穴に対する覆いを使用してマス
クを検査するステップをさらに含む上記（４０）に記載
のシャドー・マスクを製作する方法。 （４６）前記追加ダミー穴に対する前記覆いが、周辺チ
ップの外縁に対応する内縁を有するリングである上記
（４０）に記載のシャドー・マスクを製作する方法。 （４７）前記周辺チップの前記接点処理の改善が、ウェ
ハ上の接点のプラズマ・エッチングをより一様にし、周
辺チップに対する接触抵抗を低くすることである上記
（３８）に記載のシャドー・マスクを製作する方法。 （４８）半田バンプ接点を有するチップのアレイと、ウ
ェハを半田バンプ付着マスクと揃えるための半田バンプ
のパターンとを含み、半田バンプの前記パターンが前記
半田バンプ接点とほぼ等しいか、それより小さい寸法を
有するバンプを含むウェハ。 （４９）前記整合半田バンプが前記半田バンプ接点より
も間隔が狭い上記（４８）に記載のウェハ。 （５０）前記整合半田バンプがウェハ上の第２の整合パ
ターンの縁部に対応するように配置されている上記（４
８）に記載のウェハ。
【図面の簡単な説明】
【図１】半田バンプを有するチップを備えたウェハの上
面図である。
【図２】ウェハ金属線と、図１のウェハの周囲チップ上
に配置された半田バンプ接点における端子金属との間の
酸化物を示す図１のウェハの断面図である。
【図３】ウェハ上に端子金属を真空付着するのに使用さ
れるモリブデン・シート中に穴を備えた従来技術のシャ
ドー・マスクの上面図である。
【図４】図３のマスクの穴に加えてウェハの周囲チップ
の位置の外側にある追加穴を備えた本発明のシャドー・
マスクの上面図である。
【図５】図４の部分分解図である。
【図６】図４に示したマスク部分に対応するウェハの上
面図である。
【図７】アレイに対応する追加半田バンプのアレイが製
品チップ上に見られるウェハの部分上面図である。
【図８】ウェハの周囲チップにおける半田バンプに対す
る損傷を示す、半田バンプがリフローされた後にウェハ
にクランプされた第２のシャドー・マスクの断面図であ
る。
【図９】追加ダミー半田バンプに対する損傷を示すが、
ウェハの周囲チップ上の半田バンプに対し損傷がないこ
とを示す、追加ダミー半田バンプを有する半田バンプが
リフローされた後にウェハにクランプされた第２のシャ
ドー・マスクの断面図である。
【図１０】ウェハの周囲チップの位置の外側に配置され
た、マスクをウェハに揃えるための従来技術の整合バー
の上面図である。
【図１１】ウェハにマスクを揃えるために使用される本
発明の整合穴の上面図である。
【図１２】図１０における整合バーまたは図１１におけ
る整合穴と整合されるウェハ上にプリントされた整合マ
スクの上面図である。
【図１３】図１０の整合バーに沿ったｘ線図に現れる、
図１２のウェハ整合マスクの上面図である。
【図１４】図１１の整合穴に沿ったｘ線図に現れる、図
１２のウェハ整合マスクの上面図である。
【図１５】本発明のマスク上のウェハの周辺チップの位
置の外側に、マスク検査用の整合に使用される排除ゾー
ンを超えて配置された、Ｃ４マスク検査ツール基準の上
面図である。
【図１６】マスク検査用の代替整合方法において本発明
のシャドー・マスク上にスタックされるマスクの上面図
である。
【図１７】スパッタ・クリーニングおよび端子金属付着
の準備としてウェハにクランプされたシャドー・マスク
の断面図である。
【図１８】スパッタ・クリーニングおよび高温度でのク
ロム、銅、金の付着後における図７のシャドー・マスク
およびウェハの断面図である。
【図１９】クロム、銅、金の付着よりも低い温度での鉛
および錫の付着後における図１８のシャドー・マスクお
よびウェハの断面図である。
【図２０】マスクの除去後の図１９のシャドー・マスク
およびウェハの断面図である。
【図２１】半田をリフローした後の図２０のシャドー・
マスクおよびウェハの断面図である。
【図２２】図２１に示したステップが完了した後、およ
び第２のシャドー・マスクが錫キャップ付着用のウェハ
にクランプされた後のウェハの断面図である。
【図２３】錫キャップ付着の完了後のウェハおよび第２
のシャドー・マスクの断面図である。
【図２４】第２のシャドー・マスクが除去され、錫キャ
ップの半田バンプが残された後の図２３のウェハの断面
図である。
【符号の説明】
２０ 接点 ２２ 周辺チップ ２４ ウェハ ２６ 中央チップ ２８ 酸化物 ２９ 端子金属 ２９ａ' 端子金属 ３０ 最終金属層 ３１ クロム層 ３２ 半田バンプ ３２' 追加半田バンプ ３２ａ 半田バンプ ３４ シャドー・マスク ３４' シャドー・マスク ３４" マスク ３８ 周辺 ３９ａ 穴 ３９ｂ 穴 ４６ マスク周辺 ４８ マスク中央領域 ４９ 周辺チップ領域 ５０ 追加穴 ６０ シャドー・マスク ６２ 切断レーン ６２' マスク切断レーン ６４ 裸表面 ６５ 追加ダミー半田バンプ ６８ Ｃ４マスク検査ツール基準 ６９ クランプ ７０ リング ７２ 切り欠き ７８ 第２のシャドー・マスク ８０ 穴 ８２ 錫キャップ ８４ 第２のシャドー・マスクの穴 １０１ バー・パターン １０３ 穴パターン １０５ パターン １０７ バー １０９ 穴 １１３ 穴 １１５ 円形パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デービッド・ピー・ダニエル アメリカ合衆国05401 バーモント州バー リントン クリフ・ストリート 172 ア パートメント８ (72)発明者 レオナード・ジョイ・ガルデッキ アメリカ合衆国05451 バーモント州エセ ックス サンドヒル・ロード 157 (72)発明者 アルバート・ジェイ・グレゴリッチ・ザ・ サード アメリカ合衆国05465 バーモント州ジェ リコ カントリー・クラブ・ドライブ 10 (72)発明者 ルス・エイ・マチェル・ジュリアネル アメリカ合衆国05489 バーモント州アン ダーヒル ハイ・メドウ・ロード 17 (72)発明者 チャールズ・エイチ・キーラー アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション アンダーブルッ ク・ロード 22 (72)発明者 ドリス・ピー・プラスキ アメリカ合衆国12531 ニューヨーク州ホ ームズ ダチス・ドライブ 122 (72)発明者 メアリー・エイ・シャファー アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション ヘムロッ ク・ドライブ 54 (72)発明者 デービッド・エル・スミス アメリカ合衆国12569−5801 ニューヨー ク州プレザント・バレー バーキット・ケ ネル・ロード ６ (72)発明者 デービッド・ジェイ・シュペヒト アメリカ合衆国05676 バーモント州ダッ クスベリー クロセット・ヒル・ロード 2574 (72)発明者 アドルフ・イー・ワーシング アメリカ合衆国05486 バーモント州サウ ス・ヒーロー ウィップル・ロード 44

Claims (50)

    【特許請求の範囲】
  1. 【請求項１】接点を有するチップのアレイであって、前
    記接点が半田バンプを含み、前記チップのアレイがウェ
    ハの周辺に沿って延びる周辺チップを含んでいるチップ
    のアレイと、 前記周辺チップのほとんどに隣接して配置された追加ダ
    ミー半田バンプとを含み、前記追加ダミー半田バンプが
    前記周辺チップの接点処理を改善するためのものであ
    る、ウェハ。
  2. 【請求項２】前記追加ダミー半田バンプが、周辺チップ
    の半田バンプを損傷しないように、前記半田バンプ上に
    材料を付着するために使用されるシャドー・マスクを支
    持するためのものである請求項１に記載のウェハ。
  3. 【請求項３】前記半田バンプが前記材料の層を含む請求
    項２に記載のウェハ。
  4. 【請求項４】前記材料が錫を含む請求項３に記載のウェ
    ハ。
  5. 【請求項５】前記材料がリフローされたバンプに付着さ
    れる請求項３に記載のウェハ。
  6. 【請求項６】前記追加ダミー半田バンプが鋸歯レーンで
    は省かれている請求項１に記載のウェハ。
  7. 【請求項７】前記追加ダミー半田バンプがウェハの前記
    周辺に沿ったリング形排除領域では省かれている請求項
    ６に記載のウェハ。
  8. 【請求項８】前記追加ダミー半田バンプが整合補助機構
    の領域では省かれている請求項７に記載のウェハ。
  9. 【請求項９】前記整合補助機構が半田バンプのパターン
    を含む請求項８に記載のウェハ。
  10. 【請求項１０】半田バンプの前記パターンが接点に使用
    されるよりも半田バンプの間隔が狭いパターンを含む請
    求項９に記載のウェハ。
  11. 【請求項１１】周辺チップに隣接する前記追加ダミー半
    田バンプがバンプの規則正しいアレイに配置されてお
    り、前記鋸歯レーンと前記排除ゾーンの外側の前記アレ
    イの全ての位置が充填されている請求項７に記載のウェ
    ハ。
  12. 【請求項１２】前記追加ダミー半田バンプが前記周辺チ
    ップに隣接したバンプの単一列を含む請求項１に記載の
    ウェハ。
  13. 【請求項１３】前記追加ダミー半田バンプが部分チップ
    に対応するバンプの追加パターンを含む請求項１に記載
    のウェハ。
  14. 【請求項１４】前記周辺チップの接点処理の前記改善
    が、ウェハ上の接点中の絶縁体のプラズマ・エッチング
    をより一様にし、周辺チップの接触抵抗をより低くする
    ことである請求項１に記載のウェハ。
  15. 【請求項１５】前記周辺チップの接点が非周辺チップに
    おける接触抵抗にほぼ等しい接触抵抗を有する請求項１
    に記載のウェハ。
  16. 【請求項１６】前記周辺チップの接点が非周辺チップに
    おける絶縁体にほぼ等しい絶縁体を有する請求項１に記
    載のウェハ。
  17. 【請求項１７】ウェハ上のチップのアレイにおける接点
    に対応するシャドー・マスク中の穴のアレイであって、
    チップの前記アレイがウェハの周辺に沿って延びる周辺
    チップを含んでいる穴のアレイと、 前記周辺チップのほとんどに対応する穴に隣接して配置
    されたシャドー・マスク中の追加ダミー穴とを含み、前
    記追加ダミー穴が前記周辺チップの接点処理を改善する
    ためのものであるシャドー・マスク。
  18. 【請求項１８】前記追加ダミー穴が、前記第２シャドー
    ・マスクが周辺チップの半田バンプを損傷しないよう
    に、前記半田バンプに材料の追加層を付着するために使
    用される第２のシャドー・マスクを支持する、追加ダミ
    ー半田バンプを提供するためのものである請求項１７に
    記載のシャドー・マスク。
  19. 【請求項１９】材料の前記追加層を付着するための前記
    穴が、錫付着の温度を補償する位置に配置されている請
    求項１８に記載のシャドー・マスク。
  20. 【請求項２０】材料の前記追加層が、前記第２シャドー
    ・マスクを通してチップ上のリフローされた半田バンプ
    に付着するためのものである請求項１８に記載のシャド
    ー・マスク。
  21. 【請求項２１】前記追加ダミー穴が鋸歯レーンでは省か
    れている請求項１７に記載のシャドー・マスク。
  22. 【請求項２２】前記追加ダミー穴が、シャドー・マスク
    の前記周辺に沿って前記周辺チップを超え前記ダミー穴
    を超えて延びるリング形排除ゾーンでは省かれている請
    求項２１に記載のシャドー・マスク。
  23. 【請求項２３】前記周辺チップの接点処理の前記改善
    が、前記周辺チップの接点中の絶縁体の除去を改善し、
    前記周辺チップの接触抵抗を低くすることである請求項
    １７に記載のシャドー・マスク。
  24. 【請求項２４】前記追加ダミー穴が前記周辺チップのほ
    ぼすべてに対する穴に隣接して配置されている請求項１
    ７に記載のシャドー・マスク。
  25. 【請求項２５】前記周辺チップに対応する前記穴が、ク
    ロム、銅、または金を付着する温度を補償するように配
    置されている請求項１７に記載のシャドー・マスク。
  26. 【請求項２６】（ａ）接点を有するチップのアレイを備
    え、前記接点が半田バンプを備え、チップの前記アレイ
    がウェハの周辺に沿って延びる周辺チップを含んでいる
    ウェハを提供するステップ（ａ）と、 （ｂ）前記周辺チップのほとんどに隣接して配置された
    追加ダミー半田バンプを提供するステップ（ｂ）とを含
    み、前記追加ダミー半田バンプが前記周辺チップの接点
    処理を改善するものである半導体ウェハの製作方法。
  27. 【請求項２７】前記ステップ（ｂ）が １．接点を備えるウェハを提供するステップと、 ２．前記追加ダミー半田バンプに対応し、前記マスクの
    穴を前記ウェハの接点に揃える追加穴を備えるシャドー
    ・マスクを提供するステップと、 ３．前記マスクにおける前記穴を通して前記接点におけ
    る酸化物をプラズマ・エッチングするステップであっ
    て、周辺チップの接点における酸化物が周囲でエッチン
    グされ、かつ前記追加穴が存在する結果として非周辺チ
    ップの接点がエッチングされるステップと、 ４．ボールで制限されたメタラジと前記穴における半田
    バンプの半田を付着するステップとを含む請求項２６に
    記載の半導体ウェハの製作方法。
  28. 【請求項２８】前記周辺チップの前記接点処理の改善
    が、ウェハ上の接点における酸化物のプラズマ・エッチ
    ングをより一様にし、周辺チップの接触抵抗をより低く
    することである請求項２７に記載の半導体ウェハの製作
    方法。
  29. 【請求項２９】前記周辺チップの接点が、非周辺チップ
    における接触抵抗の約半分の接触抵抗を有する請求項２
    ８に記載の半導体ウェハの製作方法。
  30. 【請求項３０】前記周辺の接点が、非周辺チップにおけ
    る酸化物の約半分の酸化物を有する請求項２８に記載の
    半導体ウェハの製作方法。
  31. 【請求項３１】前記半田バンプをリフローするステップ
    をさらに含む請求項２７に記載の半導体ウェハの製作方
    法。
  32. 【請求項３２】半田バンプ・キャップ・シャドー・マス
    クを提供するステップをさらに含み、追加ダミー半田バ
    ンプを提供する前記ステップ（ｂ）が、前記半田バンプ
    ・キャップ・シャドー・マスクが周辺チップ半田バンプ
    を損傷しないように、前記半田バンプ上に材料を付着す
    るために使用される前記半田バンプ・キャップ・シャド
    ー・マスクを支持するためのものである請求項３１に記
    載の半導体ウェハの製作方法。
  33. 【請求項３３】前記半田バンプ・キャップ・シャドー・
    マスクを通して前記半田バンプ上に前記材料の層を付着
    するステップをさらに含む、請求項３２に記載の半導体
    ウェハの製作方法。
  34. 【請求項３４】前記材料が錫を含む請求項３３に記載の
    半導体ウェハの製作方法。
  35. 【請求項３５】前記追加ダミー半田バンプが鋸歯レーン
    では省かれている請求項２６に記載の半導体ウェハの製
    作方法。
  36. 【請求項３６】前記追加ダミー半田バンプがウェハの前
    記周辺に沿ったリング形排除ゾーンでは省かれている請
    求項２６に記載の半導体ウェハの製作方法。
  37. 【請求項３７】前記追加ダミー穴が前記周辺チップのほ
    ぼすべてに対する穴に隣接して配置されている請求項２
    ６に記載の半導体ウェハの製作方法。
  38. 【請求項３８】ａ）ウェハ上におけるチップのアレイ上
    の接点に対応する穴のアレイをシャドー・マスク中に提
    供するステップであって、チップの前記アレイが前記ウ
    ェハの周辺に沿って延びる周辺チップを含んでいるステ
    ップと、 ｂ）前記周辺チップのほとんどに対応する穴に隣接して
    配置された追加ダミー穴をシャドー・マスク中に提供す
    るステップであって、前記追加ダミー穴が前記周辺チッ
    プの接点処理を改善するためのものであるステップとを
    含むシャドー・マスクを製作する方法。
  39. 【請求項３９】前記周辺チップの前記接点処理の改善
    が、前記第二のシャドー・マスクが周辺チップの半田バ
    ンプを損傷しないように、前記半田バンプに材料の追加
    層を付着するのに使用される第二のシャドー・マスクを
    支持するためのダミー半田バンプを追加することであ
    る、請求項３８に記載のシャドー・マスクを製作する方
    法。
  40. 【請求項４０】前記追加ダミー穴が鋸歯レーンでは省か
    れている請求項３８に記載のシャドー・マスクを製作す
    る方法。
  41. 【請求項４１】前記追加ダミー穴が、前記周辺チップを
    超え前記ダミー穴を超えて前記シャドー・マスクの前記
    周辺に沿ったリング形排除ゾーンでは省かれている請求
    項４０に記載のシャドー・マスクを製作する方法。
  42. 【請求項４２】シャドー・マスクを検査デバイスに揃え
    るために切断レーンの縁部に沿ったダミー穴を使用して
    マスクを検査するステップをさらに含む、請求項４０に
    記載のシャドー・マスクを製作する方法。
  43. 【請求項４３】追加穴のパターンを使用してマスクを検
    査するステップをさらに含み、前記追加穴が前記周辺チ
    ップに対応する穴を超えて配置されており、前記追加穴
    がシャドー・マスクを検査デバイスに揃えるためのもの
    であり、追加穴の前記パターンがウェハ上にプリントさ
    れない請求項４０に記載のシャドー・マスクを製作する
    方法。
  44. 【請求項４４】追加穴の前記パターンが、穴がガード・
    リングによって覆われるように配置されている請求項４
    ３に記載のシャドー・マスクを製作する方法。
  45. 【請求項４５】前記追加ダミー穴に対する覆いを使用し
    てマスクを検査するステップをさらに含む請求項４０に
    記載のシャドー・マスクを製作する方法。
  46. 【請求項４６】前記追加ダミー穴に対する前記覆いが、
    周辺チップの外縁に対応する内縁を有するリングである
    請求項４０に記載のシャドー・マスクを製作する方法。
  47. 【請求項４７】前記周辺チップの前記接点処理の改善
    が、ウェハ上の接点のプラズマ・エッチングをより一様
    にし、周辺チップに対する接触抵抗を低くすることであ
    る請求項３８に記載のシャドー・マスクを製作する方
    法。
  48. 【請求項４８】半田バンプ接点を有するチップのアレイ
    と、 ウェハを半田バンプ付着マスクと揃えるための半田バン
    プのパターンとを含み、半田バンプの前記パターンが前
    記半田バンプ接点とほぼ等しいか、それより小さい寸法
    を有するバンプを含むウェハ。
  49. 【請求項４９】前記整合半田バンプが前記半田バンプ接
    点よりも間隔が狭い請求項４８に記載のウェハ。
  50. 【請求項５０】前記整合半田バンプがウェハ上の第２の
    整合パターンの縁部に対応するように配置されている請
    求項４８に記載のウェハ。
JP2000319947A 1999-10-21 2000-10-19 ウェハ、シャドー・マスク、半導体ウエハの製造方法及びシャドー・マスクの製造方法 Expired - Fee Related JP3422767B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42269799A 1999-10-21 1999-10-21
US09/422697 1999-10-21

Publications (2)

Publication Number Publication Date
JP2001118870A true JP2001118870A (ja) 2001-04-27
JP3422767B2 JP3422767B2 (ja) 2003-06-30

Family

ID=23675971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000319947A Expired - Fee Related JP3422767B2 (ja) 1999-10-21 2000-10-19 ウェハ、シャドー・マスク、半導体ウエハの製造方法及びシャドー・マスクの製造方法

Country Status (8)

Country Link
US (3) US6706621B2 (ja)
JP (1) JP3422767B2 (ja)
KR (1) KR100370294B1 (ja)
CN (1) CN1199263C (ja)
CA (1) CA2313551A1 (ja)
MY (1) MY126982A (ja)
SG (1) SG96575A1 (ja)
TW (1) TW505949B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582092B2 (en) 2003-06-25 2009-09-01 Depuy Products, Inc. Assembly tool for modular implants and associated method
US8998919B2 (en) 2003-06-25 2015-04-07 DePuy Synthes Products, LLC Assembly tool for modular implants, kit and associated method
US7297166B2 (en) 2003-06-25 2007-11-20 Depuy Products, Inc. Assembly tool for modular implants and associated method
DE20315676U1 (de) * 2003-10-11 2003-12-11 Kronotec Ag Paneel, insbesondere Bodenpaneel
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
US8556912B2 (en) 2007-10-30 2013-10-15 DePuy Synthes Products, LLC Taper disengagement tool
US8518050B2 (en) 2007-10-31 2013-08-27 DePuy Synthes Products, LLC Modular taper assembly device
TWI495915B (zh) * 2009-10-21 2015-08-11 Hitachi Chemical Co Ltd Optical waveguide substrate having a positioning structure, a method of manufacturing the same, and a method of manufacturing the photoelectric hybrid substrate
US8533921B2 (en) 2010-06-15 2013-09-17 DePuy Synthes Products, LLC Spiral assembly tool
US9095452B2 (en) 2010-09-01 2015-08-04 DePuy Synthes Products, Inc. Disassembly tool
KR101234953B1 (ko) * 2011-02-28 2013-02-19 하이디스 테크놀로지 주식회사 박막 증착용 쉐도우마스크
EP2842519B1 (en) 2011-04-06 2017-05-17 DePuy Synthes Products, LLC Modular orthopaedic hip prosthesis
JP5869902B2 (ja) * 2012-02-14 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及びウェハ
CN111584368B (zh) * 2020-04-23 2022-12-30 中国科学院上海技术物理研究所 红外焦平面器件用高密度微细铟柱阵列顶端凹点成型方法
US20230282502A1 (en) * 2022-03-03 2023-09-07 Micron Technology, Inc. Wafer carrier with reticle template for marking reticle fields on a semiconductor wafer

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3267548D1 (en) 1982-05-28 1986-01-02 Ibm Deutschland Process and device for an automatic optical inspection
US4969198A (en) 1986-04-17 1990-11-06 International Business Machines Corporation System for automatic inspection of periodic patterns
JPS62277751A (ja) 1986-05-27 1987-12-02 Nippon Denso Co Ltd 半導体装置の製造方法
US5018211A (en) 1988-10-31 1991-05-21 International Business Machines Corp. System for detecting and analyzing rounded objects
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
JP2833167B2 (ja) 1990-07-10 1998-12-09 富士通株式会社 はんだバンプの形成方法および実装方法
US5075965A (en) 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
JPH05326525A (ja) 1992-05-21 1993-12-10 Matsushita Electric Ind Co Ltd 突起電極製造方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH08225918A (ja) 1995-02-23 1996-09-03 Fujitsu Ltd マスク蒸着方法
JP3367826B2 (ja) * 1996-06-14 2003-01-20 東芝マイクロエレクトロニクス株式会社 半導体メモリ装置及びその製造方法
US6127735A (en) 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
JP2962256B2 (ja) * 1997-01-29 1999-10-12 日本電気株式会社 はんだバンプの形成方法
US5949547A (en) * 1997-02-20 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. System for in-line monitoring of photo processing in VLSI fabrication
US6372624B1 (en) * 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
US5922496A (en) * 1997-11-18 1999-07-13 International Business Machines Corporation Selective deposition mask and method for making the same
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
JP3458700B2 (ja) * 1998-03-25 2003-10-20 千住金属工業株式会社 はんだバンプ一括形成法
US6293270B1 (en) * 1998-06-17 2001-09-25 Canon Kabushiki Kaisha Manufacturing method of liquid jet recording head, liquid jet recording head manufactured by this manufacturing method, and manufacturing method of element substrate for liquid jet recording head
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring
JP2000299336A (ja) 1999-04-13 2000-10-24 Toshiba Corp 印刷マスクおよびそれを用いて製造された半導体装置
US6332988B1 (en) * 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US6342735B1 (en) * 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
US6146984A (en) * 1999-10-08 2000-11-14 Agilent Technologies Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
US6500764B1 (en) * 2001-10-29 2002-12-31 Fairchild Semiconductor Corporation Method for thinning a semiconductor substrate

Also Published As

Publication number Publication date
JP3422767B2 (ja) 2003-06-30
US7138326B2 (en) 2006-11-21
US20030071329A1 (en) 2003-04-17
CA2313551A1 (en) 2001-04-21
KR20010040082A (ko) 2001-05-15
US20040135233A1 (en) 2004-07-15
SG96575A1 (en) 2003-06-16
CN1199263C (zh) 2005-04-27
TW505949B (en) 2002-10-11
KR100370294B1 (ko) 2003-01-30
CN1308374A (zh) 2001-08-15
US6706621B2 (en) 2004-03-16
MY126982A (en) 2006-11-30
US20070045830A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
US20070045830A1 (en) Wafer integrated rigid support ring
US5149671A (en) Method for forming multilayer indium bump contact
US8268717B2 (en) Manufacturing method of bump structure with annular support
KR100712772B1 (ko) Ｉｃ 칩을 지지 기판에 본딩하는 방법
US8501579B2 (en) Process of fabricating chip
US6084312A (en) Semiconductor devices having double pad structure
CN115332229A (zh) 半导体封装及其制造方法
EP0583877B1 (en) Bond pad structure of an integrated circuit and manufacturing method thereof
US6729528B2 (en) Recognition device, bonding device, and method of manufacturing a circuit device
US8846532B2 (en) Method and apparatus for ultra thin wafer backside processing
CN112106191A (zh) 用于晶片级芯片封装的半导体结构和方法
JPH06302925A (ja) 基板とそれに用いるアライメントマーク
JP4733347B2 (ja) パッドとパッドがはんだ付けされた支持基板を有するカラー画像センサの製造方法
EP1211723B1 (en) Optimized metal fuse process in semiconductor device
US20080135981A1 (en) Substrate Laser Marking
JP3371177B2 (ja) 蒸着装置とフリップチップｉｃの製造方法
KR100247700B1 (ko) 반도체장치의 제조방법
JPH07240431A (ja) 回路基板の位置合わせマークとその製造方法
JPH11260847A (ja) 半田バンプの形成方法
KR20000074803A (ko) 웨이퍼 레벨에서의 솔더 볼 형성 방법
JPH1187403A (ja) 半導体装置およびその製造方法
WO1992011743A2 (en) An interconnect structure for connecting electronic devices
JPS5871615A (ja) 半導体装置の製造方法
JP2000299336A (ja) 印刷マスクおよびそれを用いて製造された半導体装置
JPH023918A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees