JPH08225918A - マスク蒸着方法 - Google Patents
マスク蒸着方法Info
- Publication number
- JPH08225918A JPH08225918A JP7035072A JP3507295A JPH08225918A JP H08225918 A JPH08225918 A JP H08225918A JP 7035072 A JP7035072 A JP 7035072A JP 3507295 A JP3507295 A JP 3507295A JP H08225918 A JPH08225918 A JP H08225918A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- vapor deposition
- wafer
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
(57)【要約】
【目的】蒸着によりマスクを介して被成膜基板上に選択
的に成膜するマスク蒸着方法に関し、マスクの位置合わ
せが容易で、かつ無駄な材料や余計な手間がかからない
マスク蒸着方法を提供する。 【構成】成膜部２２と位置出し用の２つ以上の突起２３
を有する被成膜基板２１と、成膜部２２に対応する位置
に第１の開口26ａが形成され、突起２３に対応する位置
に第２の開口26ｂが形成されたマスク２６とを第２の開
口26ｂに突起２３が挿入されるようにして重ね、蒸着に
より第１の開口26ａを通して成膜部２２に導電膜或いは
絶縁膜２８を成膜する。
的に成膜するマスク蒸着方法に関し、マスクの位置合わ
せが容易で、かつ無駄な材料や余計な手間がかからない
マスク蒸着方法を提供する。 【構成】成膜部２２と位置出し用の２つ以上の突起２３
を有する被成膜基板２１と、成膜部２２に対応する位置
に第１の開口26ａが形成され、突起２３に対応する位置
に第２の開口26ｂが形成されたマスク２６とを第２の開
口26ｂに突起２３が挿入されるようにして重ね、蒸着に
より第１の開口26ａを通して成膜部２２に導電膜或いは
絶縁膜２８を成膜する。
Description
【０００１】
【産業上の利用分野】本発明はマスク蒸着方法に関し、
より詳しくは、蒸着によりメタルマスクを介して被成膜
基板上に選択的に導電膜や絶縁膜を成膜するマスク蒸着
方法に関する。マスク蒸着は半導体集積回路装置の製造
工程においてパターニングのための形成膜のエッチング
が難しい場合や工程の簡略化を図る場合等に幅広く用い
られているが、半導体装置の高密度化に伴い、マスク位
置合わせ精度の向上等が望まれている。
より詳しくは、蒸着によりメタルマスクを介して被成膜
基板上に選択的に導電膜や絶縁膜を成膜するマスク蒸着
方法に関する。マスク蒸着は半導体集積回路装置の製造
工程においてパターニングのための形成膜のエッチング
が難しい場合や工程の簡略化を図る場合等に幅広く用い
られているが、半導体装置の高密度化に伴い、マスク位
置合わせ精度の向上等が望まれている。
【０００２】
【従来の技術】半導体装置は、高性能化により回路形成
密度や信号取り出し用の引出し電極の配置密度はますま
す高くなる傾向がある。しかしながら、従来のワイヤボ
ンディング法やＴＡＢ（Tape carrier Automated Bondi
ng）法では、図４（ａ），（ｂ）に示すように、チップ
１上の引出し電極２から引出されるリード３ａ同士或い
はリード３ｂ同士の交差や接触を避けるため、チップ１
の周辺部にしかその引出し電極２を形成することが出来
ない。従って、そのためのスペースが必要である。ま
た、中央部の回路と引出し電極２をつなぐ接続配線の形
成スペースも必要になる。このため、更なる高密度化に
適応しにくい。
密度や信号取り出し用の引出し電極の配置密度はますま
す高くなる傾向がある。しかしながら、従来のワイヤボ
ンディング法やＴＡＢ（Tape carrier Automated Bondi
ng）法では、図４（ａ），（ｂ）に示すように、チップ
１上の引出し電極２から引出されるリード３ａ同士或い
はリード３ｂ同士の交差や接触を避けるため、チップ１
の周辺部にしかその引出し電極２を形成することが出来
ない。従って、そのためのスペースが必要である。ま
た、中央部の回路と引出し電極２をつなぐ接続配線の形
成スペースも必要になる。このため、更なる高密度化に
適応しにくい。
【０００３】これに対して、半田バンプを介してベアチ
ップ６を直接回路基板１０上に載置する図４（ｃ）に示
すフリップチップ法では、ワイヤボンディング法やＴＡ
Ｂ法のようなリード同士の交差や接触の心配がないた
め、チップ６表面のどこにでも引出し電極７を形成する
ことが可能であり、中央部の回路と引出し電極７をつな
ぐ接続配線も必要ない。このため、半導体装置の更なる
高密度化に適応し易い。なお、他の符号９は回路基板１
０の引出し電極であり、ベアチップ６の引出し電極７と
回路基板１０の引出し電極９とは半田バンプ８を介して
電気的に接続する。
ップ６を直接回路基板１０上に載置する図４（ｃ）に示
すフリップチップ法では、ワイヤボンディング法やＴＡ
Ｂ法のようなリード同士の交差や接触の心配がないた
め、チップ６表面のどこにでも引出し電極７を形成する
ことが可能であり、中央部の回路と引出し電極７をつな
ぐ接続配線も必要ない。このため、半導体装置の更なる
高密度化に適応し易い。なお、他の符号９は回路基板１
０の引出し電極であり、ベアチップ６の引出し電極７と
回路基板１０の引出し電極９とは半田バンプ８を介して
電気的に接続する。
【０００４】ウエハ（チップ）上の引出し電極の上に半
田バンプを形成する一つの方法として、メタルマスクを
用いた蒸着によりウエハ上に直接、かつ選択的に半田バ
ンプを形成する方法がある。この場合、磁性材料からな
るメタルマスクをウエハの表面に重ねて引出し電極パタ
ーン等と位置合わせした後、ウエハ裏面に磁石を設置
し、磁力によりメタルマスクをウエハ表面に密着させ、
固定する。その後、それを蒸着装置にセットして導電膜
や絶縁膜を蒸着する。
田バンプを形成する一つの方法として、メタルマスクを
用いた蒸着によりウエハ上に直接、かつ選択的に半田バ
ンプを形成する方法がある。この場合、磁性材料からな
るメタルマスクをウエハの表面に重ねて引出し電極パタ
ーン等と位置合わせした後、ウエハ裏面に磁石を設置
し、磁力によりメタルマスクをウエハ表面に密着させ、
固定する。その後、それを蒸着装置にセットして導電膜
や絶縁膜を蒸着する。
【０００５】
【発明が解決しようとする課題】しかし、この方法で
は、メタルマスクを位置合わせした後、磁石で固定する
までの間に大きな位置ずれが起こり易い。このため、パ
ターンの微細化にともない、引出し電極上に確実に半田
バンプを形成することが困難になってきている。この問
題を解決するため、マスク蒸着により形成された半田膜
を所望の引出し電極上に転写することにより半田バンプ
を形成する方法がある。この方法の特徴は、図５（ａ）
〜（ｄ）に示すように、まずメタルマスク１２や半田と
反応しにくいダミー基板１１表面にメタルマスク１２に
より選択的に半田膜１４を形成した後、ダミー基板１１
と、引出し電極１６の形成されたウエハ１５とを重ね合
わせた上でその半田膜１４を溶融してダミー基板１１か
らウエハ１５に転写することにより、引出し電極１６表
面に半田バンプ14ａを形成するものである。この場合、
ウエハ１５上に直接半田膜１４を被着しないので、メタ
ルマスク１２の位置合わせは必要でない。但し、複数の
引出し電極１２上に半田膜１４を正確に転写するために
は、メタルマスク１２の複数の開口１７間の相対位置の
精度を出す必要があるが、その精度はメタルマスク１２
の製作精度で決まるため、比較的達成し易い。
は、メタルマスクを位置合わせした後、磁石で固定する
までの間に大きな位置ずれが起こり易い。このため、パ
ターンの微細化にともない、引出し電極上に確実に半田
バンプを形成することが困難になってきている。この問
題を解決するため、マスク蒸着により形成された半田膜
を所望の引出し電極上に転写することにより半田バンプ
を形成する方法がある。この方法の特徴は、図５（ａ）
〜（ｄ）に示すように、まずメタルマスク１２や半田と
反応しにくいダミー基板１１表面にメタルマスク１２に
より選択的に半田膜１４を形成した後、ダミー基板１１
と、引出し電極１６の形成されたウエハ１５とを重ね合
わせた上でその半田膜１４を溶融してダミー基板１１か
らウエハ１５に転写することにより、引出し電極１６表
面に半田バンプ14ａを形成するものである。この場合、
ウエハ１５上に直接半田膜１４を被着しないので、メタ
ルマスク１２の位置合わせは必要でない。但し、複数の
引出し電極１２上に半田膜１４を正確に転写するために
は、メタルマスク１２の複数の開口１７間の相対位置の
精度を出す必要があるが、その精度はメタルマスク１２
の製作精度で決まるため、比較的達成し易い。
【０００６】しかしながら、上記の半田パンプの形成方
法では、ダミー基板１１が必要であること、半田膜１４
の転写作業が必要であること等、無駄な材料や余計な手
間が掛かる。本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、マスクの位置合わせが容易で、
かつ無駄な材料や余計な手間がかからないマスク蒸着方
法を提供することを目的とするものである。
法では、ダミー基板１１が必要であること、半田膜１４
の転写作業が必要であること等、無駄な材料や余計な手
間が掛かる。本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、マスクの位置合わせが容易で、
かつ無駄な材料や余計な手間がかからないマスク蒸着方
法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記課題は、第１に、成
膜部と位置出し用の２つ以上の突起を有する被成膜基板
と、前記成膜部に対応する位置に第１の開口が形成さ
れ、前記突起に対応する位置に第２の開口が形成された
マスクとを前記突起が前記第２の開口に挿入されるよう
にして重ね、蒸着により前記第１の開口を通して前記成
膜部に成膜するマスク蒸着方法によって達成され、第２
に、前記マスクは少なくとも一部が磁性材料により形成
され、該マスクを前記被成膜基板裏面に設けられた磁石
の磁力により前記被成膜基板表面に密着させることを特
徴とする第１の発明に記載のマスク蒸着方法によって達
成され、第３に、前記被成膜基板は集積回路が形成され
たウエハであり、前記成膜部には前記集積回路の引出し
電極が露出していることを特徴とする第１又は第２の発
明に記載のマスク蒸着方法によって達成され、第４に、
前記蒸着により成膜する膜は半田膜であることを特徴と
する第１乃至第３の発明のいずれかに記載のマスク蒸着
方法によって達成され、第５に、前記引出し電極が形成
された側のウエハ表面には２つ以上のダミー電極が形成
され、該ダミー電極上に金属線をワイヤボンディングす
ることにより前記突起を形成することを特徴とする第３
又は第４の発明に記載のマスク蒸着方法によって達成さ
れ、第６に、前記ダミー電極はアルミニウム層又は金層
が表面に露出していることを特徴とする第５の発明に記
載のマスク蒸着方法によって達成され、第７に、前記金
属線は金線であることを特徴とする第５又は第６の発明
に記載のマスク蒸着方法によって達成され、第８に、前
記ワイヤボンディングすべき金属線はその先端が球状と
なっていることを特徴とする第５乃至第７の発明のいず
れかに記載のマスク蒸着方法によって達成され、第９
に、前記ダミー電極と対応する位置に開口を有するマス
クと前記ウエハを重ね、前記開口を介して前記ワイヤボ
ンディングを行うことを特徴とする第５乃至第８の発明
のいずれかに記載のマスク蒸着方法によって達成され
る。
膜部と位置出し用の２つ以上の突起を有する被成膜基板
と、前記成膜部に対応する位置に第１の開口が形成さ
れ、前記突起に対応する位置に第２の開口が形成された
マスクとを前記突起が前記第２の開口に挿入されるよう
にして重ね、蒸着により前記第１の開口を通して前記成
膜部に成膜するマスク蒸着方法によって達成され、第２
に、前記マスクは少なくとも一部が磁性材料により形成
され、該マスクを前記被成膜基板裏面に設けられた磁石
の磁力により前記被成膜基板表面に密着させることを特
徴とする第１の発明に記載のマスク蒸着方法によって達
成され、第３に、前記被成膜基板は集積回路が形成され
たウエハであり、前記成膜部には前記集積回路の引出し
電極が露出していることを特徴とする第１又は第２の発
明に記載のマスク蒸着方法によって達成され、第４に、
前記蒸着により成膜する膜は半田膜であることを特徴と
する第１乃至第３の発明のいずれかに記載のマスク蒸着
方法によって達成され、第５に、前記引出し電極が形成
された側のウエハ表面には２つ以上のダミー電極が形成
され、該ダミー電極上に金属線をワイヤボンディングす
ることにより前記突起を形成することを特徴とする第３
又は第４の発明に記載のマスク蒸着方法によって達成さ
れ、第６に、前記ダミー電極はアルミニウム層又は金層
が表面に露出していることを特徴とする第５の発明に記
載のマスク蒸着方法によって達成され、第７に、前記金
属線は金線であることを特徴とする第５又は第６の発明
に記載のマスク蒸着方法によって達成され、第８に、前
記ワイヤボンディングすべき金属線はその先端が球状と
なっていることを特徴とする第５乃至第７の発明のいず
れかに記載のマスク蒸着方法によって達成され、第９
に、前記ダミー電極と対応する位置に開口を有するマス
クと前記ウエハを重ね、前記開口を介して前記ワイヤボ
ンディングを行うことを特徴とする第５乃至第８の発明
のいずれかに記載のマスク蒸着方法によって達成され
る。
【０００８】
【作用】本発明のマスク蒸着方法においては、成膜部の
ほかに位置出し用の２つ以上の突起を有する被成膜基板
に、マスクの第２の開口に突起が挿入されるようにして
マスクを重ねている。従って、被成膜基板表面の突起に
より自己整合的にマスクと被成膜基板は位置合わせされ
るので、位置合わせが容易である。更に、一端突起によ
り固定されたマスクはその後に被成膜基板裏面に設置さ
れた磁石により被成膜基板表面に密着させる際やその他
の作業の際にも位置ずれしない。
ほかに位置出し用の２つ以上の突起を有する被成膜基板
に、マスクの第２の開口に突起が挿入されるようにして
マスクを重ねている。従って、被成膜基板表面の突起に
より自己整合的にマスクと被成膜基板は位置合わせされ
るので、位置合わせが容易である。更に、一端突起によ
り固定されたマスクはその後に被成膜基板裏面に設置さ
れた磁石により被成膜基板表面に密着させる際やその他
の作業の際にも位置ずれしない。
【０００９】また、被成膜基板にマスクを重ねて成膜部
に直接成膜しているので、転写法の場合のダミー基板等
無駄な材料を必要とせず、また転写作業等余計な手間が
かからない。更に、成膜部として引出し電極が形成され
た側のウエハ表面には２つ以上のダミー電極が形成さ
れ、ダミー電極上に金属線、例えば先端が球状になって
いる金属線をワイヤボンディングすることにより突起を
形成している。突起はある程度高さが必要であり、成膜
及びパターニングにより突起を形成するには多数の工程
を経ることになるが、直接ダミー電極上に金属線をワイ
ヤボンディングすることにより必要なところに簡単に突
起を形成することができる。
に直接成膜しているので、転写法の場合のダミー基板等
無駄な材料を必要とせず、また転写作業等余計な手間が
かからない。更に、成膜部として引出し電極が形成され
た側のウエハ表面には２つ以上のダミー電極が形成さ
れ、ダミー電極上に金属線、例えば先端が球状になって
いる金属線をワイヤボンディングすることにより突起を
形成している。突起はある程度高さが必要であり、成膜
及びパターニングにより突起を形成するには多数の工程
を経ることになるが、直接ダミー電極上に金属線をワイ
ヤボンディングすることにより必要なところに簡単に突
起を形成することができる。
【００１０】また、ダミー電極としてアルミニウム層又
は金層が表面に露出したものを用い、突起を形成する金
属線として金線を用いることにより、ダミー電極と突起
との密着性がよい。このため、ウエハ上の位置だし用の
突起へのマスク装着の際、突起の剥がれ等に注意する必
要がなく、作業性がよくなる。更に、ダミー電極の位置
に開口を有するマスクとウエハを重ね、開口を介してワ
イヤボンディングを行っているので、引出し電極上への
ボンディングの打ち損ねを低減することができる。
は金層が表面に露出したものを用い、突起を形成する金
属線として金線を用いることにより、ダミー電極と突起
との密着性がよい。このため、ウエハ上の位置だし用の
突起へのマスク装着の際、突起の剥がれ等に注意する必
要がなく、作業性がよくなる。更に、ダミー電極の位置
に開口を有するマスクとウエハを重ね、開口を介してワ
イヤボンディングを行っているので、引出し電極上への
ボンディングの打ち損ねを低減することができる。
【００１１】
【実施例】以下に、本発明の実施例に係るマスク蒸着に
より半田バンプを形成する方法について図１（ａ）〜
（ｅ），図２を参照しながら説明する。図１（ａ）は、
半田バンプ及びスタッドバンプ（突起）形成前のウエハ
（被成膜基板）２１を示す断面図である。図１（ａ）に
示すように、直径約１０ｃｍのウエハ２１上に直径約１
００μｍの円柱状の引出し電極（成膜部）２３が２５０
μｍピッチで並んでいる。ウエハ２１にはシリコン基板
上にＬＳＩの回路パターンがチップ毎に反復形成され、
各チップ毎に電源ライン等が形成されている。引出し電
極２２はこれらの電源ライン等と接続されており、シリ
コン基板側から膜厚約１００ｎｍのＴｉ層，膜厚約６０
０ｎｍのＮｉ層及び膜厚約１００ｎｍのＡｕ層の３層の
膜が積層されている。また、ウエハ２１の周辺部４箇所
には引出し電極と同じ材料で、かつ同じ直径の円柱状の
ダミー電極２３が形成されている。なお、ダミー電極２
３は引出し電極２２と異なる大きさを有していてもよい
し、引出し電極２２と異なる種類の金属層、例えばアル
ミニウム層等他の一層或いは多層の金属層を用いてもよ
い。
より半田バンプを形成する方法について図１（ａ）〜
（ｅ），図２を参照しながら説明する。図１（ａ）は、
半田バンプ及びスタッドバンプ（突起）形成前のウエハ
（被成膜基板）２１を示す断面図である。図１（ａ）に
示すように、直径約１０ｃｍのウエハ２１上に直径約１
００μｍの円柱状の引出し電極（成膜部）２３が２５０
μｍピッチで並んでいる。ウエハ２１にはシリコン基板
上にＬＳＩの回路パターンがチップ毎に反復形成され、
各チップ毎に電源ライン等が形成されている。引出し電
極２２はこれらの電源ライン等と接続されており、シリ
コン基板側から膜厚約１００ｎｍのＴｉ層，膜厚約６０
０ｎｍのＮｉ層及び膜厚約１００ｎｍのＡｕ層の３層の
膜が積層されている。また、ウエハ２１の周辺部４箇所
には引出し電極と同じ材料で、かつ同じ直径の円柱状の
ダミー電極２３が形成されている。なお、ダミー電極２
３は引出し電極２２と異なる大きさを有していてもよい
し、引出し電極２２と異なる種類の金属層、例えばアル
ミニウム層等他の一層或いは多層の金属層を用いてもよ
い。
【００１２】このような状態で、まず、図１（ｂ）に示
すように、スタッドバンプ形成用のメタルマスク２４を
ウエハ２１と重ねる。なお、メタルマスク２４はコバー
ルで形成されている。更に、メタルマスク２４にはダミ
ー電極の位置に対応するように直径約２００μｍの４つ
の開口24ａが形成されているので、開口24ａ内にダミー
電極２３が露出するように位置合わせする。その後、ウ
エハ２１裏面に不図示のフェライト磁石を設置し、メタ
ルマスク２４をフェライト磁石の磁力によりウエハ２１
表面に密着し、固定する。
すように、スタッドバンプ形成用のメタルマスク２４を
ウエハ２１と重ねる。なお、メタルマスク２４はコバー
ルで形成されている。更に、メタルマスク２４にはダミ
ー電極の位置に対応するように直径約２００μｍの４つ
の開口24ａが形成されているので、開口24ａ内にダミー
電極２３が露出するように位置合わせする。その後、ウ
エハ２１裏面に不図示のフェライト磁石を設置し、メタ
ルマスク２４をフェライト磁石の磁力によりウエハ２１
表面に密着し、固定する。
【００１３】次いで、図３に示すように、ボールボンデ
ィング装置を用いてウエハ２１の周辺部４箇所のダミー
電極２３上に直径２５μｍのＡｕ線をワイヤボンディン
グする。ボールボンディング装置は、ワイヤボンディン
グした後に水素トーチによりワイヤを溶断するため、ボ
ールボンディング装置のキャピラリに保持されている、
次にボンディングすべきワイヤの先端は球状になる。従
って、ダミー電極２３上には球状のワイヤの先端部がボ
ンディングされて残り、高さの高いＡｕのスタッドバン
プ（突起）２５が形成される。スタッドバンプ２５の高
さ、即ち、ワイヤの先端の球の直径は溶断条件により調
節される。実施例の場合、例えば約１００μｍとなって
いる。
ィング装置を用いてウエハ２１の周辺部４箇所のダミー
電極２３上に直径２５μｍのＡｕ線をワイヤボンディン
グする。ボールボンディング装置は、ワイヤボンディン
グした後に水素トーチによりワイヤを溶断するため、ボ
ールボンディング装置のキャピラリに保持されている、
次にボンディングすべきワイヤの先端は球状になる。従
って、ダミー電極２３上には球状のワイヤの先端部がボ
ンディングされて残り、高さの高いＡｕのスタッドバン
プ（突起）２５が形成される。スタッドバンプ２５の高
さ、即ち、ワイヤの先端の球の直径は溶断条件により調
節される。実施例の場合、例えば約１００μｍとなって
いる。
【００１４】スタッドバンプ２５はある程度高さが必要
であり、成膜及びパターニングにより突起を形成するに
は手間がかかるが、ダミー電極２３上にＡｕ線をワイヤ
ボンディングすることにより必要なところに簡単に突起
を形成することができる。また、ダミー電極２３として
Ａｕ層が表面に露出したものを用い、スタッドバンプ２
５を形成する金属線としてＡｕ線を用いることにより、
ダミー電極２３とスタッドバンプ２５との密着性がよ
い。また、ダミー電極２３の位置に開口24ａを有するメ
タルマスク２４とウエハ２１を重ね、開口24ａを介して
ワイヤボンディングを行っているので、ダミー電極２３
上へのワイヤの打ち損ねを低減することができる。
であり、成膜及びパターニングにより突起を形成するに
は手間がかかるが、ダミー電極２３上にＡｕ線をワイヤ
ボンディングすることにより必要なところに簡単に突起
を形成することができる。また、ダミー電極２３として
Ａｕ層が表面に露出したものを用い、スタッドバンプ２
５を形成する金属線としてＡｕ線を用いることにより、
ダミー電極２３とスタッドバンプ２５との密着性がよ
い。また、ダミー電極２３の位置に開口24ａを有するメ
タルマスク２４とウエハ２１を重ね、開口24ａを介して
ワイヤボンディングを行っているので、ダミー電極２３
上へのワイヤの打ち損ねを低減することができる。
【００１５】次に、図１（ｃ）に示すように、引出し電
極２２の位置に直径１００μｍの第１の開口26ａが形成
され、スタッドバンプ２５の位置に直径２００μｍの第
２の開口26ｂが形成されたメタルマスク２６とウエハ２
１とを、第２の開口26ｂにスタッドバンプ２５が挿入さ
れるようにして重ねる。このとき、メタルマスク２６は
スタッドバンプ２５により自己整合的にウエハ２１と位
置合わせされるので、メタルマスク２６の位置合わせが
容易である。また、ダミー電極２３とスタッドバンプ２
５との密着性がよいので、スタッドバンプ２３へのメタ
ルマスク２６装着の際、スタッドバンプ２５の剥がれ等
に注意する必要がなく、作業性がよい。更に、メタルマ
スク２６はスタッドバンプ２５によりウエハ２１に固定
されているため、以降の作業中も大きく位置ずれしな
い。なお、メタルマスク２６は厚さ約１００μｍのコバ
ール板で作成されている。
極２２の位置に直径１００μｍの第１の開口26ａが形成
され、スタッドバンプ２５の位置に直径２００μｍの第
２の開口26ｂが形成されたメタルマスク２６とウエハ２
１とを、第２の開口26ｂにスタッドバンプ２５が挿入さ
れるようにして重ねる。このとき、メタルマスク２６は
スタッドバンプ２５により自己整合的にウエハ２１と位
置合わせされるので、メタルマスク２６の位置合わせが
容易である。また、ダミー電極２３とスタッドバンプ２
５との密着性がよいので、スタッドバンプ２３へのメタ
ルマスク２６装着の際、スタッドバンプ２５の剥がれ等
に注意する必要がなく、作業性がよい。更に、メタルマ
スク２６はスタッドバンプ２５によりウエハ２１に固定
されているため、以降の作業中も大きく位置ずれしな
い。なお、メタルマスク２６は厚さ約１００μｍのコバ
ール板で作成されている。
【００１６】次いで、図１（ｄ）に示すように、ウエハ
２１裏面にフェライト磁石２７を設置する。メタルマス
ク２６は磁性体でできているため、フェライト磁石２７
の磁力によりウエハ２１表面に密着し、固定される。こ
のときの密着力は、約2000gfであることが確認された。
次に、フェライト磁石２７によりメタルマスクを表面に
密着させたウエハ２１を真空蒸着装置に入れて減圧す
る。続いて、ルツボに入れたＩｎ半田を溶融し、蒸着に
より第１の開口26ａを通して引出し電極２２上に膜厚５
０μｍの半田膜２８を形成する。
２１裏面にフェライト磁石２７を設置する。メタルマス
ク２６は磁性体でできているため、フェライト磁石２７
の磁力によりウエハ２１表面に密着し、固定される。こ
のときの密着力は、約2000gfであることが確認された。
次に、フェライト磁石２７によりメタルマスクを表面に
密着させたウエハ２１を真空蒸着装置に入れて減圧す
る。続いて、ルツボに入れたＩｎ半田を溶融し、蒸着に
より第１の開口26ａを通して引出し電極２２上に膜厚５
０μｍの半田膜２８を形成する。
【００１７】このようにして作成された、図１（ｅ）に
示すような、半田膜２８が被着されたウエハ２１は、ス
クライバやダイサー等によりチップ２９として切りださ
れる。このとき、スタンドバンプ２５の形成部分は除去
される。その後、図２に示すように、このベアチップ２
９を回路基板３０に載置し、回路基板３０の引出し電極
３１とチップ２９の引出し電極２２とを半田バンプ28ａ
を介して接続する。このとき、回路基板３０の引出し電
極３１と対応するチップ２９の引出し電極２２とを対面
させて接触させ、その後、回路基板３０をおよそ２２０
℃に加熱して半田膜２８を溶融させた後、冷却する。こ
れにより、回路基板３０上にチップ２９が固定されると
ともに、回路基板３０の引出し電極３１とチップ２９の
引出し電極２２とが半田バンプ28ａを介して電気的に接
続する。これにより、フリップチップ接合が完成する。
示すような、半田膜２８が被着されたウエハ２１は、ス
クライバやダイサー等によりチップ２９として切りださ
れる。このとき、スタンドバンプ２５の形成部分は除去
される。その後、図２に示すように、このベアチップ２
９を回路基板３０に載置し、回路基板３０の引出し電極
３１とチップ２９の引出し電極２２とを半田バンプ28ａ
を介して接続する。このとき、回路基板３０の引出し電
極３１と対応するチップ２９の引出し電極２２とを対面
させて接触させ、その後、回路基板３０をおよそ２２０
℃に加熱して半田膜２８を溶融させた後、冷却する。こ
れにより、回路基板３０上にチップ２９が固定されると
ともに、回路基板３０の引出し電極３１とチップ２９の
引出し電極２２とが半田バンプ28ａを介して電気的に接
続する。これにより、フリップチップ接合が完成する。
【００１８】なお、上記ではウエハ２１の周辺部４箇所
にスタッドバンプ（突起）２５を形成しているが、２箇
所以上間隔をおいて形成されていれば、メタルマスク２
６を位置合わせし、固定する目的を達成することができ
る。また、スタッドバンプ（突起）２５をワイヤボンデ
ィングにより形成しているが、成膜及びパターニングに
より形成してもよい。
にスタッドバンプ（突起）２５を形成しているが、２箇
所以上間隔をおいて形成されていれば、メタルマスク２
６を位置合わせし、固定する目的を達成することができ
る。また、スタッドバンプ（突起）２５をワイヤボンデ
ィングにより形成しているが、成膜及びパターニングに
より形成してもよい。
【００１９】更に、蒸着すべき膜として、導電膜として
の半田膜２８を用いているが、これに限られず他の導電
膜や絶縁膜を用いてもよい。また、成膜部には集積回路
の引出し電極２２が露出しているが、他の電極や配線層
が露出していてもよいし、絶縁膜が露出していてもよ
い。更に、半導体装置のほかに、液晶デバイス等への適
用も可能である。
の半田膜２８を用いているが、これに限られず他の導電
膜や絶縁膜を用いてもよい。また、成膜部には集積回路
の引出し電極２２が露出しているが、他の電極や配線層
が露出していてもよいし、絶縁膜が露出していてもよ
い。更に、半導体装置のほかに、液晶デバイス等への適
用も可能である。
【００２０】
【発明の効果】以上のように、本発明に係るマスク蒸着
方法によれば、成膜部と位置出し用の２つ以上の突起を
有する被成膜基板に、突起がマスクの第２の開口に挿入
されるようにしてマスクを重ねているので、マスクは突
起により自己整合的に被成膜基板と位置合わせされ、位
置合わせが容易になる。更に、突起により一端固定され
たマスクはその後に被成膜基板裏面に磁石を設置して被
成膜基板表面に密着させる際にも位置ずれしない。
方法によれば、成膜部と位置出し用の２つ以上の突起を
有する被成膜基板に、突起がマスクの第２の開口に挿入
されるようにしてマスクを重ねているので、マスクは突
起により自己整合的に被成膜基板と位置合わせされ、位
置合わせが容易になる。更に、突起により一端固定され
たマスクはその後に被成膜基板裏面に磁石を設置して被
成膜基板表面に密着させる際にも位置ずれしない。
【００２１】また、被成膜基板にマスクを重ねて成膜部
に直接成膜しているので、転写のためのダミー基板等無
駄な材料や、転写作業等余計な手間がかからない。更
に、被成膜基板上にダミー電極を形成し、その上に金属
線をワイヤボンディングすることにより、必要なところ
に簡単に突起を形成することができる。また、ダミー電
極としてアルミニウム層又は金層が表面に露出したもの
を用い、突起を形成する金属線として金線を用いること
により、ダミー電極と突起との密着性がよく、このた
め、突起へのマスク装着の際の作業性がよくなる。
に直接成膜しているので、転写のためのダミー基板等無
駄な材料や、転写作業等余計な手間がかからない。更
に、被成膜基板上にダミー電極を形成し、その上に金属
線をワイヤボンディングすることにより、必要なところ
に簡単に突起を形成することができる。また、ダミー電
極としてアルミニウム層又は金層が表面に露出したもの
を用い、突起を形成する金属線として金線を用いること
により、ダミー電極と突起との密着性がよく、このた
め、突起へのマスク装着の際の作業性がよくなる。
【００２２】また、ダミー電極の位置に開口を有するマ
スクとウエハを重ね、開口を介してワイヤボンディング
を行っているので、引出し電極上へのボンディングの打
ち損ねを低減することができる。
スクとウエハを重ね、開口を介してワイヤボンディング
を行っているので、引出し電極上へのボンディングの打
ち損ねを低減することができる。
【図１】本発明の実施例に係るマスク蒸着による半田バ
ンプの形成方法について示す断面図である。
ンプの形成方法について示す断面図である。
【図２】本発明の実施例に係るベアチップと回路基板と
が接続されたフリップチップ接合について示す断面図で
ある。
が接続されたフリップチップ接合について示す断面図で
ある。
【図３】本発明の実施例に係るマスク蒸着による半田バ
ンプの形成方法の途中工程について示す平面図である。
ンプの形成方法の途中工程について示す平面図である。
【図４】従来例に係るワイヤボンディング法，ＴＡＢ法
及びフリップチップ法について示す断面図である。
及びフリップチップ法について示す断面図である。
【図５】従来例に係るマスク蒸着を用いた半田バンプの
形成方法について示す断面図である。
形成方法について示す断面図である。
２１ ウエハ（被成膜基板）、 ２２ 引出し電極（成膜部）、 ２３ ダミー電極、 ２４，２６ メタルマスク、 24ａ 開口、 ２５ スタッドバンプ（突起）、 26ａ 第１の開口、 26ｂ 第２の開口、 ２７ 磁石、 ２８ 半田膜、 28ａ 半田バンプ、 ２９ ベアチップ、 ３０ 回路基板、 ３１ 引出し電極。
Claims (9)
- 【請求項１】 成膜部と位置出し用の２つ以上の突起を
有する被成膜基板と、前記成膜部に対応する位置に第１
の開口が形成され、前記突起に対応する位置に第２の開
口が形成されたマスクとを前記突起が前記第２の開口に
挿入されるようにして重ね、蒸着により前記第１の開口
を通して前記成膜部に成膜するマスク蒸着方法。 - 【請求項２】 前記マスクは少なくとも一部が磁性材料
により形成され、該マスクを前記被成膜基板裏面に設け
られた磁石の磁力により前記被成膜基板表面に密着させ
ることを特徴とする請求項１記載のマスク蒸着方法。 - 【請求項３】 前記被成膜基板は集積回路が形成された
ウエハであり、前記成膜部には前記集積回路の引出し電
極が露出していることを特徴とする請求項１又は請求項
２記載のマスク蒸着方法。 - 【請求項４】 前記蒸着により成膜する膜は半田膜であ
ることを特徴とする請求項１乃至請求項３のいずれかに
記載のマスク蒸着方法。 - 【請求項５】 前記引出し電極が形成された側のウエハ
表面には２つ以上のダミー電極が形成され、該ダミー電
極上に金属線をワイヤボンディングすることにより前記
突起を形成することを特徴とする請求項３又は請求項４
に記載のマスク蒸着方法。 - 【請求項６】 前記ダミー電極はアルミニウム層又は金
層が表面に露出していることを特徴とする請求項５記載
のマスク蒸着方法。 - 【請求項７】 前記金属線は金線であることを特徴とす
る請求項５又は請求項６のいずれかに記載のマスク蒸着
方法。 - 【請求項８】 前記ワイヤボンディングすべき金属線は
その先端が球状となっていることを特徴とする請求項５
乃至請求項７のいずれかに記載のマスク蒸着方法。 - 【請求項９】 前記ダミー電極と対応する位置に開口を
有するマスクと前記ウエハを重ね、前記開口を介して前
記ワイヤボンディングを行うことを特徴とする請求項５
乃至請求項８のいずれかに記載のマスク蒸着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035072A JPH08225918A (ja) | 1995-02-23 | 1995-02-23 | マスク蒸着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7035072A JPH08225918A (ja) | 1995-02-23 | 1995-02-23 | マスク蒸着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08225918A true JPH08225918A (ja) | 1996-09-03 |
Family
ID=12431802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7035072A Withdrawn JPH08225918A (ja) | 1995-02-23 | 1995-02-23 | マスク蒸着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08225918A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706621B2 (en) | 1999-10-21 | 2004-03-16 | International Business Machines Corporation | Wafer integrated rigid support ring |
| JP2005517810A (ja) * | 2002-02-14 | 2005-06-16 | スリーエム イノベイティブ プロパティズ カンパニー | 回路製造用のインライン堆積法 |
| WO2019066087A1 (ja) * | 2017-09-26 | 2019-04-04 | 株式会社ブイ・テクノロジー | 蒸着装置、有機ｅｌパネルの製造装置、有機ｅｌパネルの製造方法 |
-
1995
- 1995-02-23 JP JP7035072A patent/JPH08225918A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706621B2 (en) | 1999-10-21 | 2004-03-16 | International Business Machines Corporation | Wafer integrated rigid support ring |
| JP2005517810A (ja) * | 2002-02-14 | 2005-06-16 | スリーエム イノベイティブ プロパティズ カンパニー | 回路製造用のインライン堆積法 |
| WO2019066087A1 (ja) * | 2017-09-26 | 2019-04-04 | 株式会社ブイ・テクノロジー | 蒸着装置、有機ｅｌパネルの製造装置、有機ｅｌパネルの製造方法 |
| JP2019059973A (ja) * | 2017-09-26 | 2019-04-18 | 株式会社ブイ・テクノロジー | 蒸着装置、有機ｅｌパネルの製造装置、有機ｅｌパネルの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| US6753208B1 (en) | Wafer scale method of packaging integrated circuit die | |
| US5783870A (en) | Method for connecting packages of a stacked ball grid array structure | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| TWI286359B (en) | Method for producing wiring substrate | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| JP3796016B2 (ja) | 半導体装置 | |
| JPH0855881A (ja) | マイクロエレクトロニクス素子の実装構造及びその製造方法 | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| KR20040027345A (ko) | 회로 장치의 제조 방법 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| US11869844B2 (en) | Semiconductor device | |
| JPH08225918A (ja) | マスク蒸着方法 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| KR20010033602A (ko) | 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법 | |
| JPS6150339A (ja) | 半導体装置の製造方法 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| JP2011091087A (ja) | 半導体装置とその製造方法 | |
| JP2953199B2 (ja) | フリップチップ実装用バンプの形成方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| WO2023151279A1 (zh) | 芯片封装组件及其制作方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |