JP2962256B2 - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法Info
- Publication number
- JP2962256B2 JP2962256B2 JP9015404A JP1540497A JP2962256B2 JP 2962256 B2 JP2962256 B2 JP 2962256B2 JP 9015404 A JP9015404 A JP 9015404A JP 1540497 A JP1540497 A JP 1540497A JP 2962256 B2 JP2962256 B2 JP 2962256B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flux
- electrode pad
- pad
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、はんだバンプの
形成方法に係り、詳しくは、ＬＳＩ等の半導体装置製造
プロセスの後工程で必要なはんだバンプの形成方法に関
する。
形成方法に係り、詳しくは、ＬＳＩ等の半導体装置製造
プロセスの後工程で必要なはんだバンプの形成方法に関
する。
【０００２】
【従来の技術】電子機器の小型化・高性能化が進む中
で、半導体装置は、多端子数・ファインピッチ化等によ
る平面上での高密度化が図られている。これに伴い、例
えば、略半導体チップの寸法のまま、実装基板の配線
に、はんだバンプを用いて接続が可能なＣＳＰ（Chip S
ize Package）構造の半導体装置が提案されている。ま
た、例えば、半導体チップ表面のパッド上に、ボール状
のはんだバンプを、格子状に、かつ、ファインピッチで
形成して外部接続用電極とするＦＰＢＧＡ（Fine Pitch
Ball Grid Array）方式が、しばしば採用される。半導
体チップ表面のパッド上に、はんだバンプを形成するに
は、従来より、はんだテープ打抜き法やはんだボール搭
載法等が用いられる。
で、半導体装置は、多端子数・ファインピッチ化等によ
る平面上での高密度化が図られている。これに伴い、例
えば、略半導体チップの寸法のまま、実装基板の配線
に、はんだバンプを用いて接続が可能なＣＳＰ（Chip S
ize Package）構造の半導体装置が提案されている。ま
た、例えば、半導体チップ表面のパッド上に、ボール状
のはんだバンプを、格子状に、かつ、ファインピッチで
形成して外部接続用電極とするＦＰＢＧＡ（Fine Pitch
Ball Grid Array）方式が、しばしば採用される。半導
体チップ表面のパッド上に、はんだバンプを形成するに
は、従来より、はんだテープ打抜き法やはんだボール搭
載法等が用いられる。
【０００３】はんだテープ打抜き法は、微細ポンチとダ
イスを用いて、薄板状のはんだテープからはんだ片を打
ち抜いて、このはんだ片を、予めフラックスが塗布され
た半導体チップのパッドの上に載せた後、半導体チップ
をはんだの融点以上に加熱することによってはんだバン
プを形成する方法である。また、はんだボール搭載法
は、多数のはんだボールを、予めフラックスが塗布され
た半導体チップのパッドの上に、多数のはんだボールを
一旦吸い付ける専用の冶具を用いて、一括して載せた
後、半導体チップをはんだの融点以上に加熱することに
よってはんだバンプを形成する方法である。
イスを用いて、薄板状のはんだテープからはんだ片を打
ち抜いて、このはんだ片を、予めフラックスが塗布され
た半導体チップのパッドの上に載せた後、半導体チップ
をはんだの融点以上に加熱することによってはんだバン
プを形成する方法である。また、はんだボール搭載法
は、多数のはんだボールを、予めフラックスが塗布され
た半導体チップのパッドの上に、多数のはんだボールを
一旦吸い付ける専用の冶具を用いて、一括して載せた
後、半導体チップをはんだの融点以上に加熱することに
よってはんだバンプを形成する方法である。
【０００４】上記２つの方法において、図５に示すよう
に、フラックス１０１は、スクリーン印刷やスピンコー
ト等によって、各パッド１０２ａを含む半導体チップ１
０２の上全面に塗布される。しかしながら、フラックス
を全面に塗布した場合には、特に、ファインピッチで、
微小なはんだバンプを多数形成しようとすると、フラッ
クスの量が必要以上に多くなり、リフローの加熱の際に
フラックスが流動して、これに伴って、はんだ片（はん
だボール）も移動して、パッドの位置から外れてしまっ
たり、また、隣接するはんだバンプに吸収されてしまっ
て、不良品の発生原因となるという問題点がある。そこ
で、特開平６−１２４９５４号公報に記載されているよ
うな方法が提案されている。この方法は、図６に示すよ
うに、半導体チップ１０２の各パッド１０２ａに対応し
た多数の開口部を有したスクリーンを用意し、このスク
リーンの各開口部を各パッド１０２ａと相対応させて、
位置合わせを行った後、スクリーンを用いてフラックス
１０１を印刷塗布するものである。
に、フラックス１０１は、スクリーン印刷やスピンコー
ト等によって、各パッド１０２ａを含む半導体チップ１
０２の上全面に塗布される。しかしながら、フラックス
を全面に塗布した場合には、特に、ファインピッチで、
微小なはんだバンプを多数形成しようとすると、フラッ
クスの量が必要以上に多くなり、リフローの加熱の際に
フラックスが流動して、これに伴って、はんだ片（はん
だボール）も移動して、パッドの位置から外れてしまっ
たり、また、隣接するはんだバンプに吸収されてしまっ
て、不良品の発生原因となるという問題点がある。そこ
で、特開平６−１２４９５４号公報に記載されているよ
うな方法が提案されている。この方法は、図６に示すよ
うに、半導体チップ１０２の各パッド１０２ａに対応し
た多数の開口部を有したスクリーンを用意し、このスク
リーンの各開口部を各パッド１０２ａと相対応させて、
位置合わせを行った後、スクリーンを用いてフラックス
１０１を印刷塗布するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記公
報記載の方法では、スクリーンの位置合わせを高い精度
で行う必要があるために、複雑な作業を要するほか、工
程数が増えてコストが嵩むという不都合がある。
報記載の方法では、スクリーンの位置合わせを高い精度
で行う必要があるために、複雑な作業を要するほか、工
程数が増えてコストが嵩むという不都合がある。
【０００６】この発明は、上述の事情に鑑みてなされた
もので、低コストで、容易かつ確実に、はんだバンプを
形成するための方法を提供することを目的としている。
もので、低コストで、容易かつ確実に、はんだバンプを
形成するための方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体装置製造プロセスの
後工程において、半導体基板上に予め設けられた電極パ
ッドの上に外部接続用電極としてのはんだバンプを形成
するための方法であって、規則的に又は不規則的に、か
つ、２次元的に散在する多数の開口部を持つスクリーン
マスクを用いて、上記電極パッドにフラックスを印刷塗
布するフラックス塗布工程と、該フラックス塗布工程に
おいて上記電極パッドに印刷塗布された上記フラックス
の粘着力により、片状又は球状のはんだを上記電極パッ
ドの上に仮着するはんだ仮着工程と、該はんだ仮着工程
において上記はんだが仮着された上記半導体基板を、上
記はんだの融点以上に加熱することによって、上記電極
パッドの上に上記はんだを固着するリフロー工程とから
なることを特徴としている。
に、請求項１記載の発明は、半導体装置製造プロセスの
後工程において、半導体基板上に予め設けられた電極パ
ッドの上に外部接続用電極としてのはんだバンプを形成
するための方法であって、規則的に又は不規則的に、か
つ、２次元的に散在する多数の開口部を持つスクリーン
マスクを用いて、上記電極パッドにフラックスを印刷塗
布するフラックス塗布工程と、該フラックス塗布工程に
おいて上記電極パッドに印刷塗布された上記フラックス
の粘着力により、片状又は球状のはんだを上記電極パッ
ドの上に仮着するはんだ仮着工程と、該はんだ仮着工程
において上記はんだが仮着された上記半導体基板を、上
記はんだの融点以上に加熱することによって、上記電極
パッドの上に上記はんだを固着するリフロー工程とから
なることを特徴としている。
【０００８】また、請求項２記載の発明は、請求項１記
載のはんだバンプの形成方法であって、上記はんだ仮着
工程では、テープ状のはんだを上記電極パッドに対応す
る形状に打ち抜き、上記打ち抜いたはんだを、上記フラ
ックスが印刷塗布された上記電極パッドの上に着地せし
めることで、上記フラックスの粘着力により仮着するこ
とを特徴としている。
載のはんだバンプの形成方法であって、上記はんだ仮着
工程では、テープ状のはんだを上記電極パッドに対応す
る形状に打ち抜き、上記打ち抜いたはんだを、上記フラ
ックスが印刷塗布された上記電極パッドの上に着地せし
めることで、上記フラックスの粘着力により仮着するこ
とを特徴としている。
【０００９】さらにまた、請求項３記載の発明は、請求
項１又は２記載のはんだバンプの形成方法であって、上
記多数の開口部の配列ピッチは、上記電極パッドの直径
又は所定の長さ寸法よりも小さく設定されていることを
特徴としている。
項１又は２記載のはんだバンプの形成方法であって、上
記多数の開口部の配列ピッチは、上記電極パッドの直径
又は所定の長さ寸法よりも小さく設定されていることを
特徴としている。
【００１０】
【作用】この発明の構成によれば、フラックス塗布工程
においては、散在する多数の開口部を持つスクリーンマ
スクを用いて、電極パッドが設けられた半導体基板の上
にフラックスを印刷塗布するため、上記半導体基板の上
の全面にはフラックスは塗布されないので、フラックス
の量が必要以上に多くなって、リフロー工程における加
熱時のフラックスの流動によって、はんだが移動して電
極パッドの位置から外れてしまったり、隣接するはんだ
バンプに吸収されてしまうようなことがない。それ故、
はんだバンプを電極パッド上に確実に形成することがで
きるので、歩留まりを向上させ、信頼性の高い半導体装
置を製造することができる。また、スクリーンマスクを
精密な位置合わせをすることなく、半導体基板に当て
て、各電極パッド上の所定の領域にフラックスを塗布す
ることができるので、低コストで、容易かつ確実に、は
んだバンプを形成することができる。
においては、散在する多数の開口部を持つスクリーンマ
スクを用いて、電極パッドが設けられた半導体基板の上
にフラックスを印刷塗布するため、上記半導体基板の上
の全面にはフラックスは塗布されないので、フラックス
の量が必要以上に多くなって、リフロー工程における加
熱時のフラックスの流動によって、はんだが移動して電
極パッドの位置から外れてしまったり、隣接するはんだ
バンプに吸収されてしまうようなことがない。それ故、
はんだバンプを電極パッド上に確実に形成することがで
きるので、歩留まりを向上させ、信頼性の高い半導体装
置を製造することができる。また、スクリーンマスクを
精密な位置合わせをすることなく、半導体基板に当て
て、各電極パッド上の所定の領域にフラックスを塗布す
ることができるので、低コストで、容易かつ確実に、は
んだバンプを形成することができる。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１乃至図３は、この発明の第１実施例であるはんだバ
ンプの形成方法を説明するための工程図である。この例
のはんだバンプの形成方法は、例えば、ＣＳＰ構造の半
導体装置を実装基板の配線に接続する際に用いる外部接
続用電極としてのはんだバンプを、半導体チップ表面の
パッド上にファインピッチで形成する場合に用いて好適
な方法である。この例の半導体装置は、図３（ｉ）に示
すように、ＣＭＯＳ構造のＬＳＩ等の集積回路が形成さ
れた半導体チップ１の表面に形成された略円形のパッド
部１１ａ，１１ａ，…に、はんだバンプ８ｂ，８ｂ，…
が接合されて概略なっている。また、図１（ａ）、
（ｂ）に示すように、半導体チップ１は、導体層１１表
面のうち各パッド部１１ａのみ残して絶縁層１２で覆わ
れてなっている。また、各はんだバンプ８ｂは、格子状
に略５００μｍのピッチで配列されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１乃至図３は、この発明の第１実施例であるはんだバ
ンプの形成方法を説明するための工程図である。この例
のはんだバンプの形成方法は、例えば、ＣＳＰ構造の半
導体装置を実装基板の配線に接続する際に用いる外部接
続用電極としてのはんだバンプを、半導体チップ表面の
パッド上にファインピッチで形成する場合に用いて好適
な方法である。この例の半導体装置は、図３（ｉ）に示
すように、ＣＭＯＳ構造のＬＳＩ等の集積回路が形成さ
れた半導体チップ１の表面に形成された略円形のパッド
部１１ａ，１１ａ，…に、はんだバンプ８ｂ，８ｂ，…
が接合されて概略なっている。また、図１（ａ）、
（ｂ）に示すように、半導体チップ１は、導体層１１表
面のうち各パッド部１１ａのみ残して絶縁層１２で覆わ
れてなっている。また、各はんだバンプ８ｂは、格子状
に略５００μｍのピッチで配列されている。
【００１２】まず、同図に示すように、半導体チップ１
を用意する。ここで、パッド部１１ａ，１１ａ，…の直
径は、略１８０μｍであり、略５００μｍのピッチで格
子状に配列されている。次に、同図（ｃ）に示すよう
に、略方形の開口部２ａ，２ａ，…を有する印刷用のス
クリーンマスク２を半導体チップ１に当てる。ここで、
開口部２ａ，２ａ，…は、略１２０μｍ角の大きさであ
り、略２００μｍのピッチで格子状に配列されている。
また、スクリーンマスク２は、例えば、ステンレス鋼製
の網部材が開口部２ａ，２ａ，…を除いて、ラッカー等
で被覆されてなっている。
を用意する。ここで、パッド部１１ａ，１１ａ，…の直
径は、略１８０μｍであり、略５００μｍのピッチで格
子状に配列されている。次に、同図（ｃ）に示すよう
に、略方形の開口部２ａ，２ａ，…を有する印刷用のス
クリーンマスク２を半導体チップ１に当てる。ここで、
開口部２ａ，２ａ，…は、略１２０μｍ角の大きさであ
り、略２００μｍのピッチで格子状に配列されている。
また、スクリーンマスク２は、例えば、ステンレス鋼製
の網部材が開口部２ａ，２ａ，…を除いて、ラッカー等
で被覆されてなっている。
【００１３】次に、同図（ｄ）に示すように、スクリー
ンマスク２の上からスキージ４をフラックス３を押さえ
つけるように動かして、半導体チップ１の上の各開口部
２ａの真下にあたる箇所にフラックス３を塗布する。こ
れにより、図２（ｅ）、（ｆ）に示すように、各パッド
部１１ａは、略１／４の領域にフラックス３が１０〜３
０μｍの厚さで塗布される。次に、スクリーンマスク２
を取り除いた後、同図（ｇ）に示すように、半導体チッ
プ１の各パッド部１１ａに対応する開口部５ａ，５ａ，
…を有した打抜型５と、打抜型５の開口部５ａ，５ａ，
…にそれぞれ嵌め込まれる微細な突起部６ａ，６ａ，…
を有する打抜ポンチ６とを、フラックス３が塗布された
半導体チップ１の上に配置する。この際、打抜型５は、
各開口部５ａが半導体チップ１の各パッド部１１ａの真
上に位置するように、また、打抜ポンチ６は、各突起部
６ａが、各開口部５ａの真上に配置されるように、ガイ
ド７を用いて位置合わせする。ここで、各突起部６ａ
は、直径が略２５０μｍの円形の先端を有している。
ンマスク２の上からスキージ４をフラックス３を押さえ
つけるように動かして、半導体チップ１の上の各開口部
２ａの真下にあたる箇所にフラックス３を塗布する。こ
れにより、図２（ｅ）、（ｆ）に示すように、各パッド
部１１ａは、略１／４の領域にフラックス３が１０〜３
０μｍの厚さで塗布される。次に、スクリーンマスク２
を取り除いた後、同図（ｇ）に示すように、半導体チッ
プ１の各パッド部１１ａに対応する開口部５ａ，５ａ，
…を有した打抜型５と、打抜型５の開口部５ａ，５ａ，
…にそれぞれ嵌め込まれる微細な突起部６ａ，６ａ，…
を有する打抜ポンチ６とを、フラックス３が塗布された
半導体チップ１の上に配置する。この際、打抜型５は、
各開口部５ａが半導体チップ１の各パッド部１１ａの真
上に位置するように、また、打抜ポンチ６は、各突起部
６ａが、各開口部５ａの真上に配置されるように、ガイ
ド７を用いて位置合わせする。ここで、各突起部６ａ
は、直径が略２５０μｍの円形の先端を有している。
【００１４】そして、打抜型５と打抜ポンチ６との間
に、はんだテープ８を差し入れ、打抜ポンチ６を降ろし
て、各突起部６ａをはんだテープ８に突き刺し、打抜型
５の各開口部５ａに嵌め込んで、はんだテープ８からは
んだ片８ａ，８ａ，…を打抜き、フラックス３が印刷塗
布されたパッド部１１ａ，１１ａ，…の上に着地させ
る。ここで、はんだテープ８は、錫と鉛との共晶合金で
あり、その厚さは、略１００μｍである。この結果、図
３（ｈ）に示すように、各パッド部１１ａには、フラッ
クス３の粘着力によって、厚さが略１００μｍで、直径
が略２５０μｍの断面が円形のはんだ片８ａが仮着され
る。
に、はんだテープ８を差し入れ、打抜ポンチ６を降ろし
て、各突起部６ａをはんだテープ８に突き刺し、打抜型
５の各開口部５ａに嵌め込んで、はんだテープ８からは
んだ片８ａ，８ａ，…を打抜き、フラックス３が印刷塗
布されたパッド部１１ａ，１１ａ，…の上に着地させ
る。ここで、はんだテープ８は、錫と鉛との共晶合金で
あり、その厚さは、略１００μｍである。この結果、図
３（ｈ）に示すように、各パッド部１１ａには、フラッ
クス３の粘着力によって、厚さが略１００μｍで、直径
が略２５０μｍの断面が円形のはんだ片８ａが仮着され
る。
【００１５】次に、はんだ片８ａ，８ａ，…が仮着され
た半導体チップ１を、２２０〜２３０℃で加熱すること
によって、はんだ片８ａ，８ａ，…をリフローした後、
フラックス３を溶解する洗浄液を用いて、フラックス３
の残り滓を取り除いて、同図（ｉ）に示すように、パッ
ド部１１ａ，１１ａ，…に固着された直径略２００μｍ
のはんだバンプ８ｂ，８ｂ，…を形成する。こうして、
格子状に略５００μｍのピッチで配列された、例えば、
２００個のはんだバンプ８ｂ，８ｂ，…を持つ半導体装
置を得る。これらのはんだバンプ８ｂ，８ｂ，…は、半
導体装置を実装基板の配線に接続するための外部接続用
電極として用いられる。
た半導体チップ１を、２２０〜２３０℃で加熱すること
によって、はんだ片８ａ，８ａ，…をリフローした後、
フラックス３を溶解する洗浄液を用いて、フラックス３
の残り滓を取り除いて、同図（ｉ）に示すように、パッ
ド部１１ａ，１１ａ，…に固着された直径略２００μｍ
のはんだバンプ８ｂ，８ｂ，…を形成する。こうして、
格子状に略５００μｍのピッチで配列された、例えば、
２００個のはんだバンプ８ｂ，８ｂ，…を持つ半導体装
置を得る。これらのはんだバンプ８ｂ，８ｂ，…は、半
導体装置を実装基板の配線に接続するための外部接続用
電極として用いられる。
【００１６】はんだバンプ８ｂ，８ｂ，…を形成した半
導体装置を、３００個のロットサイズで３ロット分製造
し、検査を行った結果、リフローのための加熱時に、は
んだがパッド部１１ａ，１１ａ，…から外れて、隣接す
るはんだバンプに吸収される不良数が、従来の１／１０
まで低減されていることがわかった。
導体装置を、３００個のロットサイズで３ロット分製造
し、検査を行った結果、リフローのための加熱時に、は
んだがパッド部１１ａ，１１ａ，…から外れて、隣接す
るはんだバンプに吸収される不良数が、従来の１／１０
まで低減されていることがわかった。
【００１７】上記構成によれば、開口部２ａ，２ａ，…
を有するスクリーンマスク２を用いて、パッド部１１
ａ，１１ａ，…が設けられた半導体チップ１の上にフラ
ックス３を印刷塗布するため、半導体チップ１の上の全
面にはフラックス３は塗布されないので、フラックス３
の量が必要以上に多くなって、はんだ片８ａ，８ａ，…
を仮着した後のリフローのための加熱時のフラックス３
の流動によって、はんだが移動してパッド部１１ａ，１
１ａ，…の位置から外れてしまったり、隣接するはんだ
バンプに吸収されてしまうようなことがない。それ故、
はんだバンプ８ｂを、パッド部１１ａ上に確実に形成す
ることができるので、歩留まりを向上させて、信頼性の
高い半導体装置を製造することができる。また、スクリ
ーンマスク２を精密な位置合わせをすることなく、半導
体チップ１に当てて、各パッド部１１ａ上の所定の領域
にフラックス３を塗布することができるので、低コスト
で、容易かつ確実に、はんだバンプを形成することがで
きる。
を有するスクリーンマスク２を用いて、パッド部１１
ａ，１１ａ，…が設けられた半導体チップ１の上にフラ
ックス３を印刷塗布するため、半導体チップ１の上の全
面にはフラックス３は塗布されないので、フラックス３
の量が必要以上に多くなって、はんだ片８ａ，８ａ，…
を仮着した後のリフローのための加熱時のフラックス３
の流動によって、はんだが移動してパッド部１１ａ，１
１ａ，…の位置から外れてしまったり、隣接するはんだ
バンプに吸収されてしまうようなことがない。それ故、
はんだバンプ８ｂを、パッド部１１ａ上に確実に形成す
ることができるので、歩留まりを向上させて、信頼性の
高い半導体装置を製造することができる。また、スクリ
ーンマスク２を精密な位置合わせをすることなく、半導
体チップ１に当てて、各パッド部１１ａ上の所定の領域
にフラックス３を塗布することができるので、低コスト
で、容易かつ確実に、はんだバンプを形成することがで
きる。
【００１８】◇第２実施例 図４は、この発明の第２実施例であるはんだバンプの形
成方法を説明するための平面図である。この第２実施例
が上述の第１実施例と大きく異なるところは、図４に示
すように、フラックス３を塗布する際に、円形の開口部
９ａ，９ａ，…を千鳥配列とされたスクリーンマスク９
を用いている点である。また、各開口部９ａの面積を、
開口部９ａを通して塗布されたフラックス３の粘着力に
よって、各はんだ片８ａが仮着し、良好に各パッド部１
１ａと接合させることができる必要最小限の大きさとし
た。これ以外は第１実施例と略同一であるのでその説明
を省略する。
成方法を説明するための平面図である。この第２実施例
が上述の第１実施例と大きく異なるところは、図４に示
すように、フラックス３を塗布する際に、円形の開口部
９ａ，９ａ，…を千鳥配列とされたスクリーンマスク９
を用いている点である。また、各開口部９ａの面積を、
開口部９ａを通して塗布されたフラックス３の粘着力に
よって、各はんだ片８ａが仮着し、良好に各パッド部１
１ａと接合させることができる必要最小限の大きさとし
た。これ以外は第１実施例と略同一であるのでその説明
を省略する。
【００１９】上記構成によれば、加熱時のフラックス３
の流動によって、はんだが移動して各パッド部１１ａの
位置から外れたり、隣接するはんだバンプに吸収され
て、得られた半導体装置が不良品となることを、一段と
確実に防ぐことができる。
の流動によって、はんだが移動して各パッド部１１ａの
位置から外れたり、隣接するはんだバンプに吸収され
て、得られた半導体装置が不良品となることを、一段と
確実に防ぐことができる。
【００２０】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述した
実施例では、必要な部分だけフラックスが通過できる網
をスクリーンマスクとして用いた場合について述べた
が、金属箔に開口部を設けたメタルマスクを用いるよう
にしても良い。また、はんだをパッドに仮着するには、
はんだテープからはんだ片を打ち抜いて着地させる方法
に限らず、専用の冶具を用いてはんだボールをパッド上
に載せる方法によっても良い。また、スクリーンマスク
の開口部の形状は、方形や円形に限らず、他の多角形で
も良いし任意の形状として良い。また、個々の開口部の
形状は、必ずしも同一である必要もない。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述した
実施例では、必要な部分だけフラックスが通過できる網
をスクリーンマスクとして用いた場合について述べた
が、金属箔に開口部を設けたメタルマスクを用いるよう
にしても良い。また、はんだをパッドに仮着するには、
はんだテープからはんだ片を打ち抜いて着地させる方法
に限らず、専用の冶具を用いてはんだボールをパッド上
に載せる方法によっても良い。また、スクリーンマスク
の開口部の形状は、方形や円形に限らず、他の多角形で
も良いし任意の形状として良い。また、個々の開口部の
形状は、必ずしも同一である必要もない。
【００２１】
【発明の効果】以上説明したように、この発明の構成に
よれば、フラックス塗布工程においては、散在する多数
の開口部を持つスクリーンマスクを用いて、電極パッド
が設けられた半導体基板の上にフラックスを印刷塗布す
るため、上記半導体基板の上の全面にはフラックスは塗
布されないので、フラックスの量が必要以上に多くなっ
て、リフロー工程における加熱時のフラックスの流動に
よって、はんだが移動して電極パッドの位置から外れて
しまったり、隣接するはんだバンプに吸収されてしまう
ようなことがない。それ故、はんだバンプを電極パッド
上に確実に形成することができるので、歩留まりを向上
させ、信頼性の高い半導体装置を製造することができ
る。また、スクリーンマスクを精密な位置合わせをする
ことなく、半導体基板に当てて、各電極パッド上の所定
の領域にフラックスを塗布することができるので、低コ
ストで、容易かつ確実に、はんだバンプを形成すること
ができる。
よれば、フラックス塗布工程においては、散在する多数
の開口部を持つスクリーンマスクを用いて、電極パッド
が設けられた半導体基板の上にフラックスを印刷塗布す
るため、上記半導体基板の上の全面にはフラックスは塗
布されないので、フラックスの量が必要以上に多くなっ
て、リフロー工程における加熱時のフラックスの流動に
よって、はんだが移動して電極パッドの位置から外れて
しまったり、隣接するはんだバンプに吸収されてしまう
ようなことがない。それ故、はんだバンプを電極パッド
上に確実に形成することができるので、歩留まりを向上
させ、信頼性の高い半導体装置を製造することができ
る。また、スクリーンマスクを精密な位置合わせをする
ことなく、半導体基板に当てて、各電極パッド上の所定
の領域にフラックスを塗布することができるので、低コ
ストで、容易かつ確実に、はんだバンプを形成すること
ができる。
【図１】この発明の第１実施例であるはんだバンプの形
成方法を説明するための工程図である。
成方法を説明するための工程図である。
【図２】同はんだバンプの形成方法を説明するための工
程図である。
程図である。
【図３】同はんだバンプの形成方法を説明するための工
程図である。
程図である。
【図４】この発明の第２実施例であるはんだバンプの形
成方法を説明するための平面図である。
成方法を説明するための平面図である。
【図５】従来技術を説明するための説明図である。
【図６】従来技術を説明するための説明図である。
１ 半導体チップ（半導体基板） １１ａ パッド部（電極パッド） ２ スクリーンマスク ２ａ 開口部 ３ フラックス ７ はんだテープ ７ａ はんだ片 ７ｂ はんだバンプ
Claims (3)
- 【請求項１】 半導体装置製造プロセスの後工程におい
て、半導体基板上に予め設けられた電極パッドの上に外
部接続用電極としてのはんだバンプを形成するための方
法であって、 規則的に又は不規則的に、かつ、２次元的に散在する多
数の開口部を持つスクリーンマスクを用いて、前記電極
パッドにフラックスを印刷塗布するフラックス塗布工程
と、 該フラックス塗布工程において前記電極パッドに印刷塗
布された前記フラックスの粘着力により、片状又は球状
のはんだを前記電極パッドの上に仮着するはんだ仮着工
程と、 該はんだ仮着工程において前記はんだが仮着された前記
半導体基板を、前記はんだの融点以上に加熱することに
よって、前記電極パッドの上に前記はんだを固着するリ
フロー工程とからなることを特徴とするはんだバンプの
形成方法。 - 【請求項２】 前記はんだ仮着工程では、テープ状のは
んだを前記電極パッドに対応する形状に打ち抜き、前記
打ち抜いたはんだを、前記フラックスが印刷塗布された
前記電極パッドの上に着地せしめることで、前記フラッ
クスの粘着力により仮着することを特徴とする請求項１
記載のはんだバンプの形成方法。 - 【請求項３】 前記多数の開口部の配列ピッチは、前記
電極パッドの直径又は所定の長さ寸法よりも小さく設定
されていることを特徴とする請求項１又は２記載のはん
だバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9015404A JP2962256B2 (ja) | 1997-01-29 | 1997-01-29 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9015404A JP2962256B2 (ja) | 1997-01-29 | 1997-01-29 | はんだバンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214839A JPH10214839A (ja) | 1998-08-11 |
| JP2962256B2 true JP2962256B2 (ja) | 1999-10-12 |
Family
ID=11887803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9015404A Expired - Fee Related JP2962256B2 (ja) | 1997-01-29 | 1997-01-29 | はんだバンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962256B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2313551A1 (en) * | 1999-10-21 | 2001-04-21 | International Business Machines Corporation | Wafer integrated rigid support ring |
-
1997
- 1997-01-29 JP JP9015404A patent/JP2962256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214839A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10515918B2 (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
| KR101018520B1 (ko) | 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법 | |
| JP4270282B2 (ja) | 半導体装置の製造方法 | |
| US20090289360A1 (en) | Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing | |
| JP2002076047A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| JP5784280B2 (ja) | 電子デバイスパッケージ及び製造方法 | |
| TW200845350A (en) | Dual or multiple row package | |
| JP2010114140A (ja) | 半導体装置及びその製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| US5895231A (en) | External terminal fabrication method for semiconductor device package | |
| JP2962256B2 (ja) | はんだバンプの形成方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP5131206B2 (ja) | 半導体装置 | |
| JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| KR100403359B1 (ko) | 반도체패키지의제조방법 | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 | |
| JP2002100651A (ja) | 半導体装置及びその製造方法 | |
| JP2003045908A (ja) | 半導体装置とその製造方法 | |
| JP2001060596A (ja) | 半導体装置の製造方法 | |
| JPH11297874A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0521513A (ja) | フイルムキヤリア半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |