JP2001116806A - インターフェイス - Google Patents

インターフェイス

Info

Publication number
JP2001116806A
JP2001116806A JP2000253063A JP2000253063A JP2001116806A JP 2001116806 A JP2001116806 A JP 2001116806A JP 2000253063 A JP2000253063 A JP 2000253063A JP 2000253063 A JP2000253063 A JP 2000253063A JP 2001116806 A JP2001116806 A JP 2001116806A
Authority
JP
Japan
Prior art keywords
interface
segments
tower
segment
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000253063A
Other languages
English (en)
Other versions
JP2001116806A5 (ja
Inventor
Jochen Zaiser
ヨッヘン・ツァイザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2001116806A publication Critical patent/JP2001116806A/ja
Publication of JP2001116806A5 publication Critical patent/JP2001116806A5/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】試験装置とアプリケーション装置の間における
より低コストのインターフェイスを提供する。 【解決手段】インターフェイス・タワー300には、そ
れぞれ、それぞれのセグメント320i(i=A、B、
C、...)を受容するようになっている、複数の凹部
310i(i=A、B、C、...)を備えたフレーム
305が含まれている。セグメント320A及び320
Dは、インターフェイス・タワー300から間隔をあけ
て表されている。セグメントのうちいくつかは、電気的
接触部のないブランクまたはダミー・セグメントとして
実施され、いくつかは、DUT基板30とプローブ・カ
ード20のそれぞれの接触部間における電気的接触を施
すための複数の電気的接触部を備えたセグメントとして
実施されることもできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、試験装置とアプリ
ケーション装置の間におけるインターフェイスに関する
ものである。
【0002】
【従来の技術】被試験素子(DUT)に対する専用アナ
ログ及び/またはデジタル信号を発生し、その応答を解
析するため、ICテスタのようなテスタが設けられる。
こうしたテスタについては、例えば、同じ出願人による
同時係属の欧州特許出願99105625.0、EP−
A−88299、US−A−5,499,248、また
は、US−A−5,453,995に詳細な解説があ
る。
【0003】ほとんどの場合、テスタからDUTの特定
用途のサイトへの信号供給は、テスタ、並びに、DUT
を取り扱うアプリケーション装置の特定機械及び電気特
性と整合しなければならない。
【0004】図1には、DUTとして高感度のシリコン
・ウエハを移送し、位置決めするためのウエハ・プロー
バ10のような、典型的なDUTアプリケーション装置
の一例が示されている。ウエハ(ウエハ・プローバ10
内にあって見えない)は、テスタ25(図1の場合、一
般的なブロックとして記号化されているだけである)に
面したウエハ・プローバ10のインターフェイスとし
て、内部でプローブ・カード20に接続されている。ウ
エハ・プローバは、一般に、可能な最も初期の生産段階
における集積回路の試験に適用される。
【0005】プローブ・カード20は、一般に、例え
ば、ウエハ側に高密度接触ニードル、及び、テスタ側
(図1に見える側)に金メッキ接触パッドを備えた、特
定素子用集積回路基板(PCB)である。プローブ・カ
ード20は、通常、ウエハ側を形成する稠密(ニード
ル)パターンからテスタ25に接触するためのより間隔
の広いパッド・パターンに及んでいる。プローブ・カー
ド20のサイズは、一般に、ウエハ・プローバ10のハ
ードウェアによって制限される。ウエハ・プローバ10
は、ウエハの接触パッドとプローブ・カード20の接触
パッド間における確実な電気的接触を保証しなければな
らない。
【0006】DUT基板30は、DUTに面したテスタ
25の電気的及び機械的インターフェイスを表してい
る。DUT基板30は、通常、DUTアプリケーション
装置の特定要求に合わせて特注で製造された特定デバイ
ス用プリント回路基板(PCB)であり、それぞれの用
途に従って交換することが可能である。DUT基板30
に関するこれ以上の詳細については、上述の同時係属の
欧州特許出願99105625.0に詳述されている。
DUT基板30が特注で製造された交換可能部品として
提供される場合、DUT基板30は、バネ式接触ピン
(「PogoTM(商標)」とも呼ばれる)によってテスタ
25内に接触させられる場合が多い。
【0007】DUT基板30及びプローブ・カード20
は、テスタ25またはウエハ10のDUTに関して、電
気的に最適化されるが(例えば、信号速度、信号純度、
インピーダンス、及び、伝送速度について)、DUT基
板30とプローブ・カード20の間に、良好な電気的及
び機械的整合が得られなければならない。これは、信号
伝送速度の上昇が毎秒2ギガビットにまで達する場合、
とりわけ重要になる。
【0008】図1の例では、インターフェイス・タワー
50(「PogoTMtower」とも呼ばれる)が、D
UT基板30とプローブ・カード20の間のインターフ
ェイスとして利用されている。インターフェイス・タワ
ー50は、テスタ25のDUT基板30のピン・パター
ン(通常、矩形構成)をプローブ・カード20のパター
ン(通常、円形で、より稠密)に変換する。図1の例の
場合、インターフェイス・タワー50は、さらに、ウエ
ハ・プローバ10のヘッド・プレート60における円形
の穴を介して、テスタ25からの信号をもたらし、DU
T基板30とプローブ・カード20の間の空間距離にブ
リッジを架けなければならない。
【0009】インターフェイス・タワー50によって与
えられるインターフェイスは、全て、テスタ25及びウ
エハ・プローバ10のアプリケーション装置によって得
られる試験システム全体に関する性能の損失を最小限に
抑えて実施しなければならない。すなわち、インターフ
ェイス・タワー50の電気経路内の全ての部品は、与え
られた各テスタ・チャネル毎に(例えば、1000を超
えるチャネル)、制御されたインピーダンス(通常、5
0Ω)及び良質の接触を維持しなければならないという
ことである。
【0010】図2Aには、ヒューレット・パッカードH
P 83000に用いられるインターフェイス・タワー
50(製品番号E7017AA)の実施態様が断面図で
示されている。インターフェイス・タワー50は、中央
覗き穴100を備えた円筒形状を備えている。中身が詰
まっている固体のアルミ・コア110が、電気的及び機
械的接触部を備えている。コア110は複数の信号経路
120と接地接触部130を備える。図2Aに示すとこ
ろでは、インターフェイス・タワー50の上側は、DU
T基板30に向けられることになり、一方、インターフ
ェイス・タワー50の下側は、プローブ・カード20に
向けられ、接触させられることになる。
【0011】図2Bには、図2Aの左側に描かれたイン
ターフェイス・タワー50の電気的経路がさらに詳細に
示されている。各信号経路120は、コア110にあけ
られた穴140内の空気によって分離された両側バネ式
接触部(PogoTM)によって得られる。接地接続が、
信号経路120のまわりに配置され、アルミニウム・コ
ア11に直接接触している、片側接地Pogoによって
得られる接地接触部130によって実施される。信号経
路120の電気的接触部の直径と穴140の直径との間
における定義された関係を適切に選択することにより、
この接地接触部130の構成は、空気分離穴140と共
に、50Ω環境を生じる。従って、インターフェイス・
タワー50のコア110は、信号経路120を介して伝
送される全てのテスタ信号に対する固体の接地部を形成
しており、インターフェイス・タワー50における接地
ループを回避するため、機械的接地部から分離しなけれ
ばならない。
【0012】図2Aに示すタワー・インターフェイス5
0は、DUT基板30とプローブ・カード20の間にお
ける電気信号の優れた伝送を可能にする。信号経路12
0と接地接触部130の電気的構成によって、7GHz
までの範囲内の帯域幅に関して伝送速度が極めて高い場
合でも、ほとんど損失のない信号伝送が保証される。
【0013】しかし、穴140の全長にわたって規定の
直径を備える穴140を設けるとなると、厳しい機械的
困難に遭遇する。製品番号E7017AAの上述のイン
ターフェイス・タワー50の場合、穴140には、50
mmの長さにわたって、3mmの直径を与えなければな
らない。当該技術者には明らかなように、こうした穴を
設けることは、極めて困難で、コストが高くつき、イン
ターフェイス・タワー50を比較的コストのかかるもの
にする。これに関して、理解しておくべきは、各インタ
ーフェイス・タワー50は、通常、特定の特注で製造さ
れた部品であり、通常、ある特定のテスタ構成のための
ある特定のピン数(例えば、設けられるべき個別電気経
路数)しか取り扱わないということである。一方、各イ
ンターフェイス・タワーの価格は、比較的高く、もう一
方では、インターフェイス・タワー50が故障または破
損すると、試験手順の再開が可能になるまでに、かなり
のコストがかかる可能性がある。従って、比較的コスト
の高い予備のインターフェイス・タワーをストック(在
庫)しておいて、可能性のある試験停止時間を短縮する
ことが必要になる。
【0014】
【発明が解決しようとする課題】従って、本発明の目的
は、試験装置とアプリケーション装置の間におけるより
低コストのインターフェイスを提供することにある。
【0015】
【課題を解決するための手段】本発明によれば、試験装
置とアプリケーション装置の間のインターフェイス(テ
スタ/アプリケーション・インターフェイスまたはTA
インターフェイスとも呼ばれる)には、モジュラ方式
で、交換可能な個別セグメントが設けられている。各セ
グメントが、1つ以上の電気信号及び/または接地経路
を含むことも可能であり、あるいは、ただ単に、TAイ
ンターフェイス内の未使用セグメント空間を充填するた
めに、ダミー・セグメントとすることも可能である。
【0016】セグメントのモジュラ方式構成によれば、
一方では、TAインターフェイスが、それぞれの用途に
おける特定のピン数に容易に適応することができるの
で、試験コストを大幅に低下させることができる。他方
では、破損したセグメントまたは誤動作を生じるセグメ
ントは、TAインターフェイス全体の交換を必要とせず
に容易に交換することができる。TAインターフェイス
は、従って、実際の要件に従って構成することが可能で
あり、要求に応じてアップグレードすることも可能であ
り、従って、実際に必要な瞬間まで、コストの分散また
はシフトが可能になる。さらに、モジュラ方式セグメン
ト構成によれば、試験手順の不可避的な停止時間を制限
するための在庫コストが、TAインターフェイス全体か
らコストがより低いセグメントだけに制限される。
【0017】望ましい実施態様の場合、全てのセグメン
トがほぼ等しい。もう1つの実施態様の場合、TAイン
ターフェイスは、1つ以上の異なるタイプのセグメント
を含んでいるだけであり、このため、各タイプのセグメ
ントは等しい。この結果、同じタイプのセグメント内に
おける標準化及び互換性が向上するので、さらにコスト
削減が可能になる。
【0018】もう1つの実施態様の場合、1つ以上のセ
グメントが電気的に絶縁または分離されるので、1つ以
上のセグメントのそれぞれが、個々の接地条件といっ
た、個々の電気特性とは電気的に無関係になるように設
けることができる。これは、アナログ機能性とデジタル
機能性が混合したDUTの試験にとって特に有効であ
る。
【0019】実施態様の1つでは、1つ以上の電気的に
独立したセグメントの接地条件を別個に構成することが
可能である。
【0020】従って、本発明によれば、より少ないピン
数に合わせた、より低コストの特定顧客用構成を可能に
し、セグメントの現場修理/交換(例えば、顧客によ
る)を可能にする、モジュラ方式製品構造が得られる。
本発明によれば、さらに、セグメントに独立した接地条
件を付与することが可能になり、これにより、試験シス
テム全体のフレキシビリティが大幅に向上し、機能性の
混合した(例えば、デジタルとアナログ)応用例の試験
が可能になる。
【0021】ほとんどの場合、本発明によるTAインタ
ーフェイスは、ヒューレット・パッカードHP 830
00システムのような、既に市販されているTAインタ
ーフェイスと完全な互換性を備えている。
【0022】一般に、TAインターフェイスは、試験装
置とアプリケーション装置の間に電磁リンクを施すため
に用いられる。ほとんどの場合、電磁リンクは、電気接
触部、光接触部、または、両方の組み合わせである。試
験装置は、集積回路テスタであることが望ましく、従っ
て、アプリケーション装置は、集積回路取扱い装置であ
ることが望ましい。
【0023】
【発明の実施の形態】図3には、本発明によるTAイン
ターフェイスの一例として、インターフェイス・タワー
300の実施態様が示されている。インターフェイス・
タワー300は、図3において、図1のインターフェイ
ス・タワー50と同様に描かれているので、図示されて
いるインターフェイス・タワー300の上側は、DUT
基板30との接触を意図したものであり、一方、下側
は、プローブ・カード20との接触を意図したものであ
る。本発明によるインターフェイス・タワー300は、
図1に示すインターフェイス・タワー50と完全な互換
性があるので、インターフェイス300は、図1に示さ
れ、解説されているのと同じやり方で用いることが可能
である。
【0024】インターフェイス・タワー300には、そ
れぞれ、それぞれのセグメント320i(i=A、B、
C、...)を受容するようになっている、複数の凹部
310i(i=A、B、C、...)を備えたフレーム
305が含まれている。図3の実施態様の場合、インタ
ーフェイス・タワー300には、それぞれ、それぞれの
セグメント320A...320Hが充填された、8つ
の凹部310A...310Hが含まれている。図3の
分解図において、セグメント320A及び320Dは、
インターフェイス・タワー300から間隔をあけて表さ
れている。さらに、図3から明らかなように、セグメン
ト320A、320B、320E、及び、320Fは、
電気的接触部のないブランクまたはダミー・セグメント
として実施されており、一方、セグメント320C、3
20D、320G、及び、320Hは、DUT基板30
とプローブ・カード20のそれぞれの接触部間における
電気的接触を施すための複数の電気的接触部を備えたセ
グメントとして実施されている。
【0025】各セグメント320iは、例えば、ネジ3
30によってインターフェイス・タワー300のフレー
ム305に固定することが可能である。そのため、各セ
グメント320iには、その上側に、本体350iの上
を側方に延び、それぞれの凹部310iに挿入されるフ
ランジ340iが設けられている。
【0026】各フランジ340iには、くぼみ360が
含まれている。セグメント320iをフレーム305に
固定するため、くぼみ360にネジ330が挿入され、
フレーム305にネジ留めされる。
【0027】インターフェイス・タワー300には、そ
の上側に、さらに、DUT基板30(図1参照)に対し
てインターフェイス・タワー300を調整し、固定する
ためのロッド370が含まれている。
【0028】セグメント320iにおける信号経路12
0及び接地接触部130の構成は、図2Bに描かれてい
るのと同じやり方で得られるのが望ましい。各接地接触
部120は、本体350iの固体コアと直接接触してい
る。本体350iは、少なくとも、電気的接触部120
及び130を備えたセグメント320iに関して、固体
のアルミニウム・コアによって得られるのが望ましい。
【0029】望ましい実施態様の場合、各セグメント3
20iは、フレーム305及び/または他のセグメント
320iに対して電気的に絶縁されている。そのため、
セグメント320iのフランジ340iとフレーム30
5の上側の間には、絶縁層400(エポキシ層が望まし
い)が配置されている。各セグメント320iまわりの
側壁410iと各凹部310iの内壁420iとの間に
は、例えば、外壁410i及び/またはフレーム305
の内壁420iにコーティングを施すことによって、絶
縁を施すことが可能である。代わりに、あるいは、それ
に加えて、セグメント320iの外壁410iと凹部3
10iの内壁420iの間には、空隙(例えば、0.5
mm)を設けることが可能である。フレーム305に対
するセグメント320iの機械的固定に関して、さらに
絶縁を施すことが可能である。ネジ330の頭部は、各
セグメント320i(特に図2B参照)の上側に設けら
れた絶縁層500i(エポキシ層が望ましい)とだけ接
触することになり、一方、ネジ330の本体は、フラン
ジ340iから間隔をあけて、セグメント320iとフ
レーム305の間に、ネジ330による電気的接触が生
じないようになっているのが望ましい。
【0030】図3の実施態様の場合、全てのセグメント
320iが、同じ機械的寸法を備えているが、異なる役
割を果たすことが可能であるのが望ましい。これによっ
て、特殊用途に従ってインターフェイス・タワー300
を構成することが可能になる。インターフェイス・タワ
ー300は、例えば、1つ以上のセグメント320iか
ら構成されるアナログ領域及びデジタル領域に分割する
ことが可能であり、これによって、各領域は、それ自体
の電気的接地条件を備えることが可能になる。セグメン
ト320iは、様々なピン数及び様々な性能要件に合わ
せて設計することが可能である。従って、試験システム
のピン数が増すか、あるいは、より高い性能が必要とさ
れる場合、試験システムのユーザは、インターフェイス
・タワー300をアップグレードすることが可能にな
る。
【0031】インターフェイス・タワー300とDUT
基板30の間、並びに、インターフェイス・タワー30
0とプローブ・カード20の間の機械的及び電気的接触
は、一般に、コンポーネントを互いに機械的に押しつけ
ることによって施される。接触は、例えば、ネジのよう
な固定手段を用いて手動で、例えば、ベイオネット(bay
onet)・スライド・ロックまたはレバー・システムを利
用して半自動で、あるいは、プローバ10及び/または
テスタ25の自動ローディング機構を利用して自動で施
すことが可能である。
【0032】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
【0033】(実施態様1)試験装置(25、30)と
アプリケーション装置(10、20)との間に電磁リン
クを設けるためのインターフェイス(300)であっ
て、複数の個別セグメント(320i)を受容するよう
になっていることと、前記セグメント(320i)の少
なくとも1つに、前記電磁リンクを設けるための少なく
とも1つの電磁経路(120、130)が含まれている
ことを特徴とする、インターフェイス(300)。
【0034】(実施態様2)前記セグメント(320
i)の少なくとも1つが、前記インターフェイス(30
0)及び/または他のセグメント(320i)に対して
電気的に分離されていることを特徴とする、実施態様1
に記載のインターフェイス(300)。
【0035】(実施態様3)前記セグメント(320
i)の少なくとも1つが、前記インターフェイス(30
0)及び/または他のセグメント(320i)の接地条
件とはほとんど関係のない接地条件を有していることを
特徴とする、実施態様1または2に記載のインターフェ
イス(300)。
【0036】(実施態様4)前記セグメント(320
i)の少なくとも1つに、固体コア(110)、少なく
とも1つの信号経路(120)、及び、少なくとも1つ
の接地接触部(130)が含まれており、これによっ
て、前記コア(110)が、前記少なくとも1つの接地
接触部(130)に電気的に接続され、前記少なくとも
1つの経路(120)が、電気的に前記コア(110)
から分離されることを特徴とする、実施態様1ないし3
のいずれかに記載のインターフェイス(300)。
【0037】(実施態様5)前記少なくとも1つの信号
経路(120)が、前記コア(110)から電気的分離
されている、前記コア(110)を通る開口部(14
0)内に設けられていることを特徴とする、実施態様4
に記載のインターフェイス(300)。
【0038】(実施態様6)前記接地接触部(130)
が、各信号経路(120)をほぼ取り巻くように配置さ
れていることを特徴とする、実施態様4または5に記載
のインターフェイス(300)。
【0039】(実施態様7)さらに、それぞれ、前記セ
グメント(320i)の1つを受容する、複数の凹部
(310i)を備えたフレーム(305)を含むことを
特徴とする、実施態様1ないし6のいずれかに記載のイ
ンターフェイス(300)。
【0040】(実施態様8)前記電磁リンクが、電気及
び/または光学接触部であることと、前記電磁経路(1
20、130)が、電気及び/または光学経路(12
0、130)であることを特徴とする、実施態様1ない
し7のいずれかに記載のインターフェイス(300)。
【0041】(実施態様9)前記試験装置(25、3
0)が、集積回路テスタであり、かつ、前記アプリケー
ション装置(10、20)が、集積回路取扱い装置であ
るか、または、そのいずれかであることを特徴とする、
実施態様1ないし8のいずれかに記載のインターフェイ
ス(300)。
【0042】(実施態様10)アプリケーション装置
(10、20)におけるデバイスを試験するための試験
装置(25、35)であって、前記試験装置(25、3
5)と前記アプリケーション装置(10、20)の間に
電気的接触部を設けるための、実施態様1ないし9のい
ずれかによるインターフェイス(300)と、前記電気
的接触部を設けるための少なくとも1つの電気経路(1
20、130)を備えた少なくとも1つのセグメント
(320i)を特徴とする、試験装置(25、35)。
【0043】
【発明の効果】以上のように、本発明を用いると、試験
装置とアプリケーション装置の間におけるより低コスト
のインターフェイスを提供することができる。また、本
発明によれば、より少ないピン数に合わせた、より低コ
ストの特定顧客用構成を可能にし、セグメントの現場修
理/交換(例えば、顧客による)を可能にする、モジュ
ラ方式製品構造が得られる。本発明によれば、さらに、
セグメントに独立した接地条件を付与することが可能に
なり、これにより、試験システム全体のフレキシビリテ
ィが大幅に向上し、機能性の混合した(例えば、デジタ
ルとアナログ)応用例の試験が可能になる。
【図面の簡単な説明】
【図1】典型的なDUTアプリケーション装置の一例を
示す図である。
【図2A】インターフェイス・タワー50の実施態様を
示す図である。
【図2B】インターフェイス・タワー50の実施態様を
示す図である。
【図3】本発明によるインターフェイス・タワー300
の実施態様を示す図である。
【符号の説明】
10:ウエハ・プローバ 20:プローブ・カード 25:テスタ 30:DUT基板 110:アルミ・コア 120:信号経路 130:接地接触部 140:穴 300:インターフェイス・タワー 305:フレーム 310i:凹部 320i:セグメント 330:ネジ 340i:フランジ 360:くぼみ 370:ロッド 400:絶縁層 410i:側壁 420i:壁 500i:絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G01R 31/28 K (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A.

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】試験装置とアプリケーション装置との間に
    電磁リンクを設けるためのインターフェイスであって、
    複数の個別セグメントを受容するようになっていること
    と、前記セグメントの少なくとも1つに、前記電磁リン
    クを設けるための少なくとも1つの電磁経路が含まれて
    いることを特徴とする、インターフェイス。
JP2000253063A 1999-08-23 2000-08-23 インターフェイス Pending JP2001116806A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99116493A EP0999450B1 (en) 1999-08-23 1999-08-23 Modular interface between test and application equipment
EP99116493.0 1999-08-23

Publications (2)

Publication Number Publication Date
JP2001116806A true JP2001116806A (ja) 2001-04-27
JP2001116806A5 JP2001116806A5 (ja) 2007-03-22

Family

ID=8238832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000253063A Pending JP2001116806A (ja) 1999-08-23 2000-08-23 インターフェイス

Country Status (4)

Country Link
US (1) US6624646B2 (ja)
EP (1) EP0999450B1 (ja)
JP (1) JP2001116806A (ja)
DE (1) DE69901220T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332081A (ja) * 2005-05-23 2006-12-07 Yokogawa Electric Corp Icテスタ
JP2007178164A (ja) * 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
WO2007125974A1 (ja) * 2006-04-28 2007-11-08 Nhk Spring Co., Ltd. 導電性接触子ホルダ
JP2019149447A (ja) * 2018-02-27 2019-09-05 株式会社東京精密 プローバ
KR20210122051A (ko) * 2020-03-26 2021-10-08 주식회사 아도반테스토 고주파 부품, 특히, 검사 대상 실리콘 포토닉 디바이스 검사를 위한 검사 배열체

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159165B4 (de) 2001-12-03 2007-02-08 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Vorrichtung zum Messen und/oder Kalibrieren eines Testkopfes
US7057410B1 (en) * 2003-05-14 2006-06-06 Credence Systems Corporation Interface structure for semiconductor integrated circuit test equipment
DE102004009337A1 (de) * 2004-02-26 2005-09-22 Infineon Technologies Ag Kontaktplatte zur Verwendung bei einer Kalibrierung von Testerkanälen eines Testersystems sowie ein Kalibriersystem mit einer solchen Kontaktplatte
DE602004021469D1 (de) 2004-04-05 2009-07-23 Verigy Pte Ltd Singapore Vorrichtung zum lösbaren Verbinden eines Interfaces an einer Testeinrichtung
WO2005121739A1 (ja) * 2004-06-08 2005-12-22 Advantest Corporation イメージセンサ用試験装置
US7071724B2 (en) * 2004-06-25 2006-07-04 Infineon Technologies Ag Wafer probecard interface
US7330040B2 (en) * 2004-06-25 2008-02-12 Infineon Technologies Ag Test circuitry wafer
JP3875254B2 (ja) * 2005-05-30 2007-01-31 株式会社アドバンテスト 半導体試験装置及びインターフェースプレート
US7764079B1 (en) * 2007-01-31 2010-07-27 SemiProbe LLC Modular probe system
CN101738508B (zh) * 2008-11-12 2012-07-18 京元电子股份有限公司 一种探针塔与其制作方法
WO2010096714A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Probe head for a microelectronic contactor assembly, the probe head having smt electronic components thereon
US9239428B2 (en) 2011-09-28 2016-01-19 Ksaria Corporation Epoxy dispensing system and dispensing tip used therewith

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328478U (ja) * 1989-07-28 1991-03-20
JPH03205843A (ja) * 1990-01-08 1991-09-09 Tokyo Electron Ltd プローブ装置
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
JPH0964126A (ja) * 1995-08-29 1997-03-07 Minato Electron Kk ウェーハプローバ用接続リング

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724180A (en) 1985-08-05 1988-02-09 Teradyne, Inc. Electrically shielded connectors
EP0541839B1 (en) 1991-11-11 1993-07-28 Hewlett-Packard GmbH Apparatus for generating test signals
US5633597A (en) * 1992-03-10 1997-05-27 Virginia Panel Corporation Micro interface technology system utilizing slide engagement mechanism
DE4305442C2 (de) 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
US5924898A (en) * 1997-05-29 1999-07-20 Raychem Corporation Modular connector
US6246245B1 (en) 1998-02-23 2001-06-12 Micron Technology, Inc. Probe card, test method and test system for semiconductor wafers
CN1276260C (zh) * 1998-03-04 2006-09-20 泰拉丁公司 自动测试设备的同轴探头接口
US6037787A (en) 1998-03-24 2000-03-14 Teradyne, Inc. High performance probe interface for automatic test equipment
US6166553A (en) 1998-06-29 2000-12-26 Xandex, Inc. Prober-tester electrical interface for semiconductor test

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328478U (ja) * 1989-07-28 1991-03-20
JPH03205843A (ja) * 1990-01-08 1991-09-09 Tokyo Electron Ltd プローブ装置
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
JPH0964126A (ja) * 1995-08-29 1997-03-07 Minato Electron Kk ウェーハプローバ用接続リング

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332081A (ja) * 2005-05-23 2006-12-07 Yokogawa Electric Corp Icテスタ
JP4534868B2 (ja) * 2005-05-23 2010-09-01 横河電機株式会社 Icテスタ
JP4607004B2 (ja) * 2005-12-27 2011-01-05 株式会社ヨコオ 検査ユニット
JP2007178164A (ja) * 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
KR101013172B1 (ko) * 2006-04-28 2011-02-10 니혼 하츠쵸 가부시키가이샤 도전성 접촉자 홀더
US7845955B2 (en) 2006-04-28 2010-12-07 Nhk Spring Co., Ltd. Conductive contact holder
WO2007125974A1 (ja) * 2006-04-28 2007-11-08 Nhk Spring Co., Ltd. 導電性接触子ホルダ
JP5379474B2 (ja) * 2006-04-28 2013-12-25 日本発條株式会社 導電性接触子ホルダ
JP2019149447A (ja) * 2018-02-27 2019-09-05 株式会社東京精密 プローバ
JP7209938B2 (ja) 2018-02-27 2023-01-23 株式会社東京精密 プローバ
KR20210122051A (ko) * 2020-03-26 2021-10-08 주식회사 아도반테스토 고주파 부품, 특히, 검사 대상 실리콘 포토닉 디바이스 검사를 위한 검사 배열체
JP7406004B2 (ja) 2020-03-26 2023-12-26 株式会社アドバンテスト 高周波コンポーネント、とくには検査対象シリコンフォトニクスデバイスを検査するための検査装置
KR102646621B1 (ko) 2020-03-26 2024-03-11 주식회사 아도반테스토 고주파 부품, 특히, 검사 대상 실리콘 포토닉 디바이스 검사를 위한 검사 배열체

Also Published As

Publication number Publication date
DE69901220D1 (de) 2002-05-16
US20030076124A1 (en) 2003-04-24
DE69901220T2 (de) 2003-02-06
EP0999450A1 (en) 2000-05-10
EP0999450B1 (en) 2002-04-10
US6624646B2 (en) 2003-09-23

Similar Documents

Publication Publication Date Title
JP2001116806A (ja) インターフェイス
JP2630509B2 (ja) 回路試験用プローブ装置
KR101093397B1 (ko) 고주파수 신호에 의해 디바이스를 시험하는 장치
JPH04319678A (ja) Dut基板取付システム
US6252415B1 (en) Pin block structure for mounting contact pins
CN101213463A (zh) 带有可互换探针插头的探针卡组件
KR20040065274A (ko) 테스트 헤드용 가요성 인터페이스
US6836129B2 (en) Air interface apparatus for use in high-frequency probe device
TWI426281B (zh) 用以處理試驗器與於高溫下以探針陣列之單一下觸受測之多個元件間的訊號之裝置、系統及方法
US6462573B1 (en) System interface assembly and method
US6163162A (en) Temperature compensated vertical pin probing device
US7164278B2 (en) Device for releasable connecting an interface with a test equipment
US6734688B1 (en) Low compliance tester interface
US7009381B2 (en) Adapter method and apparatus for interfacing a tester with a device under test
JP3302576B2 (ja) コネクタ付きプローブカード及びdut接続装置
US7057410B1 (en) Interface structure for semiconductor integrated circuit test equipment
US5949238A (en) Method and apparatus for probing large pin count integrated circuits
KR20040090164A (ko) 전기 부품 테스트장치
TWI272398B (en) Adapter method and apparatus for interfacing a tester with a device under test
EP0965845B1 (en) Test head assembly
US20060033513A1 (en) Apparatus, method, and kit for probing a pattern of points on a printed circuit board
KR100337234B1 (ko) 테스트 자동화용 하이스피드 프로브
JPH10112483A (ja) ウエハテスト装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413