JP2001111018A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP2001111018A JP2001111018A JP29181499A JP29181499A JP2001111018A JP 2001111018 A JP2001111018 A JP 2001111018A JP 29181499 A JP29181499 A JP 29181499A JP 29181499 A JP29181499 A JP 29181499A JP 2001111018 A JP2001111018 A JP 2001111018A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- forming
- conversion
- region
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 感度、飽和信号量等の特性を向上させ、ま
た、感度、飽和信号量等の特性を維持しつつ、単位画素
サイズの縮小、光学系縮小や多画素化を図る。 【解決手段】 ＡＬ配線やＰＡＤ部、遮光部などの領域
２３のＡＬ層２４の膜厚（約１μｍ）よりも、ＦＤ部１
０のＡＬ配線１３の膜厚を薄くする。これにより、ＡＬ
配線１３を取り囲む絶縁膜２１との寄生容量を減らす。
ＡＬ配線１３の膜厚を薄くするにつれて、寄生容量が減
少し、変換効率が向上する。ＡＬ配線１３の膜厚を従来
の１／２にすることで、変換効率は約４．３％向上す
る。
た、感度、飽和信号量等の特性を維持しつつ、単位画素
サイズの縮小、光学系縮小や多画素化を図る。 【解決手段】 ＡＬ配線やＰＡＤ部、遮光部などの領域
２３のＡＬ層２４の膜厚（約１μｍ）よりも、ＦＤ部１
０のＡＬ配線１３の膜厚を薄くする。これにより、ＡＬ
配線１３を取り囲む絶縁膜２１との寄生容量を減らす。
ＡＬ配線１３の膜厚を薄くするにつれて、寄生容量が減
少し、変換効率が向上する。ＡＬ配線１３の膜厚を従来
の１／２にすることで、変換効率は約４．３％向上す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、変換効率を向上さ
せることができ、既存のＣＣＤ撮像素子の感度、飽和信
号量等の特性を向上させることが可能な固体撮像装置お
よびその製造方法に関する。
せることができ、既存のＣＣＤ撮像素子の感度、飽和信
号量等の特性を向上させることが可能な固体撮像装置お
よびその製造方法に関する。
【０００２】
【従来の技術】従来より、ＣＣＤ撮像素子などの固体撮
像素子においては、光学系（＝チップサイズ）の小型化
および多画素化が強く望まれている。しかしながら、単
位画素サイズを縮小せずに光学系を小型化すると、画素
数の減少による解像度の低下が問題になる。また、単位
画素サイズを縮小せずに多画素化すると、光学系の拡大
と、それによる製造コストの増加は避けられない。した
がって、解像度を維持しながら光学系を小型化し、ま
た、製造コストを増加させずに多画素化を実現するため
には、単位画素サイズを縮小するのが最も有効な方法で
ある。
像素子においては、光学系（＝チップサイズ）の小型化
および多画素化が強く望まれている。しかしながら、単
位画素サイズを縮小せずに光学系を小型化すると、画素
数の減少による解像度の低下が問題になる。また、単位
画素サイズを縮小せずに多画素化すると、光学系の拡大
と、それによる製造コストの増加は避けられない。した
がって、解像度を維持しながら光学系を小型化し、ま
た、製造コストを増加させずに多画素化を実現するため
には、単位画素サイズを縮小するのが最も有効な方法で
ある。
【０００３】ここで、ＣＣＤ撮像素子の構造について図
１７を参照して説明する。図においては、Ｓｉ基板１上
には、センサ領域２、チャネルストップ３、Ｖ（垂直）
レジスタ転送領域４が形成されている。その上には、絶
縁膜５を介して、Ｖレジスタ転送電極６が形成され、該
Ｖレジスタ転送電極６を覆うようにして遮光膜７が形成
されている。センサ領域２は、入射光をその光量に応じ
た量の電荷に変換する光センサであり、Ｓｉ基板１上に
マトリクス状に配置されている。Ｖレジスタ転送領域４
は、マトリクス状に配置されたセンサ領域２のうち、列
方向（垂直方向）に配列された複数のセンサ領域に対し
て共通に設けられており、センサ領域２から読み出され
た信号電荷を垂直転送する。
１７を参照して説明する。図においては、Ｓｉ基板１上
には、センサ領域２、チャネルストップ３、Ｖ（垂直）
レジスタ転送領域４が形成されている。その上には、絶
縁膜５を介して、Ｖレジスタ転送電極６が形成され、該
Ｖレジスタ転送電極６を覆うようにして遮光膜７が形成
されている。センサ領域２は、入射光をその光量に応じ
た量の電荷に変換する光センサであり、Ｓｉ基板１上に
マトリクス状に配置されている。Ｖレジスタ転送領域４
は、マトリクス状に配置されたセンサ領域２のうち、列
方向（垂直方向）に配列された複数のセンサ領域に対し
て共通に設けられており、センサ領域２から読み出され
た信号電荷を垂直転送する。
【０００４】
【発明が解決しようとする課題】ところで、単に単位画
素サイズを縮小すると、単位面積当たりの入射光量は変
化しないため、単位画素面積にほぼ比例して感度は減少
する。また、飽和信号やＶレジスタ転送領域４における
取扱電荷量も単位画素面積に比例して減少する。そこ
で、感度を向上させるためには、センサ上部構造を変更
もしくは最適化し、入射光の集光効率を上げる方法と、
ＣＣＤ撮像素子に内蔵されている出力回路の構造を変更
し、変換効率（１個の信号電子を何ボルトの電圧に変換
できるかを示す値）を上げる方法とが考えられる。
素サイズを縮小すると、単位面積当たりの入射光量は変
化しないため、単位画素面積にほぼ比例して感度は減少
する。また、飽和信号やＶレジスタ転送領域４における
取扱電荷量も単位画素面積に比例して減少する。そこ
で、感度を向上させるためには、センサ上部構造を変更
もしくは最適化し、入射光の集光効率を上げる方法と、
ＣＣＤ撮像素子に内蔵されている出力回路の構造を変更
し、変換効率（１個の信号電子を何ボルトの電圧に変換
できるかを示す値）を上げる方法とが考えられる。
【０００５】飽和信号量を増加させるためには、例え
ば、入射光により光電変換された信号電荷を蓄積するセ
ンサ領域２において、通常、図１８（ａ）に示すポテン
シャルを、図１８（ｂ）に示すように深くすることが考
えられる。なお、図１８（ａ），（ｂ）の横軸は、図１
７のＸ−Ｙにおける深さ方向を示している。あるいは、
図１９に示すように、センサ領域２をＳｉ基板１の表面
近くに形成することが考えられる。あるいは、出力回路
の変換効率を高くすることが考えられる。しかしなが
ら、ポテンシャルを深くしたり、センサ領域２をＳｉ基
板１の表面近くに形成すると、センサのＰＮ接合部にお
ける電界が大きくなり、それにより、不要な電子―正孔
対が発生してノイズ成分が増加するという問題がある。
ば、入射光により光電変換された信号電荷を蓄積するセ
ンサ領域２において、通常、図１８（ａ）に示すポテン
シャルを、図１８（ｂ）に示すように深くすることが考
えられる。なお、図１８（ａ），（ｂ）の横軸は、図１
７のＸ−Ｙにおける深さ方向を示している。あるいは、
図１９に示すように、センサ領域２をＳｉ基板１の表面
近くに形成することが考えられる。あるいは、出力回路
の変換効率を高くすることが考えられる。しかしなが
ら、ポテンシャルを深くしたり、センサ領域２をＳｉ基
板１の表面近くに形成すると、センサのＰＮ接合部にお
ける電界が大きくなり、それにより、不要な電子―正孔
対が発生してノイズ成分が増加するという問題がある。
【０００６】また、Ｖレジスタ転送領域４の取扱電荷量
を増加させるためには、例えば、図２０に示すように、
飽和信号量の増加方法と同様に、図１７に示すＸ‘−
Ｙ’におけるＶレジスタ転送領域４のポテンシャルを深
くすることが考えられる。図２０（ａ）が通常のＶレジ
スタ転送領域４のポテンシャルであり、図２０（ｂ）が
深くした場合のポテンシャルである。あるいは、図２１
に示すように、信号電荷の転送領域、すなわちＶレジス
タ転送領域４をＳｉ基板１の表面近くに形成することが
考えられる。あるいは、出力回路の変換効率を上げた
り、図２２に示すように、Ｖレジスタ転送電極５とＳｉ
基板１間の絶縁膜５を薄くして容量を増加させるなどの
方法が考えられる。しかしながら、Ｖレジスタ転送領域
４のポテンシャルを深くしたり、信号電荷の転送領域４
をＳｉ基板１の表面近くに形成すると、Ｓｉ基板１の表
面近傍での電界が大きくなり、不要な電子―正孔対が発
生し、ノイズ成分が増加する。また、Ｖレジスタ転送電
極６とＳｉ基板１間の絶縁膜５の薄膜化は、耐圧の減少
を招くため、必要以上に薄くすることはできない。
を増加させるためには、例えば、図２０に示すように、
飽和信号量の増加方法と同様に、図１７に示すＸ‘−
Ｙ’におけるＶレジスタ転送領域４のポテンシャルを深
くすることが考えられる。図２０（ａ）が通常のＶレジ
スタ転送領域４のポテンシャルであり、図２０（ｂ）が
深くした場合のポテンシャルである。あるいは、図２１
に示すように、信号電荷の転送領域、すなわちＶレジス
タ転送領域４をＳｉ基板１の表面近くに形成することが
考えられる。あるいは、出力回路の変換効率を上げた
り、図２２に示すように、Ｖレジスタ転送電極５とＳｉ
基板１間の絶縁膜５を薄くして容量を増加させるなどの
方法が考えられる。しかしながら、Ｖレジスタ転送領域
４のポテンシャルを深くしたり、信号電荷の転送領域４
をＳｉ基板１の表面近くに形成すると、Ｓｉ基板１の表
面近傍での電界が大きくなり、不要な電子―正孔対が発
生し、ノイズ成分が増加する。また、Ｖレジスタ転送電
極６とＳｉ基板１間の絶縁膜５の薄膜化は、耐圧の減少
を招くため、必要以上に薄くすることはできない。
【０００７】上述した単位画素サイズ縮小に伴う問題点
を同時に解決するためには、変換効率を向上させること
が最も効果的である。変換効率を上げると、少ない信号
電荷量で大きな出力が得られるため、感度や飽和信号
量、Ｖレジスタ取扱電荷量を増加させることができる。
ここで、図２３は、ＣＣＤ撮像素子の出力回路の構成を
示す回路図であるが、図２３に示す破線で囲まれたＭＯ
Ｓトランジスタにおいて、図２４（ａ）に示すゲート幅
Ｗ／ゲート長Ｌを、図２４（ｂ）に示すように、ゲート
幅Ｗ’／ゲート長Ｌ’（Ｗ＞Ｗ’、Ｌ＞Ｌ’）に縮小し
たり、図２５（ａ）に示すＦＤ（フローティングディフ
ュージョン）部１０において、Ｎ＋層１１とＰｏｌｙＳ
ｉゲート１２を接続させているＡＬ（アルミニウム）配
線１３のサイズを、図２５（ｂ）に示すように、縮小す
ることにより寄生容量を低減することが通常試みられて
いる。なお、上記ＦＤ部１０は、Ｖレジスタによって転
送されてきた信号電荷を受けて水平転送するＨレジスタ
から転送されてきた信号電荷を電圧変換する部分であ
り、Ｈレジスタは、Ｖレジスタによって転送されてきた
信号電荷を受けて水平転送するものである。あるいは、
図２６（ａ）に示すＦＤ部１０におけるＮ＋層１１を、
図２６（ｂ）に示すように、縮小することにより寄生容
量を低減することなどが試みられてきた。
を同時に解決するためには、変換効率を向上させること
が最も効果的である。変換効率を上げると、少ない信号
電荷量で大きな出力が得られるため、感度や飽和信号
量、Ｖレジスタ取扱電荷量を増加させることができる。
ここで、図２３は、ＣＣＤ撮像素子の出力回路の構成を
示す回路図であるが、図２３に示す破線で囲まれたＭＯ
Ｓトランジスタにおいて、図２４（ａ）に示すゲート幅
Ｗ／ゲート長Ｌを、図２４（ｂ）に示すように、ゲート
幅Ｗ’／ゲート長Ｌ’（Ｗ＞Ｗ’、Ｌ＞Ｌ’）に縮小し
たり、図２５（ａ）に示すＦＤ（フローティングディフ
ュージョン）部１０において、Ｎ＋層１１とＰｏｌｙＳ
ｉゲート１２を接続させているＡＬ（アルミニウム）配
線１３のサイズを、図２５（ｂ）に示すように、縮小す
ることにより寄生容量を低減することが通常試みられて
いる。なお、上記ＦＤ部１０は、Ｖレジスタによって転
送されてきた信号電荷を受けて水平転送するＨレジスタ
から転送されてきた信号電荷を電圧変換する部分であ
り、Ｈレジスタは、Ｖレジスタによって転送されてきた
信号電荷を受けて水平転送するものである。あるいは、
図２６（ａ）に示すＦＤ部１０におけるＮ＋層１１を、
図２６（ｂ）に示すように、縮小することにより寄生容
量を低減することなどが試みられてきた。
【０００８】上述したように、ＭＯＳトランジスタのゲ
ート幅Ｗやゲート長Ｌを縮小すれば、変換効率は向上す
るが、１／ｆノイズの増加やショートチャネル効果が起
こるため、現状のサイズを、さらに縮小するのは難し
い。また、ＦＤ部１０におけるＡＬ配線１３のサイズ
は、ＦＤ部１０のコンタクトホールとの合わせズレを許
容できる範囲まで既に縮小されており、これ以上の縮小
は困難である。さらに、ＦＤ部１０のＮ＋層１１の縮小
についても、既にＦＤ部１０のコンタクトホール径は、
アスペクト比が限りなく「１」に近い形状まで縮小され
ているため、これ以上コンタクトホールを縮小し、その
下のＮ＋層１１を縮小することもできない。
ート幅Ｗやゲート長Ｌを縮小すれば、変換効率は向上す
るが、１／ｆノイズの増加やショートチャネル効果が起
こるため、現状のサイズを、さらに縮小するのは難し
い。また、ＦＤ部１０におけるＡＬ配線１３のサイズ
は、ＦＤ部１０のコンタクトホールとの合わせズレを許
容できる範囲まで既に縮小されており、これ以上の縮小
は困難である。さらに、ＦＤ部１０のＮ＋層１１の縮小
についても、既にＦＤ部１０のコンタクトホール径は、
アスペクト比が限りなく「１」に近い形状まで縮小され
ているため、これ以上コンタクトホールを縮小し、その
下のＮ＋層１１を縮小することもできない。
【０００９】したがって、従来技術では、現実には上述
した理由から変換効率を現状以上に向上させる方法がな
く、変換効率はほとんど頭打ち状態である。この問題を
解決しない限り、感度や飽和信号量、Ｖレジスタ取扱電
荷量を同時に増加させることはできず、単位画素サイズ
縮小による光学系縮小や多画素化は非常に困難である。
このような理由から、副作用を伴わない変換効率向上手
段が強く望まれていた。
した理由から変換効率を現状以上に向上させる方法がな
く、変換効率はほとんど頭打ち状態である。この問題を
解決しない限り、感度や飽和信号量、Ｖレジスタ取扱電
荷量を同時に増加させることはできず、単位画素サイズ
縮小による光学系縮小や多画素化は非常に困難である。
このような理由から、副作用を伴わない変換効率向上手
段が強く望まれていた。
【００１０】そこで本発明は、変換効率を向上させるこ
とができ、既存のＣＣＤ撮像素子の感度、飽和信号量等
の特性を向上させることができる固体撮像素子を提供す
ることを目的とする。また、感度、飽和信号量等の特性
を維持しつつ、単位画素サイズを縮小でき、光学系縮小
や多画素化を図ることができる固体撮像装置およびその
製造方法を提供することを目的とする。
とができ、既存のＣＣＤ撮像素子の感度、飽和信号量等
の特性を向上させることができる固体撮像素子を提供す
ることを目的とする。また、感度、飽和信号量等の特性
を維持しつつ、単位画素サイズを縮小でき、光学系縮小
や多画素化を図ることができる固体撮像装置およびその
製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明による固体撮像装置は、マトリクス状
に配列され、入射光をその光量に応じた量の電荷に変換
する複数の光センサと、前記光センサから読み出された
信号電荷に基づいて出力信号を生成する出力回路とを備
える固体撮像装置において、前記出力回路に設けられ、
前記光センサから読み出された信号電荷を電圧変換する
変換部における導電部の膜厚Ｄ１と、その他の領域の導
電部の膜厚Ｄ２とが、Ｄ１＜Ｄ２であることを特徴とす
る。
求項１記載の発明による固体撮像装置は、マトリクス状
に配列され、入射光をその光量に応じた量の電荷に変換
する複数の光センサと、前記光センサから読み出された
信号電荷に基づいて出力信号を生成する出力回路とを備
える固体撮像装置において、前記出力回路に設けられ、
前記光センサから読み出された信号電荷を電圧変換する
変換部における導電部の膜厚Ｄ１と、その他の領域の導
電部の膜厚Ｄ２とが、Ｄ１＜Ｄ２であることを特徴とす
る。
【００１２】また、好ましい態様として、例えば請求項
２記載のように、請求項１記載の固体撮像装置におい
て、前記変換部における導電部の膜厚Ｄ１を、その他の
領域の導電部の膜厚Ｄ２に比較して薄くなるように形成
するようにしてもよい。
２記載のように、請求項１記載の固体撮像装置におい
て、前記変換部における導電部の膜厚Ｄ１を、その他の
領域の導電部の膜厚Ｄ２に比較して薄くなるように形成
するようにしてもよい。
【００１３】また、好ましい態様として、例えば請求項
３記載のように、請求項１記載の固体撮像装置におい
て、前記その他の領域の導電部の膜厚Ｄ２を、前記変換
部における導電部の膜厚Ｄ１に比較して厚くなるように
形成するようにしてもよい。
３記載のように、請求項１記載の固体撮像装置におい
て、前記その他の領域の導電部の膜厚Ｄ２を、前記変換
部における導電部の膜厚Ｄ１に比較して厚くなるように
形成するようにしてもよい。
【００１４】また、請求項４記載の発明による固体撮像
装置は、マトリクス状に配列され、入射光をその光量に
応じた量の電荷に変換する複数の光センサと、前記光セ
ンサから読み出された信号電荷に基づいて出力信号を生
成する出力回路とを備える固体撮像装置において、前記
出力回路に設けられ、前記光センサから読み出された信
号電荷を電圧変換する変換部における絶縁膜の膜厚が、
その他の領域の絶縁膜に比べて薄いことを特徴とする。
装置は、マトリクス状に配列され、入射光をその光量に
応じた量の電荷に変換する複数の光センサと、前記光セ
ンサから読み出された信号電荷に基づいて出力信号を生
成する出力回路とを備える固体撮像装置において、前記
出力回路に設けられ、前記光センサから読み出された信
号電荷を電圧変換する変換部における絶縁膜の膜厚が、
その他の領域の絶縁膜に比べて薄いことを特徴とする。
【００１５】また、請求項５記載の発明による固体撮像
装置の製造方法は、半導体基板上に入射光をその光量に
応じた量の電荷に変換する複数の光センサをマトリクス
状に配列して形成する工程と、前記光センサから読み出
された信号電荷を電圧変換する変換部における導電部の
膜厚Ｄ１と、その他の領域の導電部の膜厚Ｄ２とが、Ｄ
１＜Ｄ２となるように、前記変換部の導電部および前記
その他の領域の導電部を形成する工程とを有することを
特徴とする。
装置の製造方法は、半導体基板上に入射光をその光量に
応じた量の電荷に変換する複数の光センサをマトリクス
状に配列して形成する工程と、前記光センサから読み出
された信号電荷を電圧変換する変換部における導電部の
膜厚Ｄ１と、その他の領域の導電部の膜厚Ｄ２とが、Ｄ
１＜Ｄ２となるように、前記変換部の導電部および前記
その他の領域の導電部を形成する工程とを有することを
特徴とする。
【００１６】また、好ましい態様として、例えば請求項
６記載のように、請求項５記載の固体撮像装置の製造方
法において、前記導電部を形成する工程は、前記変換部
および前記その他の領域に同一膜厚の導電部を形成する
工程と、前記変換部の導電部のみをエッチングする工程
とを有してもよい。
６記載のように、請求項５記載の固体撮像装置の製造方
法において、前記導電部を形成する工程は、前記変換部
および前記その他の領域に同一膜厚の導電部を形成する
工程と、前記変換部の導電部のみをエッチングする工程
とを有してもよい。
【００１７】また、好ましい態様として、例えば請求項
７記載のように、請求項５記載の固体撮像装置の製造方
法において、前記導電部を形成する工程は、前記変換部
および前記その他の領域に同一膜厚の導電部を形成する
工程と、前記その他の領域の前記導電部上にさらに導電
層を形成する工程とを有してもよい。
７記載のように、請求項５記載の固体撮像装置の製造方
法において、前記導電部を形成する工程は、前記変換部
および前記その他の領域に同一膜厚の導電部を形成する
工程と、前記その他の領域の前記導電部上にさらに導電
層を形成する工程とを有してもよい。
【００１８】また、請求項８記載の発明による固体撮像
装置の製造方法は、マトリクス状に配列して半導体基板
上に形成された複数の光センサから読み出された信号電
荷を電圧変換する変換部ならびにその他の領域に一様に
絶縁膜を形成する工程と、前記変換部における絶縁膜の
膜厚をエッチングする工程と、前記絶縁膜を選択的にエ
ッチングし、前記変換部および前記その他の領域にコン
タクトホールを形成する工程と、前記前記変換部および
前記その他の領域のコンタクトホールに導電部を形成す
る工程とを有することを特徴とする。
装置の製造方法は、マトリクス状に配列して半導体基板
上に形成された複数の光センサから読み出された信号電
荷を電圧変換する変換部ならびにその他の領域に一様に
絶縁膜を形成する工程と、前記変換部における絶縁膜の
膜厚をエッチングする工程と、前記絶縁膜を選択的にエ
ッチングし、前記変換部および前記その他の領域にコン
タクトホールを形成する工程と、前記前記変換部および
前記その他の領域のコンタクトホールに導電部を形成す
る工程とを有することを特徴とする。
【００１９】この発明では、出力回路に設けられた変換
部における導電部の膜厚Ｄ１と、その他の領域の導電部
の膜厚Ｄ２とが、Ｄ１＜Ｄ２となるようにする。あるい
は、変換部における絶縁膜の膜厚Ｅ１と、その他の領域
における絶縁膜の膜厚Ｅ２とが、Ｅ１＜Ｅ２となるよう
にする。これにより、寄生容量が減少し、変換効率を向
上させることができ、既存のＣＣＤ撮像素子の感度、飽
和信号量等の特性を向上させることが可能となる。この
結果、感度、飽和信号量等の特性を維持しつつ、単位画
素サイズを縮小することが可能となり、光学系縮小や多
画素化を図ることが可能となる。
部における導電部の膜厚Ｄ１と、その他の領域の導電部
の膜厚Ｄ２とが、Ｄ１＜Ｄ２となるようにする。あるい
は、変換部における絶縁膜の膜厚Ｅ１と、その他の領域
における絶縁膜の膜厚Ｅ２とが、Ｅ１＜Ｅ２となるよう
にする。これにより、寄生容量が減少し、変換効率を向
上させることができ、既存のＣＣＤ撮像素子の感度、飽
和信号量等の特性を向上させることが可能となる。この
結果、感度、飽和信号量等の特性を維持しつつ、単位画
素サイズを縮小することが可能となり、光学系縮小や多
画素化を図ることが可能となる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。 Ａ．実施形態 Ａ−１．ＣＣＤ撮像素子における寄生容量 まず、本発明によりＣＣＤ撮像素子の変換効率を向上さ
せる原理について説明する。ＣＣＤ撮像素子において、
前述したように、図２５に示すように、ＦＤ部１０のＡ
Ｌ配線１３の大きさは、ＣＣＤ撮像素子の出力回路にお
ける変換効率を大きく左右するパラメータの１つであ
る。前述した図２５のように、ＡＬ配線１３のサイズを
縮小すれば、ＡＬ配線１３の表面積が縮小し、近傍のＡ
Ｌ配線（図示略）との距離が大きくなるため、寄生容量
が減少し、変換効率は向上する。しかしながら、図２５
に示すようなＡＬ配線１３のサイズ縮小は、ステッパー
の合わせ精度の許す範囲で、既に実施されており、これ
以上のＡＬ配線１３のサイズ縮小は望めない。
面を参照して説明する。 Ａ．実施形態 Ａ−１．ＣＣＤ撮像素子における寄生容量 まず、本発明によりＣＣＤ撮像素子の変換効率を向上さ
せる原理について説明する。ＣＣＤ撮像素子において、
前述したように、図２５に示すように、ＦＤ部１０のＡ
Ｌ配線１３の大きさは、ＣＣＤ撮像素子の出力回路にお
ける変換効率を大きく左右するパラメータの１つであ
る。前述した図２５のように、ＡＬ配線１３のサイズを
縮小すれば、ＡＬ配線１３の表面積が縮小し、近傍のＡ
Ｌ配線（図示略）との距離が大きくなるため、寄生容量
が減少し、変換効率は向上する。しかしながら、図２５
に示すようなＡＬ配線１３のサイズ縮小は、ステッパー
の合わせ精度の許す範囲で、既に実施されており、これ
以上のＡＬ配線１３のサイズ縮小は望めない。
【００２１】ここで、図１は、ＣＣＤ撮像素子における
寄生容量を説明するための断面図である。図において、
ＦＤ部１０のＡＬ配線１３は、それを取り囲む絶縁膜
（ＳｉＮやＳｉＯ２）２０，２１や近傍のＡＬ配線２
２、Ｓｉ基板１などとの間に寄生容量を持つ。寄生容量
は、絶縁膜２０との間における容量、寄生容量は、
絶縁膜２１との間における容量、寄生容量は、近傍の
ＡＬ配線２２との間における容量、寄生容量は、Ｓｉ
基板１との間における容量である。これら寄生容量〜
は、ＡＬ配線１３の表面積や近傍のＡＬ配線２２との
距離の関数となる。そこで、本実施形態では、上述した
寄生容量〜を減らすことで変換効率を向上させる２
つの方法を提案する。
寄生容量を説明するための断面図である。図において、
ＦＤ部１０のＡＬ配線１３は、それを取り囲む絶縁膜
（ＳｉＮやＳｉＯ２）２０，２１や近傍のＡＬ配線２
２、Ｓｉ基板１などとの間に寄生容量を持つ。寄生容量
は、絶縁膜２０との間における容量、寄生容量は、
絶縁膜２１との間における容量、寄生容量は、近傍の
ＡＬ配線２２との間における容量、寄生容量は、Ｓｉ
基板１との間における容量である。これら寄生容量〜
は、ＡＬ配線１３の表面積や近傍のＡＬ配線２２との
距離の関数となる。そこで、本実施形態では、上述した
寄生容量〜を減らすことで変換効率を向上させる２
つの方法を提案する。
【００２２】（１）ＦＤ部のＡＬ膜厚を薄くし、寄生容
量を減らすことで、変換効率を向上させる方法 ＣＣＤ撮像素子においては、ＡＬは、配線やＰＡＤ部、
遮光膜７、Ｎ＋層１１とＰｏｌｙＳｉゲート１２の接続
に用いられている。従来、ＡＬ配線に流れる電流密度
や、ＡＬパターン形成後の様々なエッチング工程による
ＰＡＤ部のＡＬ配線の被エッチング量、遮光能力などを
考慮して、図２に示すように、ＦＤ部１０のＡＬ配線１
３の膜厚を約１μｍとしている。同様に、配線部、ＰＡ
Ｄ部およ遮光部などにおけるＡＬ層２３の膜厚も約１μ
ｍとしている。これに対して、本実施形態では、図３に
示すように、ＡＬ配線やＰＡＤ部、遮光部などの領域２
３のＡＬ層２４の膜厚Ｄ２（約１μｍ）よりも、ＦＤ部
１０のＡＬ配線１３の膜厚Ｄ１を薄くすることで、ＡＬ
配線１３を取り囲む絶縁膜２１との寄生容量を減らし、
変換効率を向上させている。ＡＬ薄膜テストを実施した
結果（このときは、ＦＤ部およびＡＬ配線の双方が薄く
なっている）、図４に示すように、ＡＬ配線１３の膜厚
Ｄ１を薄くするにつれて、変換効率が向上することが分
かる。ＡＬ配線１３の膜厚Ｄ１を従来の１／２にするこ
とで、変換効率は約４．３％向上する。以下、本実施形
態によるＦＤ部１０におけるＡＬ配線１３ならびに配線
部、ＰＡＤ部、遮光部などの領域２３におけるＡＬ層２
４の形成方法を従来の形成方法と比較して説明する。
量を減らすことで、変換効率を向上させる方法 ＣＣＤ撮像素子においては、ＡＬは、配線やＰＡＤ部、
遮光膜７、Ｎ＋層１１とＰｏｌｙＳｉゲート１２の接続
に用いられている。従来、ＡＬ配線に流れる電流密度
や、ＡＬパターン形成後の様々なエッチング工程による
ＰＡＤ部のＡＬ配線の被エッチング量、遮光能力などを
考慮して、図２に示すように、ＦＤ部１０のＡＬ配線１
３の膜厚を約１μｍとしている。同様に、配線部、ＰＡ
Ｄ部およ遮光部などにおけるＡＬ層２３の膜厚も約１μ
ｍとしている。これに対して、本実施形態では、図３に
示すように、ＡＬ配線やＰＡＤ部、遮光部などの領域２
３のＡＬ層２４の膜厚Ｄ２（約１μｍ）よりも、ＦＤ部
１０のＡＬ配線１３の膜厚Ｄ１を薄くすることで、ＡＬ
配線１３を取り囲む絶縁膜２１との寄生容量を減らし、
変換効率を向上させている。ＡＬ薄膜テストを実施した
結果（このときは、ＦＤ部およびＡＬ配線の双方が薄く
なっている）、図４に示すように、ＡＬ配線１３の膜厚
Ｄ１を薄くするにつれて、変換効率が向上することが分
かる。ＡＬ配線１３の膜厚Ｄ１を従来の１／２にするこ
とで、変換効率は約４．３％向上する。以下、本実施形
態によるＦＤ部１０におけるＡＬ配線１３ならびに配線
部、ＰＡＤ部、遮光部などの領域２３におけるＡＬ層２
４の形成方法を従来の形成方法と比較して説明する。
【００２３】（Ａ）従来の形成方法 図５は、従来技術によるＦＤ部やＡＬ配線等の形成方法
を説明するための図である。従来技術においては、ま
ず、図５（ａ）に示すように、Ｓｉ基板上に形成された
ゲート層１２、絶縁層（ＢＰＳＧまたはＰＳＧ）２１上
に、ＡＬ層２５を蒸着する。次いで、同図（ｂ）に示す
ように、ＦＤ部１０および配線部、ＰＡＤ部、遮光部の
領域２３にレジスト２６をパターニングした後、同図
（ｃ）に示すように、ＡＬ層２５をエッチングする。そ
の後、同図（ｄ）に示すように、レジスト２６を剥離す
る。このように、従来技術では、ＡＬ蒸着後、１回のパ
ターニングと１回のエッチングとで、ＦＤ部１０や他の
領域２３にＡＬ配線１３、ＡＬ層２４等を形成してい
た。
を説明するための図である。従来技術においては、ま
ず、図５（ａ）に示すように、Ｓｉ基板上に形成された
ゲート層１２、絶縁層（ＢＰＳＧまたはＰＳＧ）２１上
に、ＡＬ層２５を蒸着する。次いで、同図（ｂ）に示す
ように、ＦＤ部１０および配線部、ＰＡＤ部、遮光部の
領域２３にレジスト２６をパターニングした後、同図
（ｃ）に示すように、ＡＬ層２５をエッチングする。そ
の後、同図（ｄ）に示すように、レジスト２６を剥離す
る。このように、従来技術では、ＡＬ蒸着後、１回のパ
ターニングと１回のエッチングとで、ＦＤ部１０や他の
領域２３にＡＬ配線１３、ＡＬ層２４等を形成してい
た。
【００２４】（Ｂ）本実施形態によるＦＤ部、配線部、
ＰＡＤ部、遮光部におけるＡＬ形成方法（その１） 図６および図７は、本実施形態におけるＡＬ配線の形成
方法（その１）を説明するための図である。本実施形態
におけるＡＬ配線の形成方法（その１）では、従来技術
と同様に、図６（ａ）〜（ｄ）に示すように、ＦＤ部１
０や他の領域２３にＡＬ配線１３およびＡＬ層２４を形
成した後、図７（ｅ）に示すように、ＦＤ部１０以外の
ＡＬ層２４をレジスト２７で覆う。次に、同図（ｆ）に
示すように、ＦＤ部１０のＡＬ配線１３のみをエッチン
グして膜厚を薄くし、同図（ｇ）に示すように、レジス
ト２７を剥離する。したがって、ＦＤ部１０のＡＬ配線
１３の膜厚を、配線部、ＰＡＤ部、遮光部などの領域２
３のＡＬ層２４の膜厚に比べ薄くすることができる。
ＰＡＤ部、遮光部におけるＡＬ形成方法（その１） 図６および図７は、本実施形態におけるＡＬ配線の形成
方法（その１）を説明するための図である。本実施形態
におけるＡＬ配線の形成方法（その１）では、従来技術
と同様に、図６（ａ）〜（ｄ）に示すように、ＦＤ部１
０や他の領域２３にＡＬ配線１３およびＡＬ層２４を形
成した後、図７（ｅ）に示すように、ＦＤ部１０以外の
ＡＬ層２４をレジスト２７で覆う。次に、同図（ｆ）に
示すように、ＦＤ部１０のＡＬ配線１３のみをエッチン
グして膜厚を薄くし、同図（ｇ）に示すように、レジス
ト２７を剥離する。したがって、ＦＤ部１０のＡＬ配線
１３の膜厚を、配線部、ＰＡＤ部、遮光部などの領域２
３のＡＬ層２４の膜厚に比べ薄くすることができる。
【００２５】（Ｃ）本実施形態によるＦＤ部、配線部、
ＰＡＤ部、遮光部におけるＡＬ形成方法（その２） 図８および図９は、本実施形態におけるＡＬ配線の形成
方法（その２）を説明するための図である。本実施形態
におけるＡＬの形成方法（その２）では、まず、従来技
術と同様に、図８（ａ）に示すように、ＦＤ部１０や他
の領域２３にＡＬ層３０を蒸着する。このとき、ＡＬ層
３０の膜厚が従来技術に比べ何割か薄くなくなるように
蒸着する。蒸着するＡＬ膜厚は、配線等の最終膜厚から
ＦＤ部１０に形成したいＡＬ配線１３の膜厚を引いた値
とする。次に、同図（ｂ）に示すように、配線部、ＰＡ
Ｄ部、遮光部などの領域２３のみをレジスト３１で覆
い、同図（ｃ）に示すように、レジスト３１で覆われた
以外のＦＤ部１０およびその他の領域２３のＡＬ層３０
をエッチングし、完全に除去する。次いで、同図（ｄ）
に示すように、レジスト３１を剥離する。その後、図９
（ｅ）に示すように、全面に再度、ＡＬ層３２を蒸着す
る。このとき、蒸着するＡＬ膜厚は、ＦＤ部１０に形成
したいＡＬ配線１３の膜厚とすればよい。すなわち、従
来技術に比べ薄くなるような膜厚とする。
ＰＡＤ部、遮光部におけるＡＬ形成方法（その２） 図８および図９は、本実施形態におけるＡＬ配線の形成
方法（その２）を説明するための図である。本実施形態
におけるＡＬの形成方法（その２）では、まず、従来技
術と同様に、図８（ａ）に示すように、ＦＤ部１０や他
の領域２３にＡＬ層３０を蒸着する。このとき、ＡＬ層
３０の膜厚が従来技術に比べ何割か薄くなくなるように
蒸着する。蒸着するＡＬ膜厚は、配線等の最終膜厚から
ＦＤ部１０に形成したいＡＬ配線１３の膜厚を引いた値
とする。次に、同図（ｂ）に示すように、配線部、ＰＡ
Ｄ部、遮光部などの領域２３のみをレジスト３１で覆
い、同図（ｃ）に示すように、レジスト３１で覆われた
以外のＦＤ部１０およびその他の領域２３のＡＬ層３０
をエッチングし、完全に除去する。次いで、同図（ｄ）
に示すように、レジスト３１を剥離する。その後、図９
（ｅ）に示すように、全面に再度、ＡＬ層３２を蒸着す
る。このとき、蒸着するＡＬ膜厚は、ＦＤ部１０に形成
したいＡＬ配線１３の膜厚とすればよい。すなわち、従
来技術に比べ薄くなるような膜厚とする。
【００２６】配線部、ＰＡＤ部、遮光部の領域２３にお
ける合計ＡＬ膜厚を所望の値にするには、図８（ａ）に
示す１回目のＡＬ層３０の膜厚を調節すればよい。次
に、図９（ｆ）に示すように、ＦＤ部１０、ならびに配
線部、ＰＡＤ部、遮光部などの領域２３にレジスト３３
をパターニングし、同図（ｇ）に示すように、レジスト
３３で覆われた以外のＡＬ層３２をエッチングする。そ
して、同図（ｈ）に示すように、レジスト３３を剥離す
る。このように、ＦＤ部１０のＡＬ配線１３と配線部、
ＰＡＤ部、遮光部の領域２３とにおいて、異なるＡＬ膜
厚とすることができる。すなわち、ＦＤ部１０のＡＬ配
線１３の膜厚を、配線部、ＰＡＤ部、遮光部などの領域
２３のＡＬ層２４の膜厚に比べ薄くすることができる。
ける合計ＡＬ膜厚を所望の値にするには、図８（ａ）に
示す１回目のＡＬ層３０の膜厚を調節すればよい。次
に、図９（ｆ）に示すように、ＦＤ部１０、ならびに配
線部、ＰＡＤ部、遮光部などの領域２３にレジスト３３
をパターニングし、同図（ｇ）に示すように、レジスト
３３で覆われた以外のＡＬ層３２をエッチングする。そ
して、同図（ｈ）に示すように、レジスト３３を剥離す
る。このように、ＦＤ部１０のＡＬ配線１３と配線部、
ＰＡＤ部、遮光部の領域２３とにおいて、異なるＡＬ膜
厚とすることができる。すなわち、ＦＤ部１０のＡＬ配
線１３の膜厚を、配線部、ＰＡＤ部、遮光部などの領域
２３のＡＬ層２４の膜厚に比べ薄くすることができる。
【００２７】（２）ＦＤ部ＡＬ下の絶縁膜厚を薄くし、
寄生容量を減らすことで、変換効率を向上させる方法 従来技術によるＣＣＤ撮像素子においては、図１０に示
すように、ＦＤ部１０のコンタクトホール３５の深さ
と、その他の領域２３のコンタクトホール３６の深さ、
つまり、コンタクトをとろうとする部分の絶縁膜（Ｓｉ
Ｏ２等）２１の膜厚は、下地の形状により若干異なる
が、ほぼ同等である。これに対して、本実施形態では、
図１１に示すように、ＦＤ部１０のＡＬ配線１３下の絶
縁膜（ＳｉＯ２等）２１の膜厚Ｅ１を薄くし、ＡＬ配線
１３の表面積を小さくすることで、それを取り囲む絶縁
膜２１との寄生容量を減らし、変換効率を向上させる。
以下、本実施形態によるＦＤ部１０、ならびに配線部、
ＰＡＤ部、遮光部などの領域２３の形成方法を従来の形
成方法と比較して説明する。
寄生容量を減らすことで、変換効率を向上させる方法 従来技術によるＣＣＤ撮像素子においては、図１０に示
すように、ＦＤ部１０のコンタクトホール３５の深さ
と、その他の領域２３のコンタクトホール３６の深さ、
つまり、コンタクトをとろうとする部分の絶縁膜（Ｓｉ
Ｏ２等）２１の膜厚は、下地の形状により若干異なる
が、ほぼ同等である。これに対して、本実施形態では、
図１１に示すように、ＦＤ部１０のＡＬ配線１３下の絶
縁膜（ＳｉＯ２等）２１の膜厚Ｅ１を薄くし、ＡＬ配線
１３の表面積を小さくすることで、それを取り囲む絶縁
膜２１との寄生容量を減らし、変換効率を向上させる。
以下、本実施形態によるＦＤ部１０、ならびに配線部、
ＰＡＤ部、遮光部などの領域２３の形成方法を従来の形
成方法と比較して説明する。
【００２８】（Ａ）従来の形成方法 図１２および図１３は、従来技術によるコンタクトホー
ルの形成方法を説明するための図である。従来技術にお
いて、コンタクトホール３５，３６の形成は、まず、１
２（ａ）に示すように、ＦＤ部では、Ｓｉ基板上に形成
された絶縁膜（ＳｉＯ２）、ゲート層１２上に、その他
の領域２３では、Ｓｉ基板上に、絶縁膜（ＳｉＯ２）２
１を形成する。次いで、同図（ｂ）に示すように、ＦＤ
部１０およびその他の領域２３にレジスト４０をパター
ニングした後、同図（ｃ）に示すように、絶縁膜２１を
エッチングする。その後、同図（ｄ）に示すように、レ
ジスト４０を剥離する。次に、図１３（ｅ）に示すよう
に、全面にＡＬ膜４１を蒸着した後、同図（ｆ）に示す
ように、コンタクトホール３５，３６部分にレジスト４
２をパターニングする。そして、同図（ｇ）に示すよう
に、ＡＬ層４１をエッチングした後、同図（ｈ）に示す
ように、レジスト４２を剥離する。このように、従来技
術では、１回のパターニングと１回のエッチングとで、
ＦＤ部１０のコンタクトホールおよびその他の領域２３
におけるコンタクトホールを形成していた。したがっ
て、ＦＤ部１０のコンタクトホール３５およびその他の
領域２３におけるコンタクトホール３６の深さは、ほぼ
同等である。
ルの形成方法を説明するための図である。従来技術にお
いて、コンタクトホール３５，３６の形成は、まず、１
２（ａ）に示すように、ＦＤ部では、Ｓｉ基板上に形成
された絶縁膜（ＳｉＯ２）、ゲート層１２上に、その他
の領域２３では、Ｓｉ基板上に、絶縁膜（ＳｉＯ２）２
１を形成する。次いで、同図（ｂ）に示すように、ＦＤ
部１０およびその他の領域２３にレジスト４０をパター
ニングした後、同図（ｃ）に示すように、絶縁膜２１を
エッチングする。その後、同図（ｄ）に示すように、レ
ジスト４０を剥離する。次に、図１３（ｅ）に示すよう
に、全面にＡＬ膜４１を蒸着した後、同図（ｆ）に示す
ように、コンタクトホール３５，３６部分にレジスト４
２をパターニングする。そして、同図（ｇ）に示すよう
に、ＡＬ層４１をエッチングした後、同図（ｈ）に示す
ように、レジスト４２を剥離する。このように、従来技
術では、１回のパターニングと１回のエッチングとで、
ＦＤ部１０のコンタクトホールおよびその他の領域２３
におけるコンタクトホールを形成していた。したがっ
て、ＦＤ部１０のコンタクトホール３５およびその他の
領域２３におけるコンタクトホール３６の深さは、ほぼ
同等である。
【００２９】（Ｂ）本実施形態によるＦＤ部形状の形成
方法 図１４、図１５および図１６は、本実施形態によるＦＤ
部形状の形成方法を説明するための図である。まず、図
１４（ａ）に示すように、ＦＤ部１０では、Ｓｉ基板上
に形成された絶縁膜（ＳｉＯ２）２１、ゲート層１２上
に、その他の領域２３では、Ｓｉ基板上に、絶縁膜（Ｓ
ｉＯ２）２１を形成する。次いで、同図（ｂ）に示すよ
うに、ＦＤ部１０を除く部分にレジスト４５をパターニ
ングした後、同図（ｃ）に示すように、ＦＤ部１０の絶
縁膜２１をエッチングしておく。もし、その他にパター
ンの厳しい箇所があれば、その部分についてもエッチン
グしておいてもよい。そして、同図（ｄ）に示すよう
に、レジスト４５を剥離する。次に、従来技術と同様
に、図１５（ｅ）〜（ｇ）に示すように、コンタクトホ
ールを形成し、図１６（ｈ）〜（ｋ）に示すように、Ａ
Ｌ配線等を形成する。上述した方法によって、ＦＤ部１
０のＡＬ配線１３を形成した場合、ＡＬ配線１３の側面
と絶縁膜２１との接する面積が減少するため、絶縁膜２
１との寄生容量が減り、変換効率を向上させることがで
きる。
方法 図１４、図１５および図１６は、本実施形態によるＦＤ
部形状の形成方法を説明するための図である。まず、図
１４（ａ）に示すように、ＦＤ部１０では、Ｓｉ基板上
に形成された絶縁膜（ＳｉＯ２）２１、ゲート層１２上
に、その他の領域２３では、Ｓｉ基板上に、絶縁膜（Ｓ
ｉＯ２）２１を形成する。次いで、同図（ｂ）に示すよ
うに、ＦＤ部１０を除く部分にレジスト４５をパターニ
ングした後、同図（ｃ）に示すように、ＦＤ部１０の絶
縁膜２１をエッチングしておく。もし、その他にパター
ンの厳しい箇所があれば、その部分についてもエッチン
グしておいてもよい。そして、同図（ｄ）に示すよう
に、レジスト４５を剥離する。次に、従来技術と同様
に、図１５（ｅ）〜（ｇ）に示すように、コンタクトホ
ールを形成し、図１６（ｈ）〜（ｋ）に示すように、Ａ
Ｌ配線等を形成する。上述した方法によって、ＦＤ部１
０のＡＬ配線１３を形成した場合、ＡＬ配線１３の側面
と絶縁膜２１との接する面積が減少するため、絶縁膜２
１との寄生容量が減り、変換効率を向上させることがで
きる。
【００３０】
【発明の効果】請求項１記載の発明によれば、出力回路
に設けられた変換部における導電部の膜厚Ｄ１と、その
他の領域の導電部の膜厚Ｄ２とが、Ｄ１＜Ｄ２となるよ
うにしたので、寄生容量が減少し、変換効率を向上する
ことでき、既存のＣＣＤ撮像素子の感度、飽和信号量等
の特性向上を図ることができるという利点が得られる。
また、感度、飽和信号量等の特性を維持しつつ、単位画
素サイズを縮小できるので、光学系縮小や多画素化を図
ることができるという利点が得られる。
に設けられた変換部における導電部の膜厚Ｄ１と、その
他の領域の導電部の膜厚Ｄ２とが、Ｄ１＜Ｄ２となるよ
うにしたので、寄生容量が減少し、変換効率を向上する
ことでき、既存のＣＣＤ撮像素子の感度、飽和信号量等
の特性向上を図ることができるという利点が得られる。
また、感度、飽和信号量等の特性を維持しつつ、単位画
素サイズを縮小できるので、光学系縮小や多画素化を図
ることができるという利点が得られる。
【００３１】また、請求項２記載の発明によれば、前記
変換部における導電部の膜厚Ｄ１を、その他の領域の導
電部の膜厚Ｄ２に比較して薄くなるように形成したの
で、寄生容量が減少し、変換効率を向上することでき、
既存のＣＣＤ撮像素子の感度、飽和信号量等の特性向上
を図ることができるという利点が得られる。また、感
度、飽和信号量等の特性を維持しつつ、単位画素サイズ
を縮小できるので、光学系縮小や多画素化を図ることが
できるという利点が得られる。
変換部における導電部の膜厚Ｄ１を、その他の領域の導
電部の膜厚Ｄ２に比較して薄くなるように形成したの
で、寄生容量が減少し、変換効率を向上することでき、
既存のＣＣＤ撮像素子の感度、飽和信号量等の特性向上
を図ることができるという利点が得られる。また、感
度、飽和信号量等の特性を維持しつつ、単位画素サイズ
を縮小できるので、光学系縮小や多画素化を図ることが
できるという利点が得られる。
【００３２】また、請求項３記載の発明によれば、その
他の領域の導電部の膜厚Ｄ２を、前記変換部における導
電部の膜厚Ｄ１に比較して厚くなるように形成するよう
にしたので、寄生容量が減少し、変換効率を向上するこ
とでき、既存のＣＣＤ撮像素子の感度、飽和信号量等の
特性向上を図ることができるという利点が得られる。ま
た、感度、飽和信号量等の特性を維持しつつ、単位画素
サイズを縮小できるので、光学系縮小や多画素化を図る
ことができるという利点が得られる。
他の領域の導電部の膜厚Ｄ２を、前記変換部における導
電部の膜厚Ｄ１に比較して厚くなるように形成するよう
にしたので、寄生容量が減少し、変換効率を向上するこ
とでき、既存のＣＣＤ撮像素子の感度、飽和信号量等の
特性向上を図ることができるという利点が得られる。ま
た、感度、飽和信号量等の特性を維持しつつ、単位画素
サイズを縮小できるので、光学系縮小や多画素化を図る
ことができるという利点が得られる。
【００３３】また、請求項４記載の発明によれば、出力
回路に設けられ、前記光センサから読み出された信号電
荷を電圧変換する変換部における絶縁膜の膜厚を薄くし
たので、寄生容量が減少し、変換効率を向上することで
き、既存のＣＣＤ撮像素子の感度、飽和信号量等の特性
向上を図ることができるという利点が得られる。また、
感度、飽和信号量等の特性を維持しつつ、単位画素サイ
ズを縮小できるので、光学系縮小や多画素化を図ること
ができるという利点が得られる。
回路に設けられ、前記光センサから読み出された信号電
荷を電圧変換する変換部における絶縁膜の膜厚を薄くし
たので、寄生容量が減少し、変換効率を向上することで
き、既存のＣＣＤ撮像素子の感度、飽和信号量等の特性
向上を図ることができるという利点が得られる。また、
感度、飽和信号量等の特性を維持しつつ、単位画素サイ
ズを縮小できるので、光学系縮小や多画素化を図ること
ができるという利点が得られる。
【００３４】また、請求項５記載の発明によれば、光セ
ンサから読み出された信号電荷を電圧変換する変換部に
おける導電部の膜厚Ｄ１と、その他の領域の導電部の膜
厚Ｄ２とが、Ｄ１＜Ｄ２となるように、前記変換部の導
電部および前記その他の領域の導電部を形成するように
したので、寄生容量が減少し、変換効率を向上すること
でき、既存のＣＣＤ撮像素子の感度、飽和信号量等の特
性向上を図ることができるという利点が得られる。ま
た、感度、飽和信号量等の特性を維持しつつ、単位画素
サイズを縮小できるので、光学系縮小や多画素化を図る
ことができるという利点が得られる。
ンサから読み出された信号電荷を電圧変換する変換部に
おける導電部の膜厚Ｄ１と、その他の領域の導電部の膜
厚Ｄ２とが、Ｄ１＜Ｄ２となるように、前記変換部の導
電部および前記その他の領域の導電部を形成するように
したので、寄生容量が減少し、変換効率を向上すること
でき、既存のＣＣＤ撮像素子の感度、飽和信号量等の特
性向上を図ることができるという利点が得られる。ま
た、感度、飽和信号量等の特性を維持しつつ、単位画素
サイズを縮小できるので、光学系縮小や多画素化を図る
ことができるという利点が得られる。
【００３５】また、請求項６記載の発明によれば、前記
導電部を形成する工程において、前記変換部および前記
その他の領域に同一膜厚の導電部を形成した後、前記変
換部の導電部のみをエッチングして薄くしたので、寄生
容量が減少し、変換効率を向上することでき、既存のＣ
ＣＤ撮像素子の感度、飽和信号量等の特性向上を図るこ
とができるという利点が得られる。また、感度、飽和信
号量等の特性を維持しつつ、単位画素サイズを縮小でき
るので、光学系縮小や多画素化を図ることができるとい
う利点が得られる。
導電部を形成する工程において、前記変換部および前記
その他の領域に同一膜厚の導電部を形成した後、前記変
換部の導電部のみをエッチングして薄くしたので、寄生
容量が減少し、変換効率を向上することでき、既存のＣ
ＣＤ撮像素子の感度、飽和信号量等の特性向上を図るこ
とができるという利点が得られる。また、感度、飽和信
号量等の特性を維持しつつ、単位画素サイズを縮小でき
るので、光学系縮小や多画素化を図ることができるとい
う利点が得られる。
【００３６】また、請求項７記載の発明によれば、前記
導電部を形成する工程において、前記変換部および前記
その他の領域に同一膜厚の導電部を形成した後、前記そ
の他の領域の前記導電部上にさらに導電層を形成し、そ
の他の領域における導電部に比べ、変換部における導電
部が薄くなるようにしたので、寄生容量が減少し、変換
効率を向上することでき、既存のＣＣＤ撮像素子の感
度、飽和信号量等の特性向上を図ることができるという
利点が得られる。また、感度、飽和信号量等の特性を維
持しつつ、単位画素サイズを縮小できるので、光学系縮
小や多画素化を図ることができるという利点が得られ
る。
導電部を形成する工程において、前記変換部および前記
その他の領域に同一膜厚の導電部を形成した後、前記そ
の他の領域の前記導電部上にさらに導電層を形成し、そ
の他の領域における導電部に比べ、変換部における導電
部が薄くなるようにしたので、寄生容量が減少し、変換
効率を向上することでき、既存のＣＣＤ撮像素子の感
度、飽和信号量等の特性向上を図ることができるという
利点が得られる。また、感度、飽和信号量等の特性を維
持しつつ、単位画素サイズを縮小できるので、光学系縮
小や多画素化を図ることができるという利点が得られ
る。
【００３７】また、請求項８記載の発明によれば、マト
リクス状に配列して半導体基板上に形成された複数の光
センサから読み出された信号電荷を電圧変換する変換部
ならびにその他の領域に一様に絶縁膜を形成した後、前
記変換部における絶縁膜の膜厚をエッチングして薄くし
たので、寄生容量が減少し、変換効率を向上することで
き、既存のＣＣＤ撮像素子の感度、飽和信号量等の特性
向上を図ることができるという利点が得られる。また、
感度、飽和信号量等の特性を維持しつつ、単位画素サイ
ズを縮小できるので、光学系縮小や多画素化を図ること
ができるという利点が得られる。
リクス状に配列して半導体基板上に形成された複数の光
センサから読み出された信号電荷を電圧変換する変換部
ならびにその他の領域に一様に絶縁膜を形成した後、前
記変換部における絶縁膜の膜厚をエッチングして薄くし
たので、寄生容量が減少し、変換効率を向上することで
き、既存のＣＣＤ撮像素子の感度、飽和信号量等の特性
向上を図ることができるという利点が得られる。また、
感度、飽和信号量等の特性を維持しつつ、単位画素サイ
ズを縮小できるので、光学系縮小や多画素化を図ること
ができるという利点が得られる。
【図１】ＣＣＤ撮像素子における寄生容量を説明するた
めの断面図である。
めの断面図である。
【図２】従来のＣＣＤ撮像素子におけるＦＤ部、配線
部、ＰＡＤ部、遮光部ＡＬの構造を示す断面図である。
部、ＰＡＤ部、遮光部ＡＬの構造を示す断面図である。
【図３】本発明の実施形態によるＣＣＤ撮像素子におけ
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの構造を示す
断面図である。
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの構造を示す
断面図である。
【図４】ＡＬ膜厚と変換効率との関係を示す図である。
【図５】従来のＣＣＤ撮像素子におけるＦＤ部、配線
部、ＰＡＤ部、遮光部ＡＬの形成方法を示す図である。
部、ＰＡＤ部、遮光部ＡＬの形成方法を示す図である。
【図６】本発明の実施形態によるＣＣＤ撮像素子におけ
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その１：１／２）を示す図である。
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その１：１／２）を示す図である。
【図７】本発明の実施形態によるＣＣＤ撮像素子におけ
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その１：２／２）を示す図である。
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その１：２／２）を示す図である。
【図８】本発明の実施形態によるＣＣＤ撮像素子におけ
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その２：１／２）を示す図である。
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その２：１／２）を示す図である。
【図９】本発明の実施形態によるＣＣＤ撮像素子におけ
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その２：２／２）を示す図である。
るＦＤ部、配線部、ＰＡＤ部、遮光部ＡＬの形成方法
（その２：２／２）を示す図である。
【図１０】従来のＣＣＤ撮像素子におけるコンタクト形
状を説明するための断面図である。
状を説明するための断面図である。
【図１１】本発明の実施形態によるコンタクト形状を説
明するための断面図である。
明するための断面図である。
【図１２】従来のＣＣＤ撮像素子におけるコンタクト形
成方法（１／２）を説明するための図である。
成方法（１／２）を説明するための図である。
【図１３】従来のＣＣＤ撮像素子におけるコンタクト形
成方法（２／２）を説明するための図である。
成方法（２／２）を説明するための図である。
【図１４】本発明の実施形態によるＣＣＤ撮像素子にお
けるコンタクト形成方法（１／３）を説明するための図
である。
けるコンタクト形成方法（１／３）を説明するための図
である。
【図１５】本発明の実施形態によるＣＣＤ撮像素子にお
けるコンタクト形成方法（２／３）を説明するための図
である。
けるコンタクト形成方法（２／３）を説明するための図
である。
【図１６】本発明の実施形態によるＣＣＤ撮像素子にお
けるコンタクト形成方法（３／３）を説明するための図
である。
けるコンタクト形成方法（３／３）を説明するための図
である。
【図１７】ＣＣＤ撮像素子の構造を示す断面図である。
【図１８】センサ部の深さ方向のポテンシャルを深くし
た場合の概念図である。
た場合の概念図である。
【図１９】センサ領域をＳｉ基板表面に形成した場合の
断面図である。
断面図である。
【図２０】Ｖレジスタ部の深さ方向のポテンシャルを深
くした場合の概念図である。
くした場合の概念図である。
【図２１】Ｖレジスタ転送領域をＳｉ基板表面近くに形
成した場合の断面図である。
成した場合の断面図である。
【図２２】Ｖレジスタ転送電極下絶縁膜を薄くした場合
の断面図である。
の断面図である。
【図２３】ＣＣＤ撮像素子の出力回路の略構成を示す回
路図である。
路図である。
【図２４】出力回路のＣＭＯＳトランジスタにおけるゲ
ート長・ゲート幅・ＡＬ配線を縮小した場合の模式図で
ある。
ート長・ゲート幅・ＡＬ配線を縮小した場合の模式図で
ある。
【図２５】ＦＤ部のＡＬ配線のサイズ変更を説明するた
めの模式図である。
めの模式図である。
【図２６】ＦＤ部のＮ＋層を縮小した場合の模式図であ
る。
る。
１０……ＦＤ部（変換部）、１３……ＡＬ配線（導体
部）、２１……絶縁膜、２３……その他の領域、２４…
…ＡＬ層（導体部）、３５，３６……コンタクトホール
部）、２１……絶縁膜、２３……その他の領域、２４…
…ＡＬ層（導体部）、３５，３６……コンタクトホール
Claims (8)
- 【請求項１】 マトリクス状に配列され、入射光をその
光量に応じた量の電荷に変換する複数の光センサと、前
記光センサから読み出された信号電荷に基づいて出力信
号を生成する出力回路とを備える固体撮像装置におい
て、 前記出力回路に設けられ、前記光センサから読み出され
た信号電荷を電圧変換する変換部における導電部の膜厚
Ｄ１と、その他の領域の導電部の膜厚Ｄ２とが、Ｄ１＜
Ｄ２であることを特徴とする固体撮像装置。 - 【請求項２】 前記変換部における導電部の膜厚Ｄ１
を、その他の領域の導電部の膜厚Ｄ２に比較して薄くな
るように形成したことを特徴とする請求項１記載の固体
撮像装置。 - 【請求項３】 前記その他の領域の導電部の膜厚Ｄ２
を、前記変換部における導電部の膜厚Ｄ１に比較して厚
くなるように形成したことを特徴とする請求項１記載の
固体撮像装置。 - 【請求項４】 マトリクス状に配列され、入射光をその
光量に応じた量の電荷に変換する複数の光センサと、前
記光センサから読み出された信号電荷に基づいて出力信
号を生成する出力回路とを備える固体撮像装置におい
て、 前記出力回路に設けられ、前記光センサから読み出され
た信号電荷を電圧変換する変換部における絶縁膜の膜厚
を薄くしたことを特徴とする固体撮像装置。 - 【請求項５】 半導体基板上に入射光をその光量に応じ
た量の電荷に変換する複数の光センサをマトリクス状に
配列して形成する工程と、 前記光センサから読み出された信号電荷を電圧変換する
変換部における導電部の膜厚Ｄ１と、その他の領域の導
電部の膜厚Ｄ２とが、Ｄ１＜Ｄ２となるように、前記変
換部の導電部および前記その他の領域の導電部を形成す
る工程とを有することを特徴とする固体撮像装置の製造
方法。 - 【請求項６】 前記導電部を形成する工程は、 前記変換部および前記その他の領域に同一膜厚の導電部
を形成する工程と、 前記変換部の導電部のみをエッチングする工程とを有す
ることを特徴とする請求項５記載の固体撮像装置の製造
方法。 - 【請求項７】 前記導電部を形成する工程は、 前記変換部および前記その他の領域に同一膜厚の導電部
を形成する工程と、 前記その他の領域の前記導電部上にさらに導電層を形成
する工程とを有することを特徴とする請求項５記載の固
体撮像装置の製造方法。 - 【請求項８】 マトリクス状に配列して半導体基板上に
形成された複数の光センサから読み出された信号電荷を
電圧変換する変換部ならびにその他の領域に一様に絶縁
膜を形成する工程と、 前記変換部における絶縁膜をエッチングする工程と、 前記絶縁膜を選択的にエッチングし、前記変換部および
前記その他の領域にコンタクトホールを形成する工程
と、 前記前記変換部および前記その他の領域のコンタクトホ
ールに導電部を形成する工程とを有することを特徴とす
る固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29181499A JP2001111018A (ja) | 1999-10-14 | 1999-10-14 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29181499A JP2001111018A (ja) | 1999-10-14 | 1999-10-14 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111018A true JP2001111018A (ja) | 2001-04-20 |
| JP2001111018A5 JP2001111018A5 (ja) | 2006-04-20 |
Family
ID=17773774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29181499A Abandoned JP2001111018A (ja) | 1999-10-14 | 1999-10-14 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001111018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231501A (ja) * | 2008-03-21 | 2009-10-08 | Sharp Corp | 半導体装置、固体撮像装置、固体撮像装置の製造方法、および電子情報機器 |
-
1999
- 1999-10-14 JP JP29181499A patent/JP2001111018A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231501A (ja) * | 2008-03-21 | 2009-10-08 | Sharp Corp | 半導体装置、固体撮像装置、固体撮像装置の製造方法、および電子情報機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4384416B2 (ja) | 性能強化構造を備えるイメージセンサ | |
| JP4944399B2 (ja) | 固体撮像装置 | |
| JP2000133792A (ja) | 相互接続構造を含む能動画素センサ | |
| JP2009252949A (ja) | 固体撮像装置及びその製造方法 | |
| US7741210B2 (en) | Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry | |
| JP2006237315A (ja) | 固体撮像装置 | |
| TWI412126B (zh) | 具有互連結構之裝置及形成互連結構之方法 | |
| CN112490259A (zh) | 一种像素单元结构及制作方法 | |
| JP2006013460A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP2001111018A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0821705B2 (ja) | 電荷移送形固体撮像素子 | |
| WO2005076360A1 (en) | Opto-electronic semiconductor device, method of manufacturing same, and camera provided with such a device | |
| JP3381127B2 (ja) | 固体撮像装置 | |
| JP2001210815A (ja) | 固体撮像素子及びその製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| WO2023162749A1 (ja) | 半導体装置及び電子機器 | |
| JP3393418B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| KR100729735B1 (ko) | 이미지 센서의 제조방법 | |
| JP3291761B2 (ja) | 固体撮像装置の製造方法 | |
| JPS60173978A (ja) | 固体撮像装置 | |
| JP3298259B2 (ja) | 電荷転送素子 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JP2002110959A (ja) | 固体撮像装置およびその製造方法 | |
| JP2006294654A (ja) | 固体撮像装置及びその製造方法 | |
| JPS59202777A (ja) | 固体撮像装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060307 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080228 |