JP2009231501A - 半導体装置、固体撮像装置、固体撮像装置の製造方法、および電子情報機器 - Google Patents

半導体装置、固体撮像装置、固体撮像装置の製造方法、および電子情報機器 Download PDF

Info

Publication number
JP2009231501A
JP2009231501A JP2008074436A JP2008074436A JP2009231501A JP 2009231501 A JP2009231501 A JP 2009231501A JP 2008074436 A JP2008074436 A JP 2008074436A JP 2008074436 A JP2008074436 A JP 2008074436A JP 2009231501 A JP2009231501 A JP 2009231501A
Authority
JP
Japan
Prior art keywords
insulating film
wiring layer
dielectric constant
interlayer insulating
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008074436A
Other languages
English (en)
Other versions
JP5253853B2 (ja
Inventor
Hidetsugu Koyama
英嗣 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008074436A priority Critical patent/JP5253853B2/ja
Publication of JP2009231501A publication Critical patent/JP2009231501A/ja
Application granted granted Critical
Publication of JP5253853B2 publication Critical patent/JP5253853B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】複数の画素に共通する信号電荷蓄積部での電荷電圧変換効率を実質的に改善することができ、これにより、画素サイズを小型化できると共に、高画質の画像を得ることができる固体撮像装置を実現する。
【解決手段】P型ウエル100内に形成されたN+型電荷蓄積領域108に接続された配線層121bと、該N型電荷蓄積領域108には接続されていない配線層112aおよび122とを絶縁する絶縁膜とを備え、該絶縁膜を、その一部に他の部分より誘電率の低い低誘電率膜120を含み、該低誘電率膜が該第1の配線層121bと該第2の配線層121aおよび122との間に位置するよう構成した。
【選択図】図1

Description

この発明は、半導体装置、固体撮像装置、固体撮像装置の製造方法、および電子情報機器に関し、特に、配線層間を絶縁する絶縁膜を該配線層間の容量が低減されるよう構成した半導体装置、固体撮像装置、固体撮像装置の製造方法、および電子情報機器に関するものである。
従来から増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路(駆動回路)とを有し、その走査回路により画素データを画素部から読み出す増幅型固体撮像装置が提案されている。特に、画素構成を周辺の駆動回路および信号処理回路と一体化するのに有利なCMOS(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたAPS(Active Pixel Sensor)型イメージセンサが知られている。
上記APS型イメージセンサは、通常1画素内に、光電変換部、増幅部、画素選択部、およびリセット部を形成する必要がある。ここで、光電変換部は、入射光を受け、その受光量に応じた信号電荷を生成するフォトダイオードであり、増幅部は、信号電荷を蓄積する電荷蓄積部の電位を増幅する増幅トランジスタにより、画素選択部は、複数の画素行の中から特定の画素行を選択する選択トランジスタにより、さらに、リセット部は、該電荷蓄積部に蓄積されている信号電荷をリセットするリセットトランジスタにより構成される。また、光電変換部から信号電荷を電荷蓄積部に転送する転送トランジスタも画素内に形成されている。なお、画素はこのような4トランジスタに限らず、3トランジスタ構成のものもある。このため、APS型イメージセンサでは、各画素には、その構成素子として、通常フォトダイオードからなる光電変換部の他に、3〜4個のMOSトランジスタが用いられる。
ところが、1画素当たり3〜4個のMOSトランジスタが必要となると、このような画素構成は、画素サイズの小型化の制約となるため、1画素当たりのトランジスタの数を低減する方法が提案されている(例えば、特許文献1参照)。
図7は、特許文献1に開示の増幅型固体撮像装置を説明する図であり、その要部の回路図を示している。
この増幅型固体撮像装置20は、1画素当たりのトランジスタの数が低減されるよう、隣接する画素行の2つの画素PX1およびPX2が、画素を構成するトランジスタを共有する2画素共有の回路構成としたものである。
すなわち、この固体撮像装置20における画素PX1は、入射光の光電変換により信号電荷を生成するフォトダイオード1011と、そのフォトダイオード1011で生成された信号電荷を蓄積する電荷蓄積部108と、転送信号φT(m、1)により、該信号電荷をフォトダイオード1011から電荷蓄積部108に転送する転送トランジスタ1021と、リセット信号φR(m)により、電荷蓄積部108に蓄積されている信号電荷をリセットするリセットトランジスタ131と、電荷蓄積部108の電位レベルを増幅する増幅用トランジスタ132と、該増幅トランジスタ132の出力と垂直信号線135との間に接続され、選択信号φS(m)により増幅トランジスタ132の出力を垂直信号線135に出力することにより画素を選択する画素選択用トランジスタ133とによって構成されている。
また、この固体撮像装置20における画素PX2は、入射光の光電変換により信号電荷を生成するフォトダイオード1012と、そのフォトダイオード1012で生成された信号電荷を蓄積する電荷蓄積部FDと、転送信号φT(m、2)により、該信号電荷をフォトダイオード1012から電荷蓄積部108に転送する転送トランジスタ1022と、リセット信号φR(m)により、電荷蓄積部108に蓄積されている信号電荷をリセットするリセットトランジスタ131と、電荷蓄積部108の電位レベルを増幅する増幅用トランジスタ132と、該増幅トランジスタ132の出力と垂直信号線135との間に接続され、選択信号φS(m)により増幅トランジスタ132の出力を垂直信号線135に出力することにより画素を選択する画素選択用トランジスタ133とによって構成されている。
ここで、上記2つの画素PX1およびPX2のうちの一方の選択は、上記転送トランジスタ1021および1022を制御する転送信号φT(m、1)およびφT(m、2)により、いずれかの転送トランジスタを導通させることにより行われる。
また、各フォトダイオード1011および1012は埋め込み型であり、フォトダイオード1011および1012からの信号電荷の転送が完全に行われるとすれば、固体撮像装置を極めて低ノイズ化でき、高画質の画像を得ることが可能となることが知られている。
次に動作について説明する。
このような2画素共通の固体撮像装置20では、リセット信号φR(m)によりリセットトランジスタ131がオンすると、電源電圧Vddが電荷蓄積部108に印加され、該電荷蓄積部108の電位レベルがリセットされる。次に、リセットトランジスタ131がオフした後、選択信号φS(m)により選択トランジスタ133がオンすると、リセット時の電荷蓄積部108の電位レベルであるリセットレベルが増幅トランジスタ132で増幅され、この増幅トランジスタ132で増幅されたリセットレベルが垂直信号線135に出力される。垂直信号線135に出力されたリセットレベルは、後段の水平走査回路(図示せず)によりサンプリングされて、そのサンプリング値が保持される。
さらに、選択トランジスタ133がオンしている状態で、転送信号φT(m、1)により転送トランジスタ1021がオンすると、フォトダイオード1011から、ここで生成された信号電荷が前記電荷蓄積部108に転送され、この信号電荷による電位レベルである信号レベルが増幅トランジスタ132で増幅され、この増幅トランジスタ132で増幅された信号レベルが垂直信号線135に出力される。転送トランジスタ1021がオフした後、垂直信号線135に出力された信号レベルが、後段の水平走査回路(図示せず)によりサンプリングされて、そのサンプリング値が保持される。その後、水平走査回路では、リセットレベルのサンプリング値と信号レベルのサンプリング値の差分を、画素PX1の画素信号として変換して出力する。
同様に、リセット信号φR(m)により、該電荷蓄積部108の電位レベルがリセットされ、その後、選択信号φS(m)により選択トランジスタ133がオンすると、リセットレベルが増幅トランジスタ132で増幅され、この増幅トランジスタ132で増幅されたリセットレベルが垂直信号線135に出力される。垂直信号線135に出力されたリセットレベルは、後段の水平走査回路(図示せず)によりサンプリングされて、そのサンプリング値が保持される。
さらに、転送信号φT(m、2)により転送トランジスタ1022がオンすると、フォトダイオード1012から、ここで生成された信号電荷が前記電荷蓄積部108に転送され、この信号電荷による電位レベルである信号レベルが増幅トランジスタ132で増幅され、この増幅トランジスタ132で増幅された信号レベルが垂直信号線135に出力される。転送トランジスタ1022がオフした後、垂直信号線135に出力された信号レベルが、後段の水平走査回路(図示せず)によりサンプリングされて、そのサンプリング値が保持される。その後、水平走査回路では、リセットレベルのサンプリング値と信号レベルのサンプリング値の差分を画素Px2の画素信号として出力する。
このような2画素共有の回路構成を有する固体撮像装置では、図7に示すように2画素共有の回路構成とすると、1画素当たりのトランジスタ数は2.5個(2.5トランジスタ/画素)となり、4画素共有の回路構成とすると、1画素当たりのトランジスタ数は1.75(1.75トランジスタ/画素)となる。すなわち、これらの例では1画素あたりのトランジスタの数を削減することができる。
図8は、図7に示す固体撮像装置を説明する断面図であり、半導体基板上のフォトダイオードから転送トランジスタを介して電荷蓄積部にいたる経路に沿った断面構造を模式的に示している。
この固体撮像装置20では、半導体基板上にPウエル(第1導電型領域)100が形成されており、該Pウエル100内には、上記電荷蓄積部を構成するN型拡散領域(第2導電型領域)108が形成され、また、N型拡散領域に対向するよう、フォトダイオードを構成するN型拡散領域101aが形成されている。ここで、N型拡散領域101aの表面領域にはP型拡散層101bが形成されており、フォトダイオードは埋め込み型となっている。また、上記Pウエル100の、上記N型拡散領域108とN型拡散領域101aとの間の部分には、上記転送トランジスタ102を構成する転送ゲート104がゲート酸化膜103aを介して配置されている。そして、これらのN型拡散領域108とN型拡散領域101aは、各画素のフォトダイオードおよび転送トランジスタが、隣接する画素間で電気的に分離されるように、上記Pウエル100の表面部分に形成された酸化膜からなる素子分離部103bにより囲まれている。また、転送トランジスタ以外のトランジスタも、素子分離部103bにより絶縁分離されている。ここでは、素子分離部には、例えば、STI(shallow trench isolation)構造が用いられており、この構造は、Si表面に溝を形成し,そこに絶縁膜(たとえば酸化膜)を埋め込み,さらに平坦化することで素子を分離する構造である。
また、Pウエル100上には、ゲート電極104、ゲート酸化膜103aおよび素子分離部103bを覆うよう、第1層目の層間絶縁膜(酸化膜)111が形成されており、さらに、該層間絶縁膜111上には第1層配線材料のパターニングにより形成された配線層121aおよび121bが形成されている。ここで、該配線層121aは、その一部が転送トランジスタ102のゲート電極104上に位置するよう配置されており、該層間絶縁膜111に形成されたコンタクトホールC1を介してその直下のゲート電極104に接続されている。また、上記転送信号φT(m、1)はこの配線層121aにより上記転送トランジスタのゲート電極に印加される。また、該配線層121bは、その一部が上記N型拡散領域108上に位置するよう配置されており、該層間絶縁膜111に形成されたコンタクトホールC2を介して、その直下のN型拡散領域108に接続されている。
さらに、第1の層間絶縁膜111上には、これらの配線層121aおよび121bを覆うよう第2の層間絶縁膜(酸化膜)112が形成されており、該層間絶縁膜112上には第2層配線材料のパターニングにより形成された配線層122が形成されている。該配線層122は、その一部が上記配線層121a上に位置するよう配置されており、該層間絶縁膜112に形成されたコンタクトホールC3を介して配線層121aに接続されている。
またさらに、上記配線層122および第2の層間絶縁膜112上には平坦化膜113が形成されている。
このように、各トランジスタは、例えばSTIなどの素子分離により分離され、また多層メタル配線層は層間絶縁膜によって分離される。最上層のメタル配線(図中では第2層メタル配線)上には、図8に示すように、カラーフィルタ層形成前の平坦化のため、有機系樹脂が材料として用いられる平坦化膜が形成されるのが一般的である。なお、固体撮像装置では、この平坦化膜上にカラーフィルタ層が形成されるが、ここでは、このカラーフィルタは既知のため省略している。
しかしながら、上記従来の増幅型固体撮像装置では、その構成および動作上、次のような問題が生じる。すなわち、フォトダイオード1011あるいは1012からの信号電荷Qsigを電圧信号Vsigに変換する電荷電圧変換効率ηは、共通の信号電荷蓄積部108の容量をCFDとすると、
η=G・△Vsig/△Qsig=G/CFD ・・・(1)式
となる。ここで、Gは、増幅用トランジスタ132と定電流負荷トランジスタ134とで構成されるソースフォロワ回路のゲインであり、通常1より若干小さい値(〜0.9)を示す。ηを大きくするには信号電荷蓄積部108の容量CFDを小さくする必要があるが、上記信号電荷蓄積部108の容量CFDは、信号電荷蓄積部108に接続された転送トランジスタ102のドレイン側接合容量、増幅トランジスタ132のゲート容量、および基板とのジャンクション容量、配線間のカップリング容量の総和である。従って、共通の信号電荷蓄積部に接続されるフォトダイオードおよび転送トランジスタの数が多くなるほど、信号電荷蓄積部108に接続された転送トランジスタ102のドレイン側接合容量と基板とのジャンクション容量、ならびに配線間のカップリング容量が増加し、電荷電圧変換率ηは低下するという問題がある。
また、特許文献2には、固体撮像装置において、上記容量CFDを低減するために、信号電荷蓄積部108と基板とのジャンクション容量を下げる方法が提案されている。
図9は、この特許文献2に開示の方法を説明する図であり、図8に示す固体撮像装置の断面構造に相当する部分を示している。
図9に示す固体撮像装置20aは、図8に示す固体撮像装置20における信号電荷蓄積部108としての高濃度拡散層の下側に低濃度(N)拡散層108aを形成したものであり、これにより、信号電荷蓄積部108と基板とのジャンクション容量を低減したものである。
特開平9−46596号公報 特開2004−289134号公報
しかしながら、固体撮像装置における信号電荷蓄積部108の容量CFDの支配的要因は配線間のカップリング容量であり、信号電荷蓄積部108を構成する拡散層と基板とのジャンクション容量は、該配線間のカップリング容量の1/3程度であり、該ジャンクション容量の低減による信号電荷蓄積部108の容量CFDの低減効果は少ないものであり、複数の画素に共通する信号電荷蓄積部108での電荷電圧変換効率ηの低下は実質的に防止することができないという問題点があった。
本発明は、上記従来の問題点を解決するためになされたもので、複数の画素に共通する信号電荷蓄積部での電荷電圧変換効率を実質的に改善することができ、これにより、画素サイズを小型化できると共に、高画質の画像を得ることができる固体撮像装置およびその製造方法、並びにこのような固体撮像装置を用いた電子情報機器を得ることを目的とする。
また、本発明は、このような画素サイズが小さく、しかも画像の高画質化を図った固体撮像装置を実現する半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板上に形成された第1導電型領域と、該第1導電型領域内に形成された第2導電型領域とを備えた半導体装置であって、該第2導電型領域に接続された第1の配線層と、該第2導電型領域には接続されていない第2の配線層と、該第1の配線層と該第2の配線層とを絶縁する絶縁膜とを備え、該絶縁膜は、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成されており、そのことにより上記目的が達成される。
本発明は、上記半導体装置において、前記第1導電型領域内に形成され、光電変換により信号電荷を生成する光電変換素子を備え、前記第2導電型領域は、該光電変換素子で生成された信号電荷を蓄積する第2導電型電荷蓄積領域となっていることが好ましい。
本発明は、上記半導体装置において、前記光電変換素子を構成する第2導電型光電変換領域と、前記第1導電型領域の表面の、該第2導電型光電変換領域と前記第2導電型電荷蓄積領域との間の部分にゲート絶縁膜を介して配置されたゲート電極とを備え、前記第2の配線層は、該ゲート電極と接続されていることが好ましい。
本発明は、上記半導体装置において、前記第1の配線層は、単層配線構造を有し、前記第2の配線層は、多層配線構造を有することが好ましい。
本発明に係る固体撮像装置は、入射光の光電変換により信号電荷を生成する光電変換素子と、該光電変換素子で生成された信号電荷を蓄積する電荷蓄積部とを有する固体撮像装置であって、該電荷蓄積部に接続された第1の配線層と、該電荷蓄積部には接続されていない第2の配線層と、該第1の配線層と該第2の配線層とを絶縁する絶縁膜とを備え、該絶縁膜は、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成されており、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置において、前記光電変換素子で生成された信号電荷を、該光電変換素子から前記電荷蓄積部に転送する転送トランジスタを備え、前記第2の配線層は、該転送トランジスタのゲート電極に接続されていることが好ましい。
本発明は、上記固体撮像装置において、前記第1の配線層は、単層配線構造を有し、前記第2の配線層は、多層配線構造を有することが好ましい。
本発明は、上記固体撮像装置において、前記低誘電率膜は、前記第1の配線層および前記第2の配線層を覆うよう形成されていることが好ましい。
本発明は、上記固体撮像装置において、前記低誘電率膜は、アクリル系の樹脂で形成され、表面を平坦化する平坦化膜を兼ねていることが好ましい。
本発明は、上記固体撮像装置において、前記絶縁膜は、前記光電変換素子上に形成された層間絶縁間と、該光電変換素子の配置領域以外の領域に前記第1の配線層を覆うよう形成された、該層間絶縁膜より誘電率の低い低誘電率膜とを有することが好ましい。
本発明は、上記固体撮像装置において、前記低誘電率膜は、半導体基板上に前記第1の配線層を覆うよう形成されており、前記絶縁膜は、該低誘電率膜に加えて、該半導体基板の、該第1の配線層の配置領域およびその周辺領域以外の領域を覆うよう形成された、該低誘電率膜より誘電率の高い層間絶縁膜を有することが好ましい。
本発明は、上記固体撮像装置において、前記低誘電率膜は、前記第1の配線層の周囲にのみ形成されていることが好ましい。
本発明は、上記固体撮像装置において、前記低誘電率膜および前記層間絶縁膜の表面に形成された平坦化膜を有することが好ましい。
本発明に係る固体撮像装置の製造方法は、入射光の光電変換により信号電荷を生成する光電変換素子と、該光電変換素子で生成された信号電荷を蓄積する電荷蓄積部とを有する固体撮像装置を製造する方法であって、半導体基板の第1導電型領域に、該光電変換素子を構成する第2導電型光電変換領域、および該電荷蓄積部を構成する第2導電型電荷蓄積領域を形成する工程と、該半導体基板上に、該第2導電型電荷蓄積領域に接続された第1の配線層、および該第2導電型電荷蓄積領域に接続されていない第2の配線層を形成するとともに、該第1の配線層と該第2の配線層とを絶縁する絶縁膜を形成する工程とを含み、該絶縁膜は、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成されており、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置の製造方法において、前記絶縁膜を形成する工程は、半導体基板上に第1の層間絶縁膜を形成し、該第1の層間絶縁膜上に、前記第1および第2の配線層を構成する第1の配線材料層を形成する工程と、該第1の配線材料層上に第2の層間絶縁膜を形成し、該第2の層間絶縁膜上に、該第2の配線層を構成する第2の配線材料層を形成する工程と、該第1および第2の配線層をマスクとして該第1および第2の層間絶縁膜をエッチングする工程と、全面に該層間絶縁膜より誘電率の低い低誘電率材料を塗布して前記低誘電率膜を形成する工程とを含むことが好ましい。
本発明は、上記固体撮像装置の製造方法において、前記絶縁膜を形成する工程は、半導体基板上に第1の層間絶縁膜を形成し、該第1の層間絶縁膜上に前記第1および第2の配線層を構成する第1の配線材料層を形成する工程と、該第1の配線材料層上に第2の層間絶縁膜を形成し、該第2の層間絶縁膜上に該第2の配線層を構成する第2の配線材料層を形成する工程と、該第2の層間絶縁膜の表面の、前記第2導電型光電変換領域に対応する部分に耐エッチング層を形成する工程と、該第1、第2の配線層および該耐エッチング層をマスクとして該第1および第2の層間絶縁膜をエッチングする工程と、全面に該層間絶縁膜より誘電率の低い低誘電率材料を塗布して前記低誘電率膜を形成する工程とを含むことが好ましい。
本発明は、上記固体撮像装置の製造方法において、前記絶縁膜を形成する工程は、半導体基板上に第1の層間絶縁膜を形成し、該第1の層間絶縁膜上に、前記第1および第2の配線層を構成する第1の配線材料層を形成する工程と、該第1の配線材料層上に第2の層間絶縁膜を形成し、該第2の層間絶縁膜上に、該第2の配線層を構成する第2の配線材料層を形成する工程と、該第2の層間絶縁膜上に、該第2の層間絶縁膜の表面の、該第1の配線層の配置領域およびその周辺部に対応する部分が露出する開口を有する耐エッチング層を形成する工程と、該第1、第2の配線層および該耐エッチング層をマスクとして該第1および第2の層間絶縁膜をエッチングする工程と、全面に該層間絶縁膜より誘電率の低い低誘電率材料を塗布して前記低誘電率膜を形成する工程とを含むことが好ましい。
本発明は、上記固体撮像装置の製造方法において、前記低誘電率膜をマスクを用いて、第1および第2の層間絶縁膜をエッチングした部分に埋め込む工程と、カラーフィルタを形成する前に該低誘電率膜および該第2の層間絶縁膜上に、該カラーフィルタの下地層が平坦になるよう平坦化膜を形成する工程とを含むことが好ましい。
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上記固体撮像装置を含むものであり、そのことにより上記目的が達成される。
本発明に係る電子情報機器は、撮像部を備えた電子情報機器であって、該撮像部は、上記固体撮像装置の製造方法により得られた固体撮像装置を含むものであり、そのことにより上記目的が達成される。
以下、本発明の作用について説明する。
本発明においては、半導体基板の第1導電型領域内に形成された第2導電型領域と、該第2導電型領域に接続された第1の配線層と、該第2導電型領域には接続されていない第2の配線層と、該第1の配線層と該第2の配線層とを絶縁する絶縁膜とを備え、該絶縁膜を、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成したので、第2の導電型領域に寄生する浮遊容量成分、特に第1および第2の配線層間のカップリング容量を減少させることができる。
本発明においては、前記第2導電型領域を、固体撮像装置における、光電変換素子で生成された信号電荷を蓄積する第2導電型電荷蓄積領域とすることにより、該電荷蓄積領域に蓄積された信号電荷により生ずる電圧レベルを高めることができ、これにより、電荷電圧変換効率の向上を図り、固体撮像装置の高感度化を達成することができる。
本発明においては、上記低誘電率層をアクリル系の樹脂で構成しているので、該低誘電率膜の誘電率が、第1および第2の配線層間に形成される層間絶縁膜(層間酸化膜)の誘電率の約半分となり、第1および第2の配線層間でのカップリング容量を減少させることができるとともに、この低誘電率層を、カラーフィルタの下地層としての平坦化膜を兼ねるものとすることができる。
本発明においては、前記絶縁膜を、前記光電変換素子上に形成された層間絶縁間と、該光電変換素子の配置領域以外の領域に前記第1の配線層を覆うよう形成された、該層間絶縁膜より誘電率の低い低誘電率膜とを有する構造としているので、該低誘電率膜は、上記光電変換素子の上部には形成されないこととなる。この場合、層間絶縁膜(層間酸化膜)をエッチング等で除去する工程では、上記光電変換素子上に層間絶縁膜を残すことができ、上記光電変換素子にエッチングダメージが及ぶのを回避できる。この結果、フォトダイオード部での欠陥の発生を回避して良好な画質を得ることができる。
本発明においては、上記絶縁膜を、上記低誘電率膜に加えて、半導体基板の、第1の配線層の配置領域およびその周辺領域以外の領域を覆うよう形成された、該低誘電率膜より誘電率の高い層間絶縁膜を有する構造とすることにより、上記低誘電率膜は、電荷蓄積部などを構成する第2導電型領域に接続された第1の配線層の周囲にのみ位置することとなる。これにより、画素領域の高低の段差領域が少なくなり、カラーフィルタの形成前の上記平坦化膜の形成が容易になり、カラーフィルタ形成時にカラーフィルタの膜厚が不均一になったり、その表面が凸凹になったりするのを回避することができる。
本発明において、上記固体撮像装置において、前記低誘電率膜および前記層間絶縁膜の表面に形成された平坦化膜を有するので、上記低誘電率膜は、平坦化膜を兼用せずに、第1の配線層の周囲にのみ形成され、該低誘電率膜および層間絶縁膜上には全面に平坦化膜がされることとなり、これにより、カラーフィルタの形成前に形成される上記平坦化膜の平坦性がさらに向上し、カラーフィルタ形成時の膜厚ばらつきや表面の凸凹を回避できる。
以上のように、本発明によれば、半導体基板の第1導電型領域内に形成された第2導電型領域と、該第2導電型領域に接続された第1の配線層と、該第2導電型領域には接続されていない第2の配線層と、該第1の配線層と該第2の配線層とを絶縁する絶縁膜とを備え、該絶縁膜を、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成したので、第2の導電型領域に寄生する浮遊容量成分、特に第1および第2の配線層間のカップリング容量を減少させることができる。この結果、画素サイズが小さく、しかも画像の高画質化を図った固体撮像装置などの半導体装置を得ることができる。
以下、本発明の実施形態について図面を参照しながら説明する。
(実施形態1)
図1はこの発明の実施形態1による2次元増幅型固体撮像装置の構成を示す断面図であり、半導体基板上のフォトダイオードから転送トランジスタを介して電荷蓄積部にいたる経路に沿った断面構造を模式的に示している。
この固体撮像装置10では、従来の固体撮像装置20と同様、半導体基板上にPウエル(第1導電型領域)100が形成されており、該Pウエル100内には、上記電荷蓄積部を構成するN型拡散領域(第2導電型領域)108が形成され、また、N型拡散領域に対向するよう、フォトダイオードを構成するN型拡散領域101aが形成されている。ここで、N型拡散領域101aの表面領域にはP型拡散層101bが形成されており、フォトダイオードは埋め込み型となっている。また、上記Pウエル100の、上記N型拡散領域108とN型拡散領域101aとの間の部分には、上記転送トランジスタ102を構成する転送ゲート104がゲート酸化膜103aを介して配置されている。そして、これらのN型拡散領域108とN型拡散領域101aは、各画素のフォトダイオードおよび転送トランジスタが、隣接する画素間で電気的に分離されるように、上記Pウエル100の表面部分に形成された素子分離部103bにより囲まれている。また、転送トランジスタ以外のトランジスタも、素子分離部103bにより絶縁分離されている。ここでは、素子分離部には、例えば、STI(shallow trench isolation)構造が用いられており、この構造は、Si表面に溝を形成し,そこに絶縁膜(酸化膜)を埋め込み,さらに平坦化することで素子を分離する構造である。
また、Pウエル100上には、ゲート電極104、ゲート酸化膜103aおよび素子分離部103bを覆うよう、第1層目の層間絶縁膜(酸化膜)111が形成されており、さらに、該層間絶縁膜111上には第1層配線材料のパターニングにより形成された配線層121aおよび121bが形成されている。ここで、該配線層121aは、その一部が転送トランジスタ102のゲート電極104上に位置するよう配置されており、該層間絶縁膜111に形成されたコンタクトホールC1を介してその直下のゲート電極104に接続されている。また、該配線層121bは、その一部が上記N型拡散領域108上に位置するよう配置されており、該層間絶縁膜111に形成されたコンタクトホールC2を介して、その直下のN型拡散領域108に接続されている。
さらに、第1の層間絶縁膜111上には、これらの配線層121aおよび121bを覆うよう第2の層間絶縁膜(酸化膜)112が形成されており、該層間絶縁膜112上には第2層配線材料のパターニングにより形成された配線層122が形成されている。該配線層122は、その一部が上記配線層121a上に位置するよう配置されており、該層間絶縁膜112に形成されたコンタクトホールC3を介して配線層121aに接続されている。ここで、配線層121bは、電荷蓄積部108に接続された単一層配線層(第1の配線層)を構成し、配線層121aおよび122は、電荷蓄積部108に接続されていない多層配線層(第2の配線層)を形成している。
そして、この実施形態1では、電荷蓄積部108に接続された、第1層配線層121bからなる第1の配線層と、電荷蓄積部108に接続されていない、第1層配線層121aおよび第2層配線層122からなる第2の配線層とは、層間絶縁膜より誘電率の低い低誘電率膜120により覆われている。
つまり、半導体基板のPウエル100上には、上記低誘電率膜120が、第1層配線層121bからなる第1の配線層の配置領域、さらに第1層配線層121aおよび第2層配線層122からなる第2の配線層の配置領域を覆うよう全面に形成されている。
ただし、第1層配線層121aおよび121bの直下部分には、第1の層間絶縁膜(酸化膜)111が形成されており、さらに第2層配線層122の直下部分には、第2の層間絶縁膜(酸化膜)112が形成されている。
なお、この固体撮像装置10の動作は従来の固体撮像装置20と同様に行われる。
次に、本実施形態1の固体撮像装置の製造方法について説明する。
図2は上記実施形態1の2次元増幅型固体撮像装置の製造方法を工程順(図2(a)〜図2(c))に説明する図である。
まず、図2(a)に示すように、半導体基板上にPウエル(第1導電型領域)100をを形成した後、素子分離部103bを形成する。その後、該Pウエル100内に、上記電荷蓄積部を構成するN型拡散領域(第2導電型領域)108を形成し、また、N型拡散領域に対向するよう、フォトダイオードを構成するN型拡散領域101aを形成する。ここで、電荷蓄積部とフォトダイオードとはいずれを先に形成してもよい。続いて、N型拡散領域101aの表面領域にP型拡散層101bを、フォトダイオードが埋め込み型となるよう形成する。
次に、上記Pウエル100の、上記N型拡散領域108とN型拡散領域101aとの間の部分に、上記転送トランジスタ102を構成する転送ゲート104を、ゲート酸化膜103aを介して形成する。
さらに、Pウエル100上には、ゲート電極104、ゲート酸化膜103aおよび素子分離部103bを覆うよう、第1層目の層間絶縁膜(酸化膜)111を形成し、該層間絶縁膜(酸化膜)111にコンタクトホールC1およびC2を形成する。その後、この層間絶縁膜111上に、第1層配線材料層のパターニングにより第1層配線層121aおよび121bを形成する。ここで、該配線層121aは、その一部が転送トランジスタ102のゲート電極104上に位置するよう配置されており、該層間絶縁膜111に形成されたコンタクトホールC1を介してその直下のゲート電極103aに接続されている。また、該配線層121bは、その一部が上記N型拡散領域108上に位置するよう配置されており、該層間絶縁膜111に形成されたコンタクトホールC2を介して、その直下のN型拡散領域108に接続されている。
さらに、第1の層間絶縁膜111上に、これらの配線層121aおよび121bを覆うよう第2の層間絶縁膜(酸化膜)112を形成し、層間絶縁膜(酸化膜)112にコンタクトホールC3を形成する。その後、該層間絶縁膜112上には第2層配線材料のパターニングにより配線層122を形成する。該配線層122は、上記配線層121a上に位置するよう配置されており、該層間絶縁膜112に形成されたコンタクトホールC3を介して配線層121aに接続されている。
次に、図2(b)に示すように、上記第2層配線層122および第1層配線層121bをマスクとして、層間絶縁膜111および112をエッチングする。
つまり、2層メタル形成後、層間酸化膜111および112をエッチングにてシリコン表面酸化膜まで除去する。その際、メタル層(配線層)とゲート電極は層間酸化膜とエッチング選択比が異なるため、残存し、またその下部の層間酸化膜もその影になって残存する。
次に、図2(c)に示すように、全面にアクリル樹脂を塗布して、平坦化膜の代わりに低誘電率膜120を形成する。
ここで、低誘電率膜は、層間酸化膜に比べ誘電率が低い、例えばアクリル系樹脂などを用いる。例えば、層間酸化膜誘電率が4に対して、アクリル系樹脂誘電率は2である。
これらの樹脂はカラーフィルタ下の平坦化膜ともなり得る。その後、カラーフィルタの形成を行う。
以下、本実施形態の作用効果について説明する。
一般に共通の信号電荷蓄積部108については、複数の転送トランジスタ102のドレインである高濃度注入層(N型半導体領域)108には1層メタルのみで結線配線し、本実施形態のように、低誘電率膜120を用いてメタル(配線層)間のカップリング容量を低減させることで、電荷電圧変換効率ηを向上させることができる。
例えば、電荷蓄積部108に付加されている容量CFDが、従来例では、転送トランジスタ102のドレイン側接合容量(=0.5fF)と、増幅トランジスタ132のゲート容量(=0.8fF)と、基板とのジャンクション容量(=0.6fF)と、配線間のカップリング容量(=2fF)との合計であるとしたとき、電荷電圧変換率ηはη=41uV/electronであるが、本実施形態では、メタル配線層のレイアウトにも依るが、配線間のカップリング容量が75%に低下したとすれば、電荷電圧変換率ηは、η=47uV/electronとなり、15%向上させることができる。
このように本実施形態1では、光電変換素子(フォトダイオード)101と、この光電変換素子の信号電荷を転送する転送トランジスタ102と、上記転送トランジスタの出力側が接続された信号電荷蓄積部108と、上記信号電荷蓄積部108に接続された単一配線層121bと、転送トランジスタのゲート104に接続された、配線層121aおよび配線層122からなる多層配線層とを有し、これらの単一配線層および多層配線層を絶縁する絶縁膜を、層間酸化膜と、上記層間酸化膜より低い誘電率膜とで構成したので、上記電荷蓄積部に寄生する浮遊容量成分、特に配線間のカップリング容量を減少させることができ、電荷電圧変換効率の向上により、高感度化が達成できる。
また、上記低誘電率層はアクリル系の樹脂で形成しているので、低誘電率膜の誘電率は上記配線層間に形成される上記層間酸化膜の誘電率の約半分となり、配線間のカップリング容量を減少させることができるとともに、この低誘電率膜を、カラーフィルタ形成前の平坦化膜を兼ねるものとすることができる。
(実施形態2)
図3は、この発明の実施形態2による増幅型固体撮像装置の一例として2次元増幅型固体撮像装置の構成を示す断面図である。
この実施形態2の固体撮像装置10aは、上記実施形態1の固体撮像装置10において、光電変換素子上には層間絶縁膜111および112を残すようにしたものである。
つまり、実施形態1では層間酸化膜のエッチングはシリコン表面の酸化膜103aまで行ったが、本実施形態2では、上記エッチングの際、光電変換素子(フォトダイオード)の配置領域をレジストで覆い、この領域には、層間酸化膜111および112を残すようにしている。なお、その他の構成は実施形態1のものと同一である。
このような構成の本実施形態2では、フォトダイオード領域がエッチングダメージを受けず、画質を損ねることは無いという効果が得られる。
つまり、層間絶縁膜のエッチングをフォトダイオード表面にまで行った場合、エッチング時のダメージにより、フォトダイオード表面で欠陥の発生によるリーク電流が増加し、画質を損ねる場合があるが、この実施形態2では、フォトダイオード領域には層間絶縁膜を残すようにしているので、上記層間酸化膜のエッチング等による除去時に上記光電変換素子にダメージを与えることはなく、結果的に欠陥を発生させず良好な画質を得ることができる。
(実施形態3)
図4は、この発明の実施形態3による増幅型固体撮像装置の一例としての2次元増幅型固体撮像装置の構成を示す断面図である。
この実施形態3の固体撮像装置10bは、上記実施形態1の固体撮像装置10において、配線間容量を低減する必要のあるメタル配線、即ち信号電荷蓄積部108に接続されるメタル配線層121bの回りのみ層間酸化膜111および112を除去するようにしたものである。
つまり、この実施形態3では、前記低誘電率膜120は、Pウエル100上の前記メタル配線層121b(第1の配線層)のみを覆うよう形成されており、該Pウエル100の、該第1の配線層121aの配置領域およびその周辺領域以外の領域は、該低誘電率膜より誘電率の高い層間絶縁膜111および112により覆われている。なお、その他の構成は実施形態1のものと同一である。
このような構成の本実施形態3では、低誘電率層をできるだけ平坦性を持たせて形成することができるという効果が得られる。
つまり、上記実施形態1および2とも、低誘電率膜を形成する前に、画素内では層間酸化膜(層間絶縁膜)111および112の残存部とその除去部とが混在しており、局所的な段差が大きいことから、低誘電率膜の形成時に十分な平坦化ができず、その後のカラーフィルタの形成時には、膜厚などの不均一性が問題となる場合がある。
これに対し、実施形態3では、配線間容量を低減する必要のあるメタル配線層、即ち信号電荷蓄積部108に接続されるメタル配線層の回りのみ、層間酸化膜111および112を除去し、その後低誘電率層を全面に形成するので、低誘電率層をできるだけ平坦性を持たせて形成することができる。
(実施形態4)
図5は、この発明の実施形態4による増幅型固体撮像装置の一例としての2次元増幅型固体撮像装置の構成を示す断面図である。また、図6は、この実施形態4の固体撮像装置の製造方法を工程順(図6(a)〜図6(c))に説明する図である。
この実施形態4の固体撮像装置10cは、実施形態1における層間絶縁膜111および112の、第1の配線層121bおよびその周辺領域に対応する部分のみ除去し、この除去した部分に上記低誘電率膜120を埋め込み、該低誘電率膜120および層間絶縁膜112の上に、カラーフィルタの下地層となる平坦化膜130を形成したものである。その他の構成は実施形態1の固体撮像装置と同様である。
次に本実施形態4の固体撮像装置の製造方法について説明する。
まず、図6(a)に示すように、図2(a)に示す工程と同様にして、半導体基板上にPウエル(第1導電型領域)100を形成した後、該Pウエル100に素子分離部103bを形成する。その後、該Pウエル100内に、上記電荷蓄積部を構成するN型拡散領域(第2導電型領域)108、フォトダイオードを構成するN型拡散領域101aおよびP型拡散層101bを形成する。さらに、上記転送トランジスタ102を構成する転送ゲート104を、ゲート酸化膜103aを介して形成し、第1層目の層間絶縁膜(酸化膜)111および第1層配線層121aおよび121bを形成する。その後、第1の層間絶縁膜111上に、これらの配線層121aおよび121bを覆うよう第2の層間絶縁膜(酸化膜)112を形成し、配線層122を形成する。
次に、上記配線層121bおよびその周辺領域を含む開口を有するエッチングマスク(図示せず)を形成し、このエッチングマスクを用いて該層間絶縁膜111および112を選択的にエッチングして、該配線層121bおよびその周辺領域を露出させる(図6(b))。
その後、全面に上記エッチングマスクと同様の開口を有するマスクを用いて、アクリル樹脂を塗布し、該アクリル樹脂を、該層間絶縁膜111および112を除去した部分に埋め込む(図6(c))。
最後に、上記層間絶縁膜112および低誘電率膜120に平坦化膜130を形成し(図6(d))、さらにカラーフィルタなどを形成する。
このような構成の実施形態4では、カラーフィルタの下地となる平坦化膜の平坦性がさらに向上し、カラーフィルタ形成時にその膜厚などが不均一になるのを回避できるという効果が得られる。
すなわち、実施形態3においても、低誘電率膜を形成する時点で、局所的な段差が画素部に残っているため、カラーフィルタの下地となる低誘電率膜の均一性は不十分である場合がある。
これに対し、本実施形態4では、図6に示されるように、まず、配線間容量を低減する必要のあるメタル配線層、即ち信号電荷蓄積部108に接続されるメタル配線層121bの周辺のみ、層間酸化膜111および112を除去した後、その部分のみ低誘電率層をマスクパターンを使って埋め込む。その後、従来例と同様にカラーフィルタの下地となる平坦化膜を形成する。
このようにすれば、平坦化膜形成前には、画素の段差が無くなり、不均一性の無い良好なカラーフィルタ形成が可能となる。
以上より明らかなように、この発明の増幅型固体撮像装置によれば、画素サイズを小型化できると共に、高画質の画像を得ることができる。
(実施形態5)
なお、上記実施形態1〜4では、特に説明しなかったが、上記実施形態1〜4の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。本発明の電子情報機器は、本発明の上記実施形態1〜4の固体撮像装置の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷(印字)して出力(プリントアウト)する画像出力手段とのうちの少なくともいずれかを有している。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、半導体装置、固体撮像装置およびその製造方法、並びに電子情報機器の分野において、第1および第2の配線層を絶縁する絶縁膜を、その一部に他の部分より誘電率の低い低誘電率膜を含む構造とすることによ、第1および第2の配線層間のカップリング容量を減少させることができ、この結果、画素サイズが小さく、しかも画像の高画質化を図った固体撮像装置などの半導体装置を得ることができものであり、小型、高性能イメージセンサの形成に極めて有用である。
図1はこの発明の実施形態1による2次元増幅型固体撮像装置の構成を示す断面図である。 図2は上記実施形態1の2次元増幅型固体撮像装置の製造方法を工程順(図2(a)〜図2(c))に説明する図である。 図3はこの発明の実施形態2による2次元増幅型固体撮像装置の構成を示す断面図である。 図4はこの発明の実施形態3による2次元増幅型固体撮像装置の構成を示す断面図である。 図5はこの発明の実施形態4による2次元増幅型固体撮像装置の構成を示す断面図である。 図6は、上記実施形態4の2次元増幅型固体撮像装置の製造方法を工程順(図6(a)〜図6(c))に説明する図である。 図7は、特許文献1に開示の2次元増幅型固体撮像装置を説明する図であり、その画素の回路構成を示している。 図8は、図7に示す従来の2次元増幅型固体撮像装置の画素部の断面構造を示す図である。 図9は、従来の別の2次元増幅型固体撮像装置を説明する断面図である。
符号の説明
10、10a、10b、10c 固体撮像装置
100 Pウエル
101 フォトダイオード
101a N型拡散領域
101b P型拡散領域
102 転送トランジスタ
103a ゲート酸化膜
103b 素子分離部
104 ゲート電極
108 信号電荷蓄積部
111、112 層間絶縁膜
121a、121b 第1の配線材料層
122 第2の配線材料層
120 低誘電率膜
131 リセットトランジスタ
132 増幅用トランジスタ
133 選択トランジスタ
134 定電流負荷
135 垂直信号線

Claims (20)

  1. 半導体基板上に形成された第1導電型領域と、該第1導電型領域内に形成された第2導電型領域とを備えた半導体装置であって、
    該第2導電型領域に接続された第1の配線層と、
    該第2導電型領域には接続されていない第2の配線層と、
    該第1の配線層と該第2の配線層とを絶縁する絶縁膜とを備え、
    該絶縁膜は、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成されている半導体装置。
  2. 前記第1導電型領域内に形成され、光電変換により信号電荷を生成する光電変換素子を備え、
    前記第2導電型領域は、該光電変換素子で生成された信号電荷を蓄積する第2導電型電荷蓄積領域となっている請求項1に記載の半導体装置。
  3. 前記光電変換素子を構成する第2導電型光電変換領域と、
    前記第1導電型領域の表面の、該第2導電型光電変換領域と前記第2導電型電荷蓄積領域との間の部分にゲート絶縁膜を介して配置されたゲート電極とを備え、
    前記第2の配線層は、該ゲート電極と接続されている請求項2に記載の半導体装置。
  4. 前記第1の配線層は、単層配線構造を有し、
    前記第2の配線層は、多層配線構造を有する請求項3に記載の半導体装置。
  5. 入射光の光電変換により信号電荷を生成する光電変換素子と、該光電変換素子で生成された信号電荷を蓄積する電荷蓄積部とを有する固体撮像装置であって、
    該電荷蓄積部に接続された第1の配線層と、
    該電荷蓄積部には接続されていない第2の配線層と、
    該第1の配線層と該第2の配線層とを絶縁する絶縁膜とを備え、
    該絶縁膜は、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成されている固体撮像装置。
  6. 前記光電変換素子で生成された信号電荷を、該光電変換素子から前記電荷蓄積部に転送する転送トランジスタを備え、
    前記第2の配線層は、該転送トランジスタのゲート電極に接続されている請求項5に記載の固体撮像装置。
  7. 前記第1の配線層は、単層配線構造を有し、
    前記第2の配線層は、多層配線構造を有する請求項6に記載の固体撮像装置。
  8. 前記低誘電率膜は、前記第1の配線層および前記第2の配線層を覆うよう形成されている請求項7に記載の固体撮像装置。
  9. 前記低誘電率膜は、アクリル系の樹脂で形成され、表面を平坦化する平坦化膜を兼ねている請求項8に記載の固体撮像装置。
  10. 前記絶縁膜は、前記光電変換素子上に形成された層間絶縁間と、該光電変換素子の配置領域以外の領域に前記第1の配線層を覆うよう形成された、該層間絶縁膜より誘電率の低い低誘電率膜とを有する請求項5に記載の固体撮像装置。
  11. 前記低誘電率膜は、半導体基板上に前記第1の配線層を覆うよう形成されており、
    前記絶縁膜は、該低誘電率膜に加えて、該半導体基板の、該第1の配線層の配置領域およびその周辺領域以外の領域を覆うよう形成された、該低誘電率膜より誘電率の高い層間絶縁膜を有する請求項5に記載の固体撮像装置。
  12. 前記低誘電率膜は、前記第1の配線層の周囲にのみ形成されている請求項11に記載の固体撮像装置。
  13. 前記低誘電率膜および前記層間絶縁膜の表面に形成された平坦化膜を有する請求項12に記載の固体撮像装置。
  14. 入射光の光電変換により信号電荷を生成する光電変換素子と、該光電変換素子で生成された信号電荷を蓄積する電荷蓄積部とを有する固体撮像装置を製造する方法であって、
    半導体基板の第1導電型領域に、該光電変換素子を構成する第2導電型光電変換領域、および該電荷蓄積部を構成する第2導電型電荷蓄積領域を形成する工程と、
    該半導体基板上に、該第2導電型電荷蓄積領域に接続された第1の配線層、および該第2導電型電荷蓄積領域に接続されていない第2の配線層を形成するとともに、該第1の配線層と該第2の配線層とを絶縁する絶縁膜を形成する工程とを含み、
    該絶縁膜は、その一部に他の部分より誘電率の低い低誘電率膜を含み、該低誘電率膜が該第1の配線層と該第2の配線層との間に位置するよう形成されている固体撮像装置の製造方法。
  15. 前記絶縁膜を形成する工程は、
    半導体基板上に第1の層間絶縁膜を形成し、該第1の層間絶縁膜上に、前記第1および第2の配線層を構成する第1の配線材料層を形成する工程と、
    該第1の配線材料層上に第2の層間絶縁膜を形成し、該第2の層間絶縁膜上に、該第2の配線層を構成する第2の配線材料層を形成する工程と、
    該第1および第2の配線層をマスクとして該第1および第2の層間絶縁膜をエッチングする工程と、
    全面に該層間絶縁膜より誘電率の低い低誘電率材料を塗布して前記低誘電率膜を形成する工程とを含む請求項14に記載の固体撮像装置の製造方法。
  16. 前記絶縁膜を形成する工程は、
    半導体基板上に第1の層間絶縁膜を形成し、該第1の層間絶縁膜上に前記第1および第2の配線層を構成する第1の配線材料層を形成する工程と、
    該第1の配線材料層上に第2の層間絶縁膜を形成し、該第2の層間絶縁膜上に該第2の配線層を構成する第2の配線材料層を形成する工程と、
    該第2の層間絶縁膜の表面の、前記第2導電型光電変換領域に対応する部分に耐エッチング層を形成する工程と、
    該第1、第2の配線層および該耐エッチング層をマスクとして該第1および第2の層間絶縁膜をエッチングする工程と、
    全面に該層間絶縁膜より誘電率の低い低誘電率材料を塗布して前記低誘電率膜を形成する工程とを含む請求項14に記載の固体撮像装置の製造方法。
  17. 前記絶縁膜を形成する工程は、
    半導体基板上に第1の層間絶縁膜を形成し、該第1の層間絶縁膜上に、前記第1および第2の配線層を構成する第1の配線材料層を形成する工程と、
    該第1の配線材料層上に第2の層間絶縁膜を形成し、該第2の層間絶縁膜上に、該第2の配線層を構成する第2の配線材料層を形成する工程と、
    該第2の層間絶縁膜上に、該第2の層間絶縁膜の表面の、該第1の配線層の配置領域およびその周辺部に対応する部分が露出する開口を有する耐エッチング層を形成する工程と、
    該第1、第2の配線層および該耐エッチング層をマスクとして該第1および第2の層間絶縁膜をエッチングする工程と、
    全面に該層間絶縁膜より誘電率の低い低誘電率材料を塗布して前記低誘電率膜を形成する工程とを含む請求項14に記載の固体撮像装置の製造方法。
  18. 前記低誘電率膜をマスクを用いて、第1および第2の層間絶縁膜をエッチングした部分に埋め込む工程と、
    カラーフィルタを形成する前に該低誘電率膜および該第2の層間絶縁膜上に、該カラーフィルタの下地層が平坦になるよう平坦化膜を形成する工程とを含む請求項17に記載の固体撮像装置の製造方法。
  19. 被写体の撮像を行う撮像部を備えた電子情報機器であって、
    該撮像部は、請求項5ないし請求項13のいずれかに記載の固体撮像装置を含む電子情報機器。
  20. 撮像部を備えた電子情報機器であって、
    該撮像部は、請求項14〜18のいずれかに記載の固体撮像装置の製造方法により得られた固体撮像装置を含む電子情報機器。
JP2008074436A 2008-03-21 2008-03-21 固体撮像装置、固体撮像装置の製造方法、および電子情報機器 Expired - Fee Related JP5253853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008074436A JP5253853B2 (ja) 2008-03-21 2008-03-21 固体撮像装置、固体撮像装置の製造方法、および電子情報機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008074436A JP5253853B2 (ja) 2008-03-21 2008-03-21 固体撮像装置、固体撮像装置の製造方法、および電子情報機器

Publications (2)

Publication Number Publication Date
JP2009231501A true JP2009231501A (ja) 2009-10-08
JP5253853B2 JP5253853B2 (ja) 2013-07-31

Family

ID=41246582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008074436A Expired - Fee Related JP5253853B2 (ja) 2008-03-21 2008-03-21 固体撮像装置、固体撮像装置の製造方法、および電子情報機器

Country Status (1)

Country Link
JP (1) JP5253853B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
WO2023037614A1 (ja) * 2021-09-07 2023-03-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302704A (ja) * 1993-04-15 1994-10-28 Toshiba Corp 半導体装置
JPH08172132A (ja) * 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
JP2000294761A (ja) * 1999-04-07 2000-10-20 Matsushita Electronics Industry Corp 固体撮像装置
JP2001111019A (ja) * 1999-08-04 2001-04-20 Sharp Corp 二次元画像検出器
JP2001111018A (ja) * 1999-10-14 2001-04-20 Sony Corp 固体撮像装置およびその製造方法
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2008172108A (ja) * 2007-01-12 2008-07-24 Nikon Corp 固体撮像素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302704A (ja) * 1993-04-15 1994-10-28 Toshiba Corp 半導体装置
JPH08172132A (ja) * 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
JP2000294761A (ja) * 1999-04-07 2000-10-20 Matsushita Electronics Industry Corp 固体撮像装置
JP2001111019A (ja) * 1999-08-04 2001-04-20 Sharp Corp 二次元画像検出器
JP2001111018A (ja) * 1999-10-14 2001-04-20 Sony Corp 固体撮像装置およびその製造方法
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2008172108A (ja) * 2007-01-12 2008-07-24 Nikon Corp 固体撮像素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396116B2 (en) 2015-03-31 2019-08-27 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
US10797097B2 (en) 2015-03-31 2020-10-06 Sony Semiconductor Solutions Corporation Solid-state image-capturing element and electronic device
WO2023037614A1 (ja) * 2021-09-07 2023-03-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
JP5253853B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5489705B2 (ja) 固体撮像装置および撮像システム
US9093350B2 (en) Member for solid-state image pickup device and method for manufacturing solid-state image pickup device having first and second wiring structures with a concave portion between first and second substrates
US9166090B2 (en) Solid-state image pickup device
JP4935354B2 (ja) Cmos撮像素子
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5305622B2 (ja) 光電変換装置の製造方法
US11646342B2 (en) Imaging device and electronic device
JP5621266B2 (ja) 固体撮像装置とその製造方法、並びに電子機器
US9171799B2 (en) Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor
WO2012117670A1 (ja) 固体撮像装置
JP5215963B2 (ja) 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
US8390043B2 (en) Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2009176777A (ja) 固体撮像装置とその製造方法、及びカメラ
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
KR20100002184A (ko) 고체 촬상 장치 및 전자 기기
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP2010232284A (ja) 固体撮像装置、および、その製造方法、電子機器
US20100066882A1 (en) Solid-state image capturing element and electronic information device
US10720463B2 (en) Backside illuminated image sensor with three-dimensional transistor structure and forming method thereof
JP5627202B2 (ja) 固体撮像装置及びその製造方法
JP2008172108A (ja) 固体撮像素子
JP5253853B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子情報機器
JP2012023319A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2008227357A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees