JP2001109660A

JP2001109660A - マイクロコントローラ

Info

Publication number: JP2001109660A
Application number: JP28993599A
Authority: JP
Inventors: Satoshi Matsui; 聡松井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-10-12
Filing date: 1999-10-12
Publication date: 2001-04-20

Abstract

(57)【要約】【課題】本発明は、ＣＰＵから命令バスに接続された
命令キャッシュ等にデータを書きこむ時間を短縮できる
マイクロコントローラを提供することを目的とする。【解決手段】命令用のバスと、データ用のバスを有す
るマイクロコントローラにおいて、前記命令用のバス
と、前記データ用のバスを入れ替える手段を有するよう
に構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコントロー
ラに関し、特に、マイクロコントローラのバス構成及
び、バス上のモジュールやメモリの試験方法に関する。

【０００２】

【従来の技術】図１は、従来技術の命令用とデータ用の
バスが分離されているハーバードアーキテクチャのバス
形式のバス構成を有するマイクロコントローラ１００の
例を示す。マイクロコントローラ１００は主にＣＰＵ１
０１、命令バス１０２、データバス１０３、命令キャッ
シュ１０４、データＲＡＭ（ランダムアクセスメモリ）
１０５、バスインターフェース回路１０６、外部メモリ
１０７より構成される。ＣＰＵ１０１は、命令バスに命
令供給するためのプログラムの格納アドレスを発生する
プログラムカウンタ１０９等や、データバスにデータを
供給するデータレジスタ１１０等や、命令バスを駆動す
るためのバッファ１１１、データバスを駆動するための
バッファ１１２を有する。ＣＰＵ１０１が、外部メモリ
１０７より命令を取り出すときには、プログラムカウン
タ１０９より、プログラムの格納アドレスが発生され、
バッファ１１１とバスインターフェース回路１０６を介
して外部メモリ１０７にアドレスが送られ、外部メモリ
１０７に記憶された命令が、ＣＰＵ１０１に送られる。
この様に、ＣＰＵ１０１からみると、命令バス１０２は
プログラムの読み込みを行うためにのみ使用され、書き
こみは不用であるため、ＣＰＵ１０１から命令バス１０
２に接続されている命令キャッシュ１０４等にデータを
書きこむ機能を持たなかった。しかし、命令キャッシュ
１０４を、データＲＡＭとして使用したい場合があり、
又、マイクロコントローラ１００の試験を行うために、
ＣＰＵ１０１から命令キャッシュ１０４等にデータを書
きこむ必要がある。

【０００３】図２は、図１に示す従来技術のバス構成を
有するマイクロコントローラ１００の命令キャッシュ１
０４にデータを書きこむ場合のタイミングの例を示す。
先ず（１）の期間に、ＣＰＵ１０１から命令バス１０２
に接続された例えば命令キャッシュ１０４への書きこみ
要求が、データレジスタ１１０を介してデータバス１０
３に出力される。即ち、データバスのアドレス線に命令
キャッシュ１０４を示すアドレスと、データバスのＲ／
Ｗ（リード／ライト）線に書き込みを示すＷＲ信号が出
力され、（２）の期間に、書き込むべきデータがデータ
バスのデータ線に出力される。（２）の期間では更に、
バスインターフェース回路１０６がデータバスのアドレ
ス線をデコードし、命令バスに対してのアクセスである
ことを検出すると、ＣＰＵ１０１に対して、バスホール
ド要求（ＨＲＥＱ）を出力する。ＣＰＵ１０１は、バス
ホールド要求（ＨＲＥＱ）に対して、命令バス１０２の
ホールドが完了すると、（４）の期間でバスホールド確
認（ＨＡＣＫ）を出力する。バスインターフェース回路
１０６は、バスホールド確認（ＨＡＣＫ）を受け、命令
バス１０２がホールドされていることを確認し、（５）
の期間で命令バス１０２のアドレス線に命令キャッシュ
１０４を示すアドレスと、命令バスのＲ／Ｗ（リード／
ライト）線に書き込みを示すＷＲ信号が出力され、
（６）の期間に、書き込むべきデータが命令バスのデー
タ線に出力される。以上のように、命令バス１０２に接
続された命令キャッシュ１０４に、ＣＰＵ１０１からデ
ータが書きこまれる。

【０００４】

【発明が解決しようとする課題】このように、上記従来
技術には、マイクロコントローラの試験を行うときに、
ＣＰＵから、命令バスに接続された命令キャッシュ等に
データを書きこむには非常に時間がかかり、試験時間が
非常に長くなるという問題があった。そこで、本発明
は、ＣＰＵから命令バスに接続された命令キャッシュ等
にデータを書きこむ時間を短縮できるマイクロコントロ
ーラを提供することを目的とする。

【０００５】

【課題を解決するための手段】上記課題は、次のように
達成される。請求項１は、命令用のバスと、データ用の
バスを有するマイクロコントローラにおいて、前記命令
用のバスと、前記データ用のバスを入れ替える手段を有
することを特徴とする。

【０００６】請求項１により、ＣＰＵから命令バスに接
続された命令キャッシュ等にデータを書きこむ時間を短
縮できる。請求項２は、命令用のバスと、データ用のバ
スを有するＣＰＵを有するマイクロコントローラにおい
て、前記命令用のバスと、前記データ用のバスを入れ替
える手段を有することを特徴とする。

【０００７】請求項２により、ＣＰＵから命令バスに接
続された命令キャッシュ等にデータを書きこむ時間を短
縮できる。請求項３は、命令用のバスと、データ用のバ
スを有するＣＰＵと、前記命令用のバスと、前記データ
用のバスが接続されたバスインターフェース装置を有す
るマイクロコントローラにおいて、前記ＣＰＵは、前記
命令用のバスと、前記データ用のバスを入れ替える手段
を有することを特徴とする。

【０００８】請求項３により、ＣＰＵから命令バスに接
続された命令キャッシュ等にデータを書きこむ時間を短
縮できる。請求項４は、命令用のバスと、データ用のバ
スを有するＣＰＵと、前記命令用のバスと、前記データ
用のバスが接続されたバスインターフェース装置を有す
るマイクロコントローラにおいて、前記バスインターフ
ェース装置は、前記命令用のバスと、前記データ用のバ
スを入れ替える手段を有することを特徴とする。

【０００９】請求項４により、ＣＰＵから命令バスに接
続された命令キャッシュ等にデータを書きこむ時間を短
縮できる。請求項５は、命令用のバスと、データ用のバ
スを有するＣＰＵを有するマイクロコントローラにおい
て、前記命令用のバスと、前記データ用のバスの両方に
前記ＣＰＵより命令を供給する手段を有することを特徴
とする。

【００１０】請求項５により、命令用のバスとデータ用
のバスの各々に命令を出力することができる。請求項６
は、請求項５記載のマイクロコントローラにおいて、前
記命令を供給する手段は、前記マイクロコントローラの
試験を行うときに、前記命令用のバスと、前記データ用
のバスの両方に前記ＣＰＵより命令を供給することを特
徴とする。

【００１１】請求項６により、特にマイクロコントロー
ラの試験時に、命令用のバスとデータ用のバスの各々に
命令を出力することができる。請求項７は、命令用のバ
スと、データ用のバスを有するＣＰＵを有するマイクロ
コントローラにおいて、前記命令用のバスと、前記デー
タ用のバスの両方に前記ＣＰＵよりデータを供給する手
段を有することを特徴とする。り命令を供給する手段を
有することを特徴とする。

【００１２】請求項７により、命令用のバスとデータ用
のバスの各々にデータを出力することができる。請求項
８は、請求項７記載のマイクロコントローラにおいて、
前記データを供給する手段は、前記マイクロコントロー
ラの試験を行うときに、前記命令用のバスと、前記デー
タ用のバスの両方に前記ＣＰＵよりデータを供給するこ
とを特徴とする。

【００１３】請求項８により、特にマイクロコントロー
ラの試験時に、命令用のバスとデータ用のバスの各々に
データを出力することができる。

【００１４】

【発明の実施の形態】次に、本発明の実施例について説
明する。図３は、本発明の第１実施例を示す。図１と同
一番号の構成要素は同一の構成要素を示すものとする。
また、本実施例では、マイクロコントローラ１００を例
えば１つの半導体集積回路によって構成しても良い。本
実施例で、図１に示す構成と異なる点は、ＣＰＵ１０１
に、セレクタ１１３と、セレクタを切りかえるためのレ
ジスタ１１４を設けた点である。セレクタ１１３は、一
方の入力にプログラムカウンタ１０９の出力が接続さ
れ、他方の入力にデータレジスタ１１０の出力が接続さ
れる。また、一方の出力はバッファ１１１が接続され、
他方の出力にはバッファ１１２が接続される。更に、セ
レクタ１１３の切り換え制御端子Ｘには、レジスタ１１
４の出力が接続される。レジスタ１１４はＣＰＵ１０１
の内部レジスタのうちの１つであり、ＣＰＵ１０１によ
り、”０”または”１”の値を書きこむことができる。
セレクタ１１３は、レジスタ１１４が例えば”０”に設
定されているときは、プログラムカウンタ１０９の出力
をバッファ１１１に接続し、レジスタ１１４が例えば”
１”に設定されているときは、データレジスタ１１０の
出力をバッファ１１１に接続する。これにより、レジス
タ１１４が”１”に設定されているときは、データレジ
スタ１１０が命令バス１０２に接続される。

【００１５】図４は図３に示す本発明の第１実施例の
マイクロコントローラ１００の命令キャッシュ１０４に
ＣＰＵ１０１より、データを書きこむ場合のタイミング
の例を示す図である。本図は、特に、図３に示すレジス
タ１１４が、ＣＰＵ１０１によって、”１”に設定され
ている場合の動作を示す。先ず（１）の期間に、ＣＰＵ
１０１から、命令バス１０２に接続された例えば命令キ
ャッシュ１０４への書きこみ要求が、データレジスタ１
１０を介してセレクタ１１３に出力される。レジスタ１
１４が、ＣＰＵ１０１によって、”１”に設定されてい
るので、セレクタ１１３はデータレジスタ１１０の出力
を、バッファ１１１に接続する。データレジスタ１１０
の出力は、バッファ１１１を介して命令バス１０２に接
続されるので、（１）の期間に命令バス１０２のアドレ
ス線に命令キャッシュ１０４を示すアドレスが出力され
また、命令バスのＲ／Ｗ（リード／ライト）線に書き込
みを示すＷＲ信号が出力される。更に、（２）の期間
に、書き込むべきデータが命令バスのデータ線に出力さ
れる。一方、バスインターフェース回路１０６は、命令
バス１０２を介して、命令バスに接続された命令キャッ
シュ１０４等に対する書きこみ命令が送られてくるの
で、この命令を無視する。しかし、命令キャッシュ１０
４からみると、命令バスには、図２に示したデータを書
き込みタイミングの例と全く同じ信号が与えられるの
で、命令バス１０２に接続された命令キャッシュ１０４
には、ＣＰＵ１０１からデータが書き込まれる。この様
に、従来技術と比べて、本発明により、非常に短い時間
で、命令バス１０２に接続された命令キャッシュ１０４
に、ＣＰＵ１０１からデータを書き込むことができる。

【００１６】図５は本発明の第２実施例を示す。本実施
例において、図３に示す第１実施例と異なる点は、１つ
の半導体集積回路で構成されたマイクロコントローラ１
００から、外部メモリ１０７をマイクロコントローラ１
００の外部に接続したことである。本実施例の構成によ
り、マイクロコントローラ１００に大きな容量の外部メ
モリを接続して使用することができる。

【００１７】図６は本発明の第３実施例を示す。図６
は、セレクタ１１３をＣＰＵ１０１の外部で構成した実
施例を示す。セレクタ１１３は、バッファ１１１、１１
２、命令バス１０２、データバス１０３及び、レジスタ
１１４に接続される。セレクタ１１３は、レジスタ１１
４が例えば”０”に設定されているときは、プログラム
カウンタ１０９の出力が接続されているバッファ１１１
を命令バス１０２接続し、レジスタ１１４が例えば”
１”に設定されているときは、データレジスタ１１０の
出力が接続されているバッファ１１２の出力を命令バス
１０２に接続する。これにより、データレジスタ１１０
の出力がが命令バス１０２に接続される。本実施例で
は、ＣＰＵ１０１の外部において、バッファ１１１の出
力である命令バスとバッファ１１２の出力であるデータ
バスとをセレクタ１１３により切りかえる構成としてい
るので、ＣＰＵ１０１の構成を修正する必要が無い。

【００１８】図７は、本発明の第４実施例を示す図であ
る。本実施例は、マイクロコントローラ１００の外部よ
りセレクタ１１３を制御することができる実施例であ
る。本実施例と、図３に示す実施例の違いは、マイクロ
コントローラ１００にモードデータ入力端子１２１，１
２２，１２３及び、モードデータのデコーダ１２０を付
加した点である。モードデータ入力端子１２１，１２
２，１２３に入力されたモードデータに従って、デコー
ダ１２０がデコードを行い、所定のモードデータが入力
されたときに、デコーダ１２０は、セレクタを切りかえ
るモードデコード信号を出力する。所定のモードデータ
に対応したモードデコード信号によって、セレクタ１１
３はデータレジスタ１１０の出力をバッファ１１１に接
続することができる。

【００１９】また、デコーダ１２０は、モードデータを
所定の値に設定した後、マイクロコントローラ１００に
リセットを行う、或は、電源の再投入を行う等の方法
で、モードデータを取りこむことも可能である。、図８
は本発明のセレクタ１１３の実施例を示す図である。セ
レクタ１１３はスイッチ２００とスイッチ２０１を有す
る。プログラムカウンタ１０９の出力は、スイッチ２０
０の入力Ａ１及び、スイッチ２０１の入力Ｂ２に接続さ
れている。又、データレジスタ１１０の出力は、スイッ
チ２００の入力Ｂ１及び、スイッチ２０１の入力Ａ２に
接続されている。更に、レジスタ１１４の出力は、セレ
クタ１１３の切り換え制御端子Ｘを介してスイッチ２０
０のＣ１入力及び、スイッチ２０１のＣ２入力に接続さ
れている。レジスタ１１４の出力が”０”の場合には、
スイッチ２００のＣ１入力及び、スイッチ２０１のＣ２
入力に”０”が入力される。スイッチ２００のＣ１入力
が”０”のときには、スイッチ２００は入力Ａ１が選択
され、スイッチ２００の出力からプログラムカウンタ１
０９の出力が命令バスに出力される。同様に、スイッチ
２０１のＣ２入力が”０”のときには、スイッチ２０１
は入力Ａ２が選択され、スイッチ２０１の出力からデー
タレジスタ１１０の出力がデータバスに出力される。

【００２０】一方、レジスタ１１４の出力が”１”の場
合には、スイッチ２００のＣ１入力及び、スイッチ２０
１のＣ２入力に”１”が入力される。スイッチ２００の
Ｃ１入力が”１”のときには、スイッチ２００は入力Ｂ
１が選択され、スイッチ２００の出力からデータレジス
タ１１０の出力が命令バスに出力される。同様に、スイ
ッチ２０１のＣ２入力が”１”のときには、スイッチ２
０１は入力Ｂ２が選択され、スイッチ２０１の出力から
プログラムカウンタ１０９の出力がデータバスに出力さ
れる。以上説明した様に、レジスタ１１４の出力応じ
て、命令バスと、データバスを入れ替えることができ
る。

【００２１】図９は本発明のセレクタ１１３の他の実施
例を示す図である。セレクタ１１３はスイッチ２００を
有する。プログラムカウンタ１０９の出力は、スイッチ
２００の入力Ａ１に接続され又、データレジスタ１１０
の出力は、スイッチ２００の入力Ｂ１に接続されてい
る。更に、レジスタ１１４の出力は、セレクタ１１３の
切り換え制御端子Ｘを介してスイッチ２００のＣ１入力
に接続されている。レジスタ１１４の出力が”０”の場
合には、スイッチ２００のＣ１入力に”０”が入力され
る。スイッチ２００のＣ１入力が”０”のときには、ス
イッチ２００は入力Ａ１が選択され、スイッチ２００の
出力からプログラムカウンタ１０９の出力が命令バスに
出力される。

【００２２】一方、レジスタ１１４の出力が”１”の場
合には、スイッチ２００のＣ１入力に”１”が入力され
る。スイッチ２００のＣ１入力が”１”のときには、ス
イッチ２００は入力Ｂ１が選択され、スイッチ２００の
出力からデータレジスタ１１０の出力が命令バスに出力
される。以上説明したように、命令バスのみを切り変え
ることができる。

【００２３】図１０は本発明のセレクタ１１３の別の実
施例を示す図である。セレクタ１１３はスイッチ２０１
を有する。プログラムカウンタ１０９の出力は、スイッ
チ２０１の入力Ｂ２に接続され又、データレジスタ１１
０の出力は、スイッチ２０１の入力Ａ２に接続されてい
る。更に、レジスタ１１４の出力は、セレクタ１１３の
切り換え制御端子Ｘを介してスイッチ２０１のＣ２入力
に接続されている。レジスタ１１４の出力が”０”の場
合には、スイッチ２０１のＣ２入力に”０”が入力され
る。スイッチ２０１のＣ２入力が”０”のときには、ス
イッチ２０１は入力Ａ２が選択され、スイッチ２０１の
出力からプログラムカウンタ１０９の出力がデータバス
に出力される。

【００２４】一方、レジスタ１１４の出力が”１”の場
合には、スイッチ２０１の入力Ｃ２に”１”が入力され
る。スイッチ２０１のＣ２入力が”１”のときには、ス
イッチ２０１は入力Ｂ２が選択され、スイッチ２０１の
出力からプログラムカウンタ１０９の出力がデータバス
に出力される。以上説明したように、データバスのみを
切り変えることができる。

【００２５】また、レジスタ１１４の出力が接続される
セレクタ１１３の切り換え端子Ｘに図７に示すデコーダ
１２０のモードデコード信号を接続する構成により、モ
ードデータに応じてセレクタ１１３の切り換えを制御で
きる。また、モードデータがマイクロコントローラ１０
０の試験状態を示すモードの場合には、マイクロコント
ローラ１００の試験を行う場合に、セレクタ１１３を上
述のように切り替えて、命令バスとデータバスを入れ替
えること等を行うことができる。

【００２６】図１１は、本発明のセレクタ１１３の別の
実施例を示す図である。セレクタ１１３はスイッチ２０
０とスイッチ２０１及び、インバータ３２０を有する。
スイッチ２００は、ＡＮＤゲート３０１及び、３０２、
ＮＯＲゲート３０３、インバータ３０４を有する。スイ
ッチ２０１は、ＡＮＤゲート３１１及び、３１２、ＮＯ
Ｒゲート３１３、インバータ３１４を有する。プログラ
ムカウンタ１０９の出力は、スイッチ２００のＡＮＤゲ
ート３０１の入力Ａ１及び、スイッチ２０１のＡＮＤゲ
ート３１２の入力Ｂ２に接続されている。又、データレ
ジスタ１１０の出力は、スイッチ２００のＡＮＤゲート
３０２の入力Ｂ１及び、スイッチ２０１のＡＮＤゲート
３１１の入力Ａ２に接続されている。更に、レジスタ１
１４の出力は、セレクタ１１３の切り換え制御端子Ｘを
介してスイッチ２００のＡＮＤゲート３０２のＣＢ１入
力及び、スイッチ２０１のＡＮＤゲート３１２のＣＢ２
入力及び、インバータ３２０の入力に接続されている。
インバータ３２０の出力は、スイッチ２００のＡＮＤゲ
ート３０１のＣＡ１入力及び、スイッチ２０１のＡＮＤ
ゲート３１１のＣＡ２入力に接続されている。レジスタ
１１４の出力が”０”の場合には、インバータ３２０を
介して、スイッチ２００のＡＮＤゲート３０１のＣＡ１
入力及び、スイッチ２０１のＡＮＤゲート３１１のＣＡ
２入力に”１”が入力される。スイッチ２００のＡＮＤ
ゲート３０１のＣＡ１入力が”１”のときには、スイッ
チ２００は入力Ａ１が選択され、スイッチ２００の出力
からプログラムカウンタ１０９の出力が命令バスに出力
される。同様に、スイッチ２０１のＡＮＤゲート３１１
のＣＡ２入力が”１”のときには、スイッチ２０１は入
力Ａ２が選択され、スイッチ２０１の出力からデータレ
ジスタ１１０の出力がデータバスに出力される。

【００２７】一方、レジスタ１１４の出力が”１”の場
合には、スイッチ２００のＡＮＤゲート３０２のＣＢ１
入力及び、スイッチ２０１のＡＮＤゲート３１２のＣＢ
２入力に”１”が入力される。スイッチ２００のＡＮＤ
ゲート３０２のＣＢ１入力が”１”のときには、スイッ
チ２００は入力Ｂ１が選択され、スイッチ２００の出力
からデータレジスタ１１０の出力が命令バスに出力され
る。同様に、スイッチ２０１のＡＮＤゲート３１２のＣ
Ｂ２入力が”１”のときには、スイッチ２０１は入力Ｂ
２が選択され、スイッチ２０１の出力からプログラムカ
ウンタ１０９の出力がデータバスに出力される。以上説
明した様に、レジスタ１１４の出力に応じて、命令バス
と、データバスを入れ替えることができる。

【００２８】また、本マイクロコントローラを情報処理
装置に搭載することにより、マイクロコントローラのＣ
ＰＵから命令バスに接続された命令キャッシュ等にデー
タを書きこむ時間を短縮できる情報処理装置を提供でき
る。

【００２９】

【発明の効果】本発明によれば、ＣＰＵから命令バスに
接続された命令キャッシュ等にデータを書きこむ時間を
短縮できるマイクロコントローラを提供することができ
る。

【図面の簡単な説明】

【図１】従来技術の命令用とデータ用のバスが分離され
ているハーバードアーキテクチャのバス形式のバス構成
を有するマイクロコントローラの例を示す図である。

【図２】図１に示す従来技術のバス構成を有するマイク
ロコントローラの命令キャッシュにデータを書きこむ場
合のタイミングの例を示す図である。

【図３】本発明の第１実施例を示す図である。

【図４】図３に示す本発明の第１実施例のマイクロコン
トローラの命令キャッシュにデータを書きこむ場合のタ
イミングの例を示す図である。

【図５】本発明の第２実施例を示す図である。

【図６】本発明の第３実施例を示す図である。

【図７】本発明の第４実施例を示す図である。

【図８】本発明のセレクタ１１３の実施例を示す図であ
る。

【図９】本発明のセレクタ１１３の他の実施例を示す図
である。

【図１０】本発明のセレクタ１１３の別の実施例を示す
図である。

【図１１】本発明のセレクタ１１３の別の実施例を示す
図である。

【符号の説明】

１００マイクロコントローラ１０１ＣＰＵ１０２命令バス１０３データバス１０４命令キャッシュ１０５データＲＡＭ１０６バスインターフェース回路１０７外部メモリ１０９プログラムカウンタ１１０データレジスタ１１１、１１２バッファ１１３セレクタ１１４レジスタ１２０デコーダ１２１，１２２，１２３モードデータ２００、２０１スイッチ

Claims

【特許請求の範囲】

【請求項１】命令用のバスと、データ用のバスを有す
るマイクロコントローラにおいて、前記命令用のバスと、前記データ用のバスを入れ替える
手段を有することを特徴とするマイクロコントローラ。
【請求項２】命令用のバスと、データ用のバスを有す
るＣＰＵを有するマイクロコントローラにおいて、前記命令用のバスと、前記データ用のバスを入れ替える
手段を有することを特徴とするマイクロコントローラ。
【請求項３】命令用のバスと、データ用のバスを有す
るＣＰＵと、前記命令用のバスと、前記データ用のバス
が接続されたバスインターフェース装置を有するマイク
ロコントローラにおいて、前記ＣＰＵは、前記命令用のバスと、前記データ用のバ
スを入れ替える手段を有することを特徴とするマイクロ
コントローラ。
【請求項４】命令用のバスと、データ用のバスを有す
るＣＰＵと、前記命令用のバスと、前記データ用のバス
が接続されたバスインターフェース装置を有するマイク
ロコントローラにおいて、前記バスインターフェース装置は、前記命令用のバス
と、前記データ用のバスを入れ替える手段を有すること
を特徴とするマイクロコントローラ。
【請求項５】命令用のバスと、データ用のバスを有す
るＣＰＵを有するマイクロコントローラにおいて、前記命令用のバスと、前記データ用のバスの両方に前記
ＣＰＵより命令を供給する手段を有することを特徴とす
るマイクロコントローラ。
【請求項６】前記命令を供給する手段は、前記マイク
ロコントローラの試験を行うときに、前記命令用のバス
と、前記データ用のバスの両方に前記ＣＰＵより命令を
供給することを特徴とする請求項５記載のマイクロコン
トローラ。
【請求項７】命令用のバスと、データ用のバスを有す
るＣＰＵを有するマイクロコントローラにおいて、前記命令用のバスと、前記データ用のバスの両方に前記
ＣＰＵよりデータを供給する手段を有することを特徴と
するマイクロコントローラ。
【請求項８】前記データを供給する手段は、前記マイ
クロコントローラの試験を行うときに、前記命令用のバ
スと、前記データ用のバスの両方に前記ＣＰＵよりデー
タを供給することを特徴とする請求項７記載のマイクロ
コントローラ。