JP2001100248A - 電気光学装置、その製造方法及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な工程で画素電極の平坦性を確保し、配
向不良に起因する光抜けをなくすことができる技術の提
供。 【解決手段】 半導体層１ａ等の下方のＴＦＴアレイ基
板１０上に下地絶縁膜１２上に溝２６を設けることで、
画素電極９ａの表面に表れる凸部をなくし、更に溝２６
によって生じる画素電極９ａ表面上の凹部９ｃを半導体
層１ａの上に形成された第３遮光膜２４によって遮光す
るように構成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置、その製造方法及び電子機
器の技術分野に属し、特に半導体膜への反射光を遮光す
るための遮光膜を備えた電気光学装置及びその製造方法
の技術分野に属する。また本発明の技術分野はこのよう
な電気光学装置を備えたライトバルブを有する電子機器
に関する。

【０００２】

【従来の技術】従来、ＴＦＴ駆動によるアクティブマト
リクス駆動方式の電気光学装置においては、縦横に夫々
配列された多数の走査線及びデータ線並びにこれらの各
交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設
けられている。各ＴＦＴは、走査線にゲート電極が接続
され、データ線に半導体層のソース領域が接続され、画
素電極に半導体層のドレイン領域が接続されている。

【０００３】ここで、ＴＦＴアレイ基板を平面的にみる
と、画素電極はマトリクス状に形成され、隣接する画素
電極間の隙間に走査線、データ線及びＴＦＴが形成され
る。

【０００４】ところで、画素電極間の隙間に走査線、デ
ータ線及びＴＦＴが形成されると、これらの位置に対応
したＴＦＴアレイ基板の表面に凸部が生じる。このよう
な凸部は画素電極の縁部にも影響を及ぼし、画素電極の
縁部が凸部の一部となることがある。そして、このよう
に画素電極に凸部が生じると、ＴＦＴアレイ基板表面に
形成された配向膜をラビング処理する際に、かかる部分
のラビング処理が不十分となり、液晶配向不良に起因す
る光抜けを生じる、という課題がある。

【０００５】

【発明が解決しようとする課題】そこで、例えば画素電
極と走査線やデータ線、ＴＦＴとの間に形成される層間
絶縁膜を、ＣＭＰ（Chemical Mechanical Polishing）
処理、スピンコート処理、リフロー法等により行った
り、有機ＳＯＧ（Spin On Glass)、無機ＳＯＧ、ポリイ
ミド膜等を利用して平坦化することで、ＴＦＴアレイ基
板の表面を平坦化することが考えられるが、このような
平坦化処理は、結果的にＴＦＴアレイ基板全面に亘って
平坦性の制御が要求されるため、高精度で手間のかかる
工程となる、という問題がある。

【０００６】本発明は上述の問題点に鑑みなされたもの
であり、簡単な工程で画素電極の平坦性を確保し、配向
不良に起因する光抜けをなくすことができる電気光学装
置、その製造方法及び電子機器を提供することを課題と
する。

【０００７】

【課題を解決するための手段】かかる課題を解決するた
め、本発明の電気光学装置は、基板と、前記基板上にマ
トリクス状に形成された複数の薄膜トランジスと、前記
薄膜トランジスタの上方を覆うように形成された遮光膜
と、前記薄膜トランジスタと接続された複数の走査線
と、前記薄膜トランジスタ上に形成された第１層間絶縁
膜と、前記第１層間絶縁膜上に形成され前記薄膜トラン
ジスタに接続された複数のデータ線と、前記データ線上
に形成された第２層間絶縁膜と、前記第２層間絶縁膜上
にマトリクス状に形成され前記薄膜トランジスタと接続
された複数の画素電極とを具備し、前記薄膜トランジス
タ及び前記遮光膜を前記基板に設けられた溝上に配置す
ると共に、前記溝に対応した前記画素電極表面の凹部が
前記遮光膜により遮光される位置となるように前記第１
層間絶縁膜の厚さと前記第２層間絶縁膜の厚さの少なく
とも一方を設定したことを特徴とする。

【０００８】本発明のこのような構成によれば、薄膜ト
ランジスタを基板に設けられた溝上に配置することで、
基板（画素電極）の表面に表れる凸部をなくすことがで
きる。ただし、かかる溝を形成することにより、溝と薄
膜トランジスタとの間に隙間ができ、その隙間に対応し
て画素電極表面には凹部が表れるが、薄膜トランジスタ
を覆うように遮光膜を形成する一方で、第１層間絶縁膜
の厚さと第２層間絶縁膜の厚さの少なくとも一方を制御
することで、溝に対応した画素電極表面の凹部が遮光膜
により遮光される位置となるようにしている。よって、
本発明によれば、簡単な工程で画素電極の平坦性を確保
し、配向不良に起因する光抜けをなくすことができる。

【０００９】本発明の電気光学装置の一の態様によれ
ば、前記溝の深さは、前記薄膜トランジスタの厚さと前
記遮光膜の厚さと前記データ線の厚さ以上であることを
特徴とする。また、本発明の電気光学装置の一の態様に
よれば、前記溝の深さは、３００ｎｍ〜１５００ｎｍで
あることを特徴とする。

【００１０】このような構成よれば、基板（画素電極）
の表面に表れる凸部をなくし、平坦化することができ
る。

【００１１】本発明の電気光学装置の一の態様によれ
ば、前記第１層間絶縁膜の厚さは、３００ｎｍ以上であ
ることを特徴とする。また、本発明の電気光学装置の一
の態様によれば、前記第１層間絶縁膜の厚さと前記第２
層間絶縁膜の厚さとの合計の厚さは、６００ｎｍ以上で
あることを特徴とする。

【００１２】このような構成によれば、溝に対応した画
素電極表面の凹部が遮光膜により遮光され、配向不良に
起因する光抜けをなくすことができる。

【００１３】本発明の電気光学装置の一の態様によれ
ば、前記第１層間絶縁膜は、ＮＳＧ（ノンドープトシリ
ケートガラス）からなることを特徴とする。

【００１４】このような構成によれば、第１層間絶縁膜
を応力に対してマージンのあるＮＳＧ（ノンドープトシ
リケートガラス）等で構成することにより、第２層間絶
縁膜をＢＰＳＧ（ボロンリンシリケートガラス）等の応
力の強い材料で構成することができる。従って、本発明
の電気光学装置の一の態様によれば、前記第２層間絶縁
膜は、ＢＰＳＧ（ボロンリンシリケートガラス）からな
ることを特徴とする。

【００１５】本発明の電気光学装置の一の態様によれ
ば、前記遮光膜は、Ｔｉ（チタン）、Ｃｒ（クロム）、
Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブ
デン）及びＰｂ（鉛）からなる群の中から選択された少
なくとも１種を含むことを特徴とする。

【００１６】このような構成によれば、高い遮光性を得
ることができ、配向不良に起因する光抜けをなくすこと
ができる。

【００１７】本発明の電気光学装置の製造方法は、複数
の走査線と、複数のデータ線と、前記各走査線とデータ
線に接続された薄膜トランジスタと、前記薄膜トランジ
スタに接続された画素電極とを基板上に有する電気光学
装置の製造方法であって、前記基板上に溝を形成する工
程と、前記溝上に前記薄膜トランジスタを形成すると共
に、これを覆うように遮光膜を形成する工程と、前記走
査線を形成する工程と、前記薄膜トランジスタ上に第１
層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に
データ線を形成する工程と、前記第１層間絶縁膜上に第
２層間絶縁膜を形成する工程と、前記第２層間絶縁膜上
に前記画素電極を形成する工程とを含み、前記第１層間
絶縁膜の厚さと前記第２層間絶縁膜の厚さの少なくとも
一方を、前記溝に対応した前記画素電極表面の凹部が前
記遮光膜により遮光される位置となるように形成したこ
とを特徴とする。

【００１８】本発明のこのような構成によれば、画素電
極の平坦性を確保し、配向不良に起因する光抜けをなく
すことができる電気光学装置を簡単な工程で製造するこ
とができる。

【００１９】本発明の電気光学装置の製造方法の一の態
様によれば、前記第１層間絶縁膜及び前記第２層間絶縁
膜をＣＶＤ法により形成することを特徴とする。

【００２０】このような構成によれば、スピンコート法
等と比べ、画素電極表面の凹部を光膜により遮光される
位置に確実に形成することが可能となる。

【００２１】本発明の電子機器は、光源と、入射光を投
射する光学系と、前記光源と前記光学系との間に介挿さ
れ、前記光源からの光を変調して前記光学系に導く、上
記構成の電気光学装置を有するライトバルブとを具備し
たことを特徴とする。

【００２２】このような構成によれば、光源光は、ライ
トバルブにより変調され、前記投射光学系へと導かれ、
例えばスクリーンなどに投影される。そして、本発明に
よれば、ライトバルブが光抜けのない電気光学装置によ
り構成されているので、高品位の画像を投影することが
できる。

【００２３】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２５】（電気光学装置の実施形態）本発明による
電気光学装置の一実施形態である液晶装置の構成につい
て、図１から図３を参照して説明する。図１は、液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素における各種素子、配線等の等価回路であ
り、図２は、データ線、走査線、画素電極、遮光膜等が
形成されたＴＦＴアレイ基板の相隣接する複数の画素群
の平面図であり、図３は、図２のＡ−Ａ’断面図であ
る。尚、図３においては、各層や各部材を図面上で認識
可能な程度の大きさとするため、各層や各部材毎に縮尺
を異ならしめてある。

【００２６】図１において、本実施形態における液晶装
置の画像表示領域を構成するマトリクス状に配設された
複数の画素には、画素電極９aを制御するためのＴＦＴ
３０がそれぞれ形成されており、画像信号が供給される
データ線６ａが当該ＴＦＴ３０のソースに電気的に接続
されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ
２、…、Ｓｎは、この順に線順次に供給しても構わない
し、相隣接する複数のデータ線６ａ同士に対して、グル
ープ毎に供給するようにしても良い。また、ＴＦＴ３０
のゲートに走査線３ａが電気的に接続されており、所定
のタイミングで、走査線３ａにパルス的に走査信号Ｇ
１、Ｇ２、…、Ｇｍを、この順に線順次で印加するよう
に構成されている。画素電極９ａは、ＴＦＴ３０のドレ
インに電気的に接続されており、スイッチング素子であ
るＴＦＴ３０を一定期間だけそのスイッチを閉じること
により、データ線６ａから供給される画像信号Ｓ１、Ｓ
２、…、Ｓｎを所定のタイミングで書き込む。画素電極
９ａを介して液晶に書き込まれた所定レベルの画像信号
Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成
された対向電極（後述する）との間で一定期間保持され
る。液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示
を可能にする。ここで、保持された画像信号がリークす
るのを防ぐために、画素電極９ａと対向電極との間に形
成される液晶容量と並列に蓄積容量７０を付加する。

【００２７】図２において、液晶装置のＴＦＴアレイ基
板上には、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的接続されており、画素電極９ａは、図中右上が
りの斜線で示した領域に夫々形成されておりバッファと
して機能する導電層８０（以下、バリア層と称す。）を
中継して、第１コンタクトホール８ａ及び第２コンタク
トホール８ｂを介して半導体層１ａのうち後述のドレイ
ン領域に電気的接続されている。また、半導体層１ａの
うちチャネル領域１ａ’（図中右下りの斜線の領域）に
対向するように走査線３ａが配置されており、走査線３
ａはゲート電極として機能する。このように、走査線３
ａとデータ線６ａとの交差する個所には夫々、チャネル
領域１ａ’に走査線３ａがゲート電極として対向配置さ
れたＴＦＴ３０が設けられている。

【００２８】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部と、データ線６ａと交差する箇所か
らデータ線６ａに沿って前段側（図中、上向き）に突出
した突出部とを有する。

【００２９】また、図中太線で示した領域には夫々、走
査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るよう
に、第１遮光膜１１ａが設けられている。より具体的に
は図２において、第1遮光膜１１ａは夫々、走査線３ａ
に沿って縞状に形成されていると共に、データ線６ａと
交差する箇所が図中下方に幅広に形成されており、この
幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦ
Ｔアレイ基板側から見て夫々覆う位置に設けられてい
る。

【００３０】次に図３の断面図に示すように、液晶装置
は、透明な一方の基板の一例を構成するＴＦＴアレイ基
板１０と、これに対向配置される透明な他方の基板の一
例を構成する対向基板２０とを備えている。ＴＦＴアレ
イ基板１０は、例えば石英基板からなり、対向基板２０
は、例えばガラス基板や石英基板からなる。ＴＦＴアレ
イ基板１０には、画素電極９ａが設けられており、その
上側には、ラビング処理等の所定の配向処理が施された
配向膜１６が設けられている。画素電極９ａは例えば、
ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜か
らなる。また配向膜１６は例えば、ポリイミド薄膜など
の有機薄膜からなる。

【００３１】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。

【００３２】ＴＦＴアレイ基板１０には、各画素電極９
ａに隣接する位置に、各画素電極９ａをスイッチング制
御する画素スイッチング用ＴＦＴ３０が設けられてい
る。

【００３３】対向基板２０には、更に図３に示すよう
に、各画素の非開口領域に、ブラックマスク或いはブラ
ックマトリクスと称される第２遮光膜２３を設けても良
い。このため、対向基板２０の側から入射光が画素スイ
ッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１
ａ’やソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領
域１ｃに侵入することはない。更に、第２遮光膜２３
は、コントラストの向上、カラーフィルタを形成した場
合における色材の混色防止などの機能を有する。

【００３４】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
１２参照）により囲まれた空間に電気光学物質の一例で
ある液晶が封入され、液晶層５０が形成される。液晶層
５０は、例えば一種又は数種類のネマティック液晶を混
合した液晶からなる。

【００３５】更に図３に示すように、画素スイッチング
用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ
基板１０と各画素スイッチング用ＴＦＴ３０との間に
は、第１遮光膜１１ａが設けられている。第１遮光膜１
１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを
含む、金属単体、合金、金属シリサイド等から構成され
る。このような材料から構成すれば、ＴＦＴアレイ基板
１０上の第１遮光膜１１ａの形成工程の後に行われる画
素スイッチング用ＴＦＴ３０の形成工程における高温処
理により、第１遮光膜１１ａが破壊されたり溶融しない
ようにできる。第１遮光膜１１ａが形成されているの
で、ＴＦＴアレイ基板１０の側からの反射光（戻り光）
等が光に対して励起しやすい画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ、
ドレイン側ＬＤＤ１ｃに入射する事態を未然に防ぐこと
ができ、これに起因した光電流の発生により画素スイッ
チング用ＴＦＴ３０の特性が劣化することはない。

【００３６】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設
けられている。下地絶縁膜１２は、画素スイッチング用
ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａ
から電気的絶縁するために設けられるものである。更
に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に
形成されることにより、画素スイッチング用ＴＦＴ３０
のための下地膜としての機能をも有する。即ち、ＴＦＴ
アレイ基板１０の表面の研磨時における荒れや、洗浄後
に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の
劣化を防止する機能を有する。下地絶縁膜１２は、例え
ば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ
（リンシリケートガラス）、ＢＳＧ（ボロンシリケート
ガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）な
どの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコ
ン膜等からなる。下地絶縁膜１２により、第１遮光膜１
１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態
を未然に防ぐこともできる。

【００３７】また本実施形態では、半導体層１ａを高濃
度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆ
とし、これに対向する容量線３ｂの一部を第２蓄積容量
電極とし、ゲート絶縁膜２を走査線３ａに対向する位置
から延設してこれらの電極間に挟持された第１誘電体膜
とすることにより、第１蓄積容量７０ａが構成されてい
る。更に、この第２蓄積容量電極と対向するバリア層８
０の一部を第３蓄積容量電極８０ｂとし、これらの電極
間に誘電体膜８１を設け、これにより第２蓄積容量７０
ｂが形成されている。そして、これら第１及び第２蓄積
容量７０ａ及び７０ｂが第１コンタクトホール８ａを介
して並列接続されて蓄積容量７０が構成されている。

【００３８】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ’、走査線３ａと半導体層１
ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体
層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ
及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１
ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度
ドレイン領域１ｅを備えている。高濃度ドレイン領域１
ｅには、複数の画素電極９ａのうちの対応する一つがバ
リア層８０を中継して接続されている。本実施形態では
特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シ
リサイド等の合金膜などの遮光性且つ導電性の薄膜から
構成されている。また、バリア層８０及び誘電体膜８１
の上には、高濃度ソース領域１ｄへ通じるコンタクトホ
ール５及びバリア層８０へ通じるコンタクトホール８ｂ
が各々形成された第１層間絶縁膜４が形成されている。
この高濃度ソース領域１ｄへのコンタクトホール５を介
して、データ線６ａは高濃度ソース領域１ｄに電気的接
続されている。更に、データ線６ａ及び第１層間絶縁膜
４の上には、バリア層８０へのコンタクトホール８ｂが
形成された第２層間絶縁膜７が形成されている。このコ
ンタクトホール８ｂを介して、画素電極９ａはバリア層
８０に電気的接続されており、更にバリア層８０を中継
してコンタクトホール８ａを介して高濃度ドレイン領域
１ｅに電気的接続されている。前述の画素電極９ａは、
このように構成された第２層間絶縁膜７の上面に設けら
れている。

【００３９】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。

【００４０】ここで、図４は図２のＢ−Ｂ’断面を概略
的に示した図である。

【００４１】図４に示すように、ＴＦＴアレイ基板１０
上に形成された基板としての下地絶縁膜１２上には溝２
６が形成されている。この溝２６の深さは少なくともこ
の上に形成される半導体層１ａと走査線３a（容量線３
ｂ）の厚さを含む薄膜トランジスタの厚さとデータ線６
ａと遮光膜２４の厚さの合計と等しくなるようにされて
いる。より具体的には、この溝２６の深さは、３００ｎ
ｍ〜１５００ｎｍ程度、より好ましくは６５０ｎｍ程度
とされている。溝２６をこの範囲の深さとすることで、
これらの上方に形成される画素電極９ａの表面を平坦化
することが可能となる。

【００４２】この溝２６上には、半導体層１ａ、その上
に誘電体膜８１を挟んで容量線３ｂが形成され、更にこ
の上に半導体層１ａを覆うように第３遮光膜２４が形成
されている。第３遮光膜２４は、好ましくは不透明な高
融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂの
うちの少なくとも一つを含む、金属単体、合金、金属シ
リサイド等から構成される。また、第３遮光膜２４の溝
側壁からの距離ｘ₁は、０．１μｍ以上、好ましくは
０．５μｍ以上となるように設定されている。

【００４３】第３遮光膜２４の上には、第１層間絶縁膜
４が形成され、更にその上にはデータ線６ａが形成され
ている。ここで、第１層間絶縁膜４は、好ましくはＮＳ
Ｇ（ノンドープトシリケートガラス）等から構成され
る。

【００４４】そして、データ線６ａの上には第２層間絶
縁膜７が形成され、その上に画素電極９ａが設けられて
いる。ただし、溝２６の直上は画素電極９ａ間の隙間９
ｂとなっている。ここで、第２層間絶縁膜７は、好まし
くはＢＰＳＧ（ボロンリンシリケートガラス）等から構
成される。

【００４５】また、第１層間絶縁膜４の厚さｔａと第２
層間絶縁膜７の厚さｔｂの少なくとも一方は、画素電極
９ａ表面に表れる２つの凹部９ｃが第３遮光膜２４によ
り遮光される位置、例えば２つの凹部９ｃの間隔をｘ₂
とするとｘ₁＞ｘ₂となるような厚さとされている。ここ
で、第１層間絶縁膜４の厚さは、３００〜１０００ｎ
ｍ、好ましくは８００ｎｍとされ、第２層間絶縁膜７の
厚さは、３００〜１０００ｎｍ、好ましくは８００ｎｍ
とされている。

【００４６】このように本実施形態によれば、半導体層
１ａ等の下方のＴＦＴアレイ基板１０上に下地絶縁膜１
２上に溝２６を設けることで、画素電極９ａの表面に表
れる凸部をなくし、更に溝２６によって生じる画素電極
９ａ表面上の凹部９ｃを半導体層１ａの上に形成された
第３遮光膜２４によって遮光するように構成したので、
液晶配向不良に起因する光抜けをなくすことができる。

【００４７】（電気光学装置における製造プロセス）次
に、以上のような構成を持つ実施形態における液晶装置
の製造プロセスについて、図５から図１０を参照して説
明する。尚、図５から図１０は各工程におけるＴＦＴア
レイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面
に対応させて示す工程図である。

【００４８】先ず図５の工程（１）に示すように、石英
基板、ハードガラス、シリコン基板等のＴＦＴアレイ基
板１０を用意する。ここで、好ましくはＮ₂（窒素）等
の不活性ガス雰囲気且つ約９００〜１３００℃の高温で
アニール処理し、後に実施される高温プロセスにおける
ＴＦＴアレイ基板１０に生じる歪みが少なくなるように
前処理しておく。即ち、製造プロセスにおける最高温で
高温処理される温度に合わせて、事前にＴＦＴアレイ基
板１０を同じ温度かそれ以上の温度で熱処理しておく。
そして、このように処理されたＴＦＴアレイ基板１０の
全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属
や金属シリサイド等の金属合金膜を、スパッタリングに
より、１００〜５００ｎｍ程度の膜厚、好ましくは約２
００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１
１上には、表面反射を緩和するためにポリシリコン膜等
の反射防止膜を形成しても良い。

【００４９】次に工程（２）に示すように、該形成され
た遮光膜１１上にフォトリソグラフィにより第１遮光膜
１１ａのパターン（図２参照）に対応するレジストマス
クを形成し、該レジストマスクを介して遮光膜１１に対
しエッチングを行うことにより、第１遮光膜１１ａを形
成する。

【００５０】次に工程（３）に示すように、第１遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる下地絶縁膜１２を形成する。

【００５１】次に工程（４）に示すように、フォトリソ
グラフィにより溝２６に対応するレジストマスクを形成
し、該レジストマスクを介して下地絶縁膜１２に対しエ
ッチングを行うことにより、溝２６を形成する。

【００５２】次に工程（５）に示すように、下地絶縁膜
１２の上に、約４５０〜５５０℃、好ましくは約５００
℃の比較的低温環境中で、流量約４００〜６００ｃｃ／
ｍｉｎのモノシランガス、ジシランガス等を用いた減圧
ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によ
り、アモルファスシリコン膜を形成する。その後、窒素
雰囲気中で、約６００〜７００℃にて約１〜１０時間、
好ましくは、４〜６時間のアニール処理を施することに
より、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、
好ましくは約１００ｎｍの厚さとなるまで固相成長させ
る。固相成長させる方法としては、ＲＴＡ（Rapid Ther
mal Anneal)を使ったアニール処理でも良いし、エキシ
マレーザー等を用いたレーザーアニールでも良い。

【００５３】この際、図３に示した画素スイッチング用
ＴＦＴ３０として、ｎチャネル型の画素スイッチング用
ＴＦＴ３０を作成する場合には、当該チャネル領域にＳ
ｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ
族元素の不純物イオンを僅かにイオン注入等によりドー
プしても良い。また、画素スイッチング用ＴＦＴ３０を
ｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガ
リウム）、Ｉｎ（インジウム）などのIII族元素の不純
物イオンを僅かにイオン注入等によりドープしても良
い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶ
Ｄ法等によりポリシリコン膜１を直接形成しても良い。
或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜
にシリコンイオンを打ち込んで一旦非晶質化（アモルフ
ァス化）し、その後アニール処理等により再結晶化させ
てポリシリコン膜１を形成しても良い。

【００５４】次に工程（６）に示すように、フォトリソ
グラフィ工程、エッチング工程等により、図２に示した
如き第1蓄積容量電極１ｆを含む所定パターンを有する
半導体層１ａを形成する。

【００５５】次に図６の工程（７）に示すように、画素
スイッチング用ＴＦＴ３０を構成する半導体層１ａと共
に第１蓄積容量電極１ｆを約９００〜１３００℃の温
度、好ましくは約１０００℃の温度により熱酸化するこ
とにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜２ａを形成し、更に工程（８）に示すように、減圧
ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒
化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的
薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２
ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０
のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜
２を同時に形成する。この結果、第１蓄積容量電極１ｆ
の厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３
５〜５０ｎｍの厚さとなり、ゲート絶縁膜２（第1誘電
体膜）の厚さは、約２０〜１５０ｎｍの厚さ、好ましく
は約３０〜１００ｎｍの厚さとなる。このように高温熱
酸化時間を短くすることにより、特に大型基板を使用す
る場合に熱によるそりを防止することができる。但し、
ポリシリコン膜１を熱酸化することのみにより、単一層
構造を持つゲート絶縁膜２を形成してもよい。

【００５６】次に工程（９）に示すように、フォトリソ
グラフィ工程、エッチング工程等によりレジスト層５０
０を第１蓄積容量電極１ｆとなる部分を除く半導体層１
ａ上に形成した後、例えばＰイオンをドーズ量約３×１
０¹²／ｃｍ²でドープして、第1蓄積容量電極１ｆを低抵
抗化しても良い。

【００５７】次に工程（１０）に示すように、レジスト
層５００を除去した後、減圧ＣＶＤ法等によりポリシリ
コン膜３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシ
リコン膜３を導電化する。又は、Ｐイオンをポリシリコ
ン膜３の成膜と同時に導入したドープトシリコン膜を用
いてもよい。ポリシリコン膜３の膜厚は、約１００〜５
００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。

【００５８】次に図７の工程（１１）に示すように、レ
ジストマスクを用いたフォトリソグラフィ工程、エッチ
ング工程等により、図２に示した如き所定パターンの走
査線３ａと共に容量線３ｂを形成する。走査線３ａ及び
容量線３ｂは、高融点金属や金属シリサイド等の金属合
金膜で形成しても良いし、ポリシリコン膜等と組み合わ
せた多層配線としても良い。

【００５９】次に工程（１２）に示すように、図３に示
した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つ
ｎチャネル型のＴＦＴとする場合、半導体層１ａに、先
ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを
形成するために、走査線３ａ（ゲート電極）をマスクと
して、ＰなどのＶ族元素の不純物イオンを低濃度で（例
えば、Ｐイオンを１〜３×１０¹³／ｃｍ²のドーズ量に
て）ドープする。これにより走査線３ａ下の半導体層１
ａはチャネル領域１ａ’となる。この不純物のドープに
より容量線３ｂ及び走査線３ａも低抵抗化される。

【００６０】次に工程（１３）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ
及び高濃度ドレイン領域１ｅを形成するために、走査線
３ａよりも幅の広いマスクでレジスト層６００を走査線
３ａ上に形成した後、同じくＰなどのＶ族元素の不純物
イオンを高濃度で（例えば、Ｐイオンを１〜３×１０ ¹⁵
／ｃｍ²のドーズ量にて）ドープする。また、画素スイ
ッチング用ＴＦＴ３０をｐチャネル型とする場合、半導
体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイ
ン領域１ｅを形成するために、ＢなどのIII族元素の不
純物イオンを用いてドープする。尚、例えば、低濃度の
ドープを行わずに、オフセット構造のＴＦＴとしてもよ
く、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等
を用いたイオン注入技術によりセルフアライン型のＴＦ
Ｔとしてもよい。この不純物のドープにより容量線３ｂ
及び走査線３ａも更に低抵抗化される。

【００６１】尚、これらのＴＦＴ３０の素子形成工程と
並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ
から構成される相補型構造を持つデータ線駆動回路、走
査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の
周辺部に形成してもよい。このように、本実施形態にお
いて画素スイッチング用ＴＦＴ３０を構成する半導体層
１ａをポリシリコンで形成すれば、画素スイッチング用
ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成
することができ、製造上有利である。

【００６２】次に工程（１４）に示すように、レジスト
層６００を除去した後、容量線３ｂ及び走査線３ａ並び
にゲート絶縁膜２（第１誘電体膜）上に、減圧ＣＶＤ
法、プラズマＣＶＤ法等により高温酸化シリコン膜（Ｈ
ＴＯ膜）や窒化シリコン膜からなる誘電体膜８１を１０
ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積する。

【００６３】次に工程（１５）に示すように、バリア層
８０と高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８ａを、例えば反応性イオンエッチ
ング、反応性イオンビームエッチング等のドライエッチ
ングにより形成する。このようなドライエッチングは、
指向性が高いため、小さな径のコンタクトホール８ａを
開孔可能である。或いは、コンタクトホール８ａが半導
体層１ａを突き抜けるのを防止するのに有利なウエット
エッチングを併用してもよい。このウエットエッチング
は、コンタクトホール８ａに対し、より良好なコンタク
トをとるためのテーパを付与する観点からも有効であ
る。

【００６４】次に工程（１６）に示すように、第１層間
絶縁膜８１及びコンタクトホール８ａを介して高濃度ド
レイン領域１ｅに接続されるように、Ｔｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属
合金膜をスパッタ処理により堆積して、５０〜５００ｎ
ｍ程度の膜厚の導電膜８０’を形成する。尚、この導電
膜８０’上には、表面反射を緩和するためにポリシリコ
ン膜等の反射防止膜を形成しても良い。また、導電膜８
０’は応力緩和のためにドープトポリシリコン膜等を用
いても良い。

【００６５】次に工程（１７）に示すように、該形成さ
れた導電膜８０’上にフォトリソグラフィによりバリア
層８０のパターン（図２参照）に対応するレジストマス
クを形成し、該レジストマスクを介して導電膜８０’に
対しエッチングを行うことにより、第３蓄積容量電極８
０ａを含むバリア層８０を形成するとともに、第３遮光
膜２４を形成する。

【００６６】次に図９の工程（１８）に示すように、誘
電体８１、第３遮光膜２４及びバリア層８０を覆うよう
に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を
用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリ
ケートガラス膜、窒化シリコン膜や酸化シリコン膜等か
らなる第１層間絶縁膜４を形成する。第２層間絶縁膜４
の膜厚は、約３００〜１０００ｎｍが好ましい。尚、第
２層間絶縁膜４は厚くするほど平坦性に効果大である
が、応力が生じるため、１０００ｎｍ以下であることが
好ましい。

【００６７】次に工程（１９）の段階で、高濃度ソース
領域１ｄ及び高濃度ドレイン領域１ｅを活性化するため
に約１０００℃のアニール処理を２０分程度行った後、
データ線６ａに対するコンタクトホール５を開孔する。
また、走査線３ａや容量線３ｂを基板周辺領域において
図示しない配線と接続するためのコンタクトホールも、
コンタクトホール５と同一の工程により第１層間絶縁膜
４に開孔することができる。

【００６８】次に工程（２０）に示すように、第１層間
絶縁膜４の上に、スパッタリング等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜５００ｎｍの厚さ、好ましくは約３００
ｎｍに堆積する。

【００６９】次に工程（２１）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａを形成する。

【００７０】次に図１０の工程（２２）に示すように、
データ線６ａ上を覆うように、例えば、常圧又は減圧Ｃ
ＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、Ｂ
ＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコ
ン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形
成する。第２層間絶縁膜７の膜厚は、約３００〜１００
０ｎｍが好ましい。

【００７１】次に工程（２３）に示すように、画素電極
９ａとバリア層８０とを電気的接続するためのコンタク
トホール８ｂを、反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチングにより形成す
る。また、テーパ状にするためにウェットエッチングを
用いても良い。

【００７２】次に工程（２４）に示すように、第２層間
絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に工程（２５）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、当該液晶装置を反射型の液晶装置に用いる場
合には、Ａｌ等の反射率の高い不透明な材料から画素電
極９ａを形成してもよい。

【００７３】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３参照）が形成される。

【００７４】他方、図３に示した対向基板２０について
は、ガラス基板等が先ず用意され、第２遮光膜２３及び
額縁としての第２遮光膜（図１１及び図１２参照）が、
例えば金属クロムをスパッタした後、フォトリソグラフ
ィ工程、エッチング工程を経て形成される。尚、これら
の第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属
材料の他、カーボンやＴｉをフォトレジストに分散した
樹脂ブラックなどの材料から形成してもよい。尚、ＴＦ
Ｔアレイ基板１０上で、データ線６ａ、バリア層８０、
第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板
２０上の第２遮光膜２３を省くことができる。

【００７５】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を約５０〜２０
０ｎｍの厚さに堆積することにより、対向電極２１を形
成する。更に、対向電極２１の全面にポリイミド系の配
向膜の塗布液を塗布した後、所定のプレティルト角を持
つように且つ所定方向でラビング処理を施すこと等によ
り、配向膜２２（図３参照）が形成される。

【００７６】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材（図１１及び図１２参
照）により貼り合わされ、真空吸引等により、両基板間
の空間に、例えば複数種類のネマティック液晶を混合し
てなる液晶が吸引されて、所定層厚の液晶層５０が形成
される。

【００７７】（電気光学装置の全体構成）以上のように
構成された各実施形態における液晶装置の全体構成を図
１１及び図１２を参照して説明する。尚、図１１は、Ｔ
ＦＴアレイ基板１０をその上に形成された各構成要素と
共に対向基板２０の側から見た平面図であり、図１２
は、図１１のＨ−Ｈ’断面図である。

【００７８】図１１において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第３遮光膜２３と同じ
或いは異なる材料から成る画像表示領域の周辺を規定す
る額縁としての第３遮光膜５３が設けられている。シー
ル材５２の外側の領域には、データ線６ａに画像信号を
所定タイミングで供給することによりデータ線６ａを駆
動するデータ線駆動回路１０１及び実装端子１０２がＴ
ＦＴアレイ基板１０の一辺に沿って設けられており、走
査線３ａに走査信号を所定タイミングで供給することに
より走査線３ａを駆動する走査線駆動回路１０４が、こ
の一辺に隣接する２辺に沿って設けられている。そし
て、図１２に示すように、図１１に示したシール材５２
とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２
によりＴＦＴアレイ基板１０に固着されている。尚、本
実施の形態によれば、対向基板２０上の第２遮光膜２３
はＴＦＴアレイ基板１０の遮光領域よりも小さく形成す
れば良い。また、液晶装置の用途により、第２遮光膜２
３は容易に取り除くことができる。

【００７９】以上図１から図１２を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated Bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮ（Twisted
Nematic）モード、ＶＡ(Vertically Aligned)モード、
ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等
の動作モードや、ノーマリーホワイトモード／ノーマリ
ーブラックモードの別に応じて、偏光フィルム、位相差
フィルム、偏光板などが所定の方向で配置される。

【００８０】以上説明した各実施形態における液晶装置
は、カラー液晶プロジェクタに適用される場合、対向基
板２０に、カラーフィルタは設けられていない。しかし
ながら、第２遮光膜２３の形成されていない画素電極９
ａに対向する所定領域にＲＧＢのカラーフィルタをその
保護膜と共に、対向基板２０上に形成してもよい。ある
いは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素
電極９ａ下にカラーフィルタ層を形成することも可能で
ある。このようにすれば、液晶プロジェクタ以外の直視
型や反射型のカラー液晶テレビなどのカラー液晶装置に
各実施形態における液晶装置を適用できる。

【００８１】以上説明した各実施形態における液晶装置
では、従来と同様に入射光を対向基板２０の側から入射
することとしたが、第１遮光膜１１ａを設けているの
で、ＴＦＴアレイ基板１０の側から入射光を入射し、対
向基板２０の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層１ａのチャネル領域１ａ’及びソース側Ｌ
ＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃに光が入射す
ることを防ぐことが出来、高画質の画像を表示すること
が可能である。ここで、従来は、ＴＦＴアレイ基板１０
の裏面側での反射を防止するために、反射防止用のＡＲ
（Anti Reflection)被膜された偏光板を別途配置した
り、ＡＲフィルムを貼り付ける必要があったが、各実施
形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａ
の少なくともチャネル領域１ａ’及びソース側ＬＤＤ領
域１ｂ、ドレイン側ＬＤＤ領域１ｃとの間に第１遮光膜
１１ａが形成されているため、このようなＡＲ被膜され
た偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板
１０そのものをＡＲ処理した基板を使用する必要が無く
なる。従って、本実施形態によれば、材料コストを削減
でき、また偏光板貼り付け時に、ごみ、傷等により、歩
留まりを落とすことがなく大変有利である。また、耐光
性が優れているため、明るい光源を使用したり、偏光ビ
ームスプリッタにより偏光変換して、光利用効率を向上
させても、光によるクロストーク等の画質劣化を生じな
い。

【００８２】また、各画素に設けられるスイッチング素
子としては、正スタガ型又はコプラナー型のポリシリコ
ンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴ
やアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに
対しても、各実施形態は有効である。

【００８３】（電子機器）次に、以上詳細に説明した液
晶装置１００を備えた電子機器の実施の形態について図
１３から図１５を参照して説明する。

【００８４】先ず図１３に、このように液晶装置１００
を備えた電子機器の概略構成を示す。

【００８５】図１３において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８並
びに電源回路１０１０を備えて構成されている。表示情
報出力源１０００は、ＲＯＭ（Read Only Memory）、Ｒ
ＡＭ（Random Access Memory）、光ディスク装置などの
メモリ、画像信号を同調して出力する同調回路等を含
み、クロック発生回路１００８からのクロック信号に基
づいて、所定フォーマットの画像信号などの表示情報を
表示情報処理回路１００２に出力する。表示情報処理回
路１００２は、増幅・極性反転回路、シリアル−パラレ
ル変換回路、ローテーション回路、ガンマ補正回路、ク
ランプ回路等の周知の各種処理回路を含んで構成されて
おり、クロック信号に基づいて入力された表示情報から
デジタル信号を順次生成し、クロック信号CLKと共に駆
動回路１００４に出力する。駆動回路１００４は、液晶
装置１００を駆動する。電源回路１０１０は、上述の各
回路に所定電源を供給する。尚、液晶装置１００を構成
するＴＦＴアレイ基板の上に、駆動回路１００４を搭載
してもよく、これに加えて表示情報処理回路１００２を
搭載してもよい。

【００８６】次に図１４から図１５に、このように構成
された電子機器の具体例を各々示す。

【００８７】図１４において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載された液晶装置１００を含む
液晶表示モジュールを３個用意し、各々ＲＧＢ用のライ
トバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いた
プロジェクタとして構成されている。液晶プロジェクタ
１１００では、メタルハライドランプ等の白色光源のラ
ンプユニット１１０２から投射光が発せられると、３枚
のミラー１１０６及び２枚のダイクロイックミラー１１
０８によって、ＲＧＢの３原色に対応する光成分Ｒ、
Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特に
Ｂ光は、長い光路による光損失を防ぐために、入射レン
ズ１１２２、リレーレンズ１１２３及び出射レンズ１１
２４からなるリレーレンズ系１１２１を介して導かれ
る。そして、ライトバルブ１００Ｒ、１００Ｇ及び１０
０Ｂにより各々変調された３原色に対応する光成分は、
ダイクロイックプリズム１１１２により再度合成された
後、投射レンズ１１１４を介してスクリーン１１２０に
カラー画像として投射される。

【００８８】図１５において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述した液晶装置１００が
トップカバーケース内に設けられており、更にＣＰＵ、
メモリ、モデム等を収容すると共にキーボード１２０２
が組み込まれた本体１２０４を備えている。

【００８９】以上図１４から図１５を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１２に示した電子機器の例として挙げられ
る。

【００９０】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能な液晶装置
を備えた各種の電子機器を実現できる。

【図面の簡単な説明】

【図１】 電気光学装置の第１実施形態である液晶装置
における画像表示領域を構成するマトリクス状の複数の
画素に設けられた各種素子、配線等の等価回路図であ
る。

【図２】 第１実施形態の液晶装置におけるデータ線、
走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ
基板の相隣接する複数の画素群の平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 図２のＢ−Ｂ’断面を概略的に示した図であ
る。

【図５】 本実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その１）である。

【図６】 本実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その２）である。

【図７】 本実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その３）である。

【図８】 本実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その４）である。

【図９】 本実施形態の液晶装置の製造プロセスを順を
追って示す工程図（その５）である。

【図１０】 本実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その６）である。

【図１１】各実施形態の液晶装置におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。

【図１２】図１１のＨ−Ｈ’断面図である。

【図１３】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１４】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１５】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。

【符号の説明】

１ａ…半導体層 ３ｂ…容量線 ４…第１層間絶縁膜 ６ａ…データ線 ７…第２層間絶縁膜 ９ａ…画素電極 ９ｂ…画素電極間の隙間 ９ｃ…凹部 １０…ＴＦＴアレイ基板 １２…下地絶縁膜 ２４…第３遮光膜 ２６…溝

Claims (11)

【特許請求の範囲】
1. 【請求項１】 基板と、前記基板上にマトリクス状に形
   成された複数の薄膜トランジスと、前記薄膜トランジス
   タの上方を覆うように形成された遮光膜と、前記薄膜ト
   ランジスタと接続された複数の走査線と、前記薄膜トラ
   ンジスタ上に形成された第１層間絶縁膜と、前記第１層
   間絶縁膜上に形成され前記薄膜トランジスタに接続され
   た複数のデータ線と、前記データ線上に形成された第２
   層間絶縁膜と、前記第２層間絶縁膜上にマトリクス状に
   形成され前記薄膜トランジスタと接続された複数の画素
   電極とを具備し、 前記薄膜トランジスタ及び前記遮光膜を前記基板に設け
   られた溝上に配置すると共に、前記溝に対応した前記画
   素電極表面の凹部が前記遮光膜により遮光される位置と
   なるように前記第１層間絶縁膜の厚さと前記第２層間絶
   縁膜の厚さの少なくとも一方を設定したことを特徴とす
   る電気光学装置。
2. 【請求項２】 前記溝の深さは、前記薄膜トランジスタ
   の厚さと前記遮光膜の厚さと前記データ線の厚さとを合
   計した厚さ以上であることを特徴とする請求項１に記載
   の電気光学装置。
3. 【請求項３】 前記溝の深さは、３００ｎｍ〜１５００
   ｎｍであることを特徴とする請求項２に記載の電気光学
   装置。
4. 【請求項４】 前記第１層間絶縁膜の厚さは、３００ｎ
   ｍ以上であることを特徴とする請求項１から請求項３の
   うちいずれか１項に記載の電気光学装置。
5. 【請求項５】 前記第１層間絶縁膜の厚さと前記第２層
   間絶縁膜の厚さとの合計の厚さは、６００ｎｍ以上であ
   ることを特徴とする請求項１から請求項４のうちいずれ
   か１項に記載の電気光学装置。
6. 【請求項６】 前記第１層間絶縁膜は、ＮＳＧ（ノンド
   ープトシリケートガラス）からなることを特徴とする請
   求項１から請求項５のうちいずれか１項に記載の電気光
   学装置。
7. 【請求項７】 前記第２層間絶縁膜は、ＢＰＳＧ（ボロ
   ンリンシリケートガラスからなることを特徴とする請求
   項１から請求項７のうちいずれか１項に記載の電気光学
   装置。
8. 【請求項８】 前記遮光膜は、Ｔｉ（チタン）、Ｃｒ
   （クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、
   Ｍｏ（モリブデン）及びＰｂ（鉛）からなる群の中から
   選択された少なくとも１種を含むことを特徴とする請求
   項１から請求項７のうちいずれか１項に記載の電気光学
   装置。
9. 【請求項９】 複数の走査線と、複数のデータ線と、前
   記各走査線とデータ線に接続された薄膜トランジスタ
   と、前記薄膜トランジスタに接続された画素電極とを基
   板上に有する電気光学装置の製造方法であって、 前記基板上に溝を形成する工程と、 前記溝上に前記薄膜トランジスタを形成すると共に、こ
   れを覆うように遮光膜を形成する工程と、 前記走査線を形成する工程と、 前記薄膜トランジスタ上に第１層間絶縁膜を形成する工
   程と、 前記第１層間絶縁膜上にデータ線を形成する工程と、 前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程
   と、 前記第２層間絶縁膜上に前記画素電極を形成する工程と
   を含み、 前記第１層間絶縁膜の厚さと前記第２層間絶縁膜の厚さ
   の少なくとも一方を、前記溝に対応した前記画素電極表
   面の凹部が前記遮光膜により遮光される位置となるよう
   に形成したことを特徴とする電気光学装置の製造方法。
10. 【請求項１０】 前記第１層間絶縁膜及び前記第２層間
    絶縁膜をＣＶＤ法により形成することを特徴とする請求
    項９に記載の電気光学装置の製造方法。
11. 【請求項１１】 光源と、 入射光を投射する光学系と、 前記光源と前記光学系との間に介挿され、前記光源から
    の光を変調して前記光学系に導く、請求項１から請求項
    ９のうちいずれか１項に記載の電気光学装置または請求
    項１０または請求項１１に記載の製造方法により製造し
    た電気光学装置を有するライトバルブと、 を具備したことを特徴とする電子機器。