JP2001094365A - 低歪み電力増幅器 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 バイアス回路の変調周波数におけるインピー
ダンスが十分小さくないので、相互変調歪みの低減が十
分でない。 【解決手段】 電力増幅用のトランジスタ１０４と、そ
のトランジスタの入力に接続された入力整合回路１０９
と、前記トランジスタの出力に接続された出力整合回路
１１０と、一端が前記トランジスタの出力に接続された
バイアス電圧供給のための分布定数線路としてのλ／４
線路１０５と、一方が前記分布定数線路の他端に接続さ
れ、他方が接地されたコンデンサ１０６とを備えた低歪
み電力増幅器であって、λ／４線路１０５の線路幅を大
きくするか、あるいは、λ／４線路１０５と接地面１０
８との間隔を小さくすることにより、分布定数線路の特
性インピーダンスを低くして、トランジスタ１０４から
みた変調周波数におけるバイアス回路のインピーダンス
を短絡に近づけ、トランジスタ１０４から発生する相互
変調歪みを低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話端末、基
地局等に用いられる低歪み電力増幅器に関するものであ
る。

【０００２】

【従来の技術】従来の電力増幅器に用いられているバイ
アス回路の一例を図５に示す。通常、トランジスタ５０
５のゲート及びドレイン端子からみたときの、搬送波の
周波数における各バイアス回路のインピーダンスが十分
大きくなるように設計する。例えば、図５のようにゲー
ト側のバイアス回路を抵抗５０８で構成し、ドレイン側
のバイアス回路を、搬送波の周波数におけるλ／４線路
５１０、搬送波の周波数でのインピーダンスがほぼ短絡
であるコンデンサ５１１、入力端子５０１に入力される
変調波の変調周波数でのインピーダンスがほぼ短絡であ
るコンデンサ５１２で構成する。ここでコンデンサ５１
２を接続する目的は、ドレイン端からみた、変調周波数
におけるバイアス回路のインピーダンスを短絡に近づけ
ることによって、トランジスタ５０５から発生する相互
変調歪みを低減するためである。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、ほとんどの場合、ドレイン端からみ
た、変調周波数におけるバイアス回路のインピーダンス
が十分に小さくなっておらず、これが相互変調歪み発生
の一因となっているという課題がある。

【０００４】本発明は、従来の電力増幅器のこのような
課題を考慮し、ドレイン端からみた、変調周波数におけ
るバイアス回路のインピーダンスを更に下げることによ
り、相互変調歪みを低減できる低歪み電力増幅器を提供
することを目的とするものである。

【０００５】

【課題を解決するための手段】この課題を解決するため
に本発明の請求項１は、電力増幅用のトランジスタと、
そのトランジスタの入力に接続された入力整合回路と、
トランジスタの出力に接続された出力整合回路と、一端
がトランジスタの出力に接続されたバイアス電圧供給の
ための分布定数線路と、一方が分布定数線路の他端に接
続され、他方が接地されたコンデンサとを備えた低歪み
電力増幅器であって、分布定数線路の特性インピーダン
スが、低歪み電力増幅器の負荷のインピーダンスより小
さい低歪み電力増幅器である。

【０００６】ところで、特性インピーダンスがＺ０、電
気角がθで、片側が短絡された線路を他方から見たとき
のインピーダンスＺは次式（数１）で表される。

【０００７】

【数１】Ｚ＝ｊ・ｔａｎθ・Ｚ０ したがって、（数１）から、バイアス回路に用いている
λ／４線路の特性インピーダンスＺ０を小さくすること
により、変調周波数におけるＺが小さくでき、トランジ
スタから発生する相互変調歪みを低減できる。ところが
従来は、λ／４線路の特性インピーダンスＺ０は電力増
幅器の負荷と同程度もしくは高く設計されており、低歪
み化の点からは全く考慮されていなかった。そこで、上
述したように特性インピーダンスＺ０を低く設計すれ
ば、電力増幅器の低歪み化に非常に有効である。

【０００８】請求項２の本発明は、請求項１の構成にお
いて、分布定数線路と同一平面上に存在する接地面とを
電磁界的に結合させることにより、分布定数線路の特性
インピーダンスを下げた低歪み電力増幅器である。この
構成により、マイクロストリップ線路と、同一平面上の
接地面との間に容量性を持つので、線路の低インピーダ
ンス化が可能であり、回路スペースを大型化することな
く、トランジスタから発生する相互変調歪みを低減でき
る。

【０００９】請求項３の本発明は、請求項１の構成にお
いて、分布定数線路がストリップ構造である低歪み電力
増幅器である。

【００１０】請求項４の本発明は、請求項１の構成にお
いて、分布定数線路と基板裏面方向の接地面との距離
が、出力整合回路と基板裏面方向の接地面との距離より
も短い低歪み電力増幅器である。

【００１１】請求項５の本発明は、請求項１の構成にお
いて、分布定数線路が構成されている誘電体の誘電率
が、出力整合回路が構成されている誘電体の誘電率より
も大きい低歪み電力増幅器。

【００１２】請求項３から５までのいずれかの構成によ
り、分布定数線路の低インピーダンス化が可能となり、
回路スペースを大型化することなく、トランジスタから
発生する相互変調歪みを低減できる。

【００１３】請求項６及び７の本発明は、請求項１から
５のいずれかの構成において、トランジスタをプッシュ
プル動作させたものであり、広帯域かつ低歪みな動作が
可能となる。

【００１４】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 （実施の形態１）図１は、本発明にかかる実施の形態１
の低歪み電力増幅器の構成を示すブロック図である。図
１において、入力端子１０１、出力端子１０２の間に整
合回路１０９、増幅用のトランジスタ１０４、整合回路
１１０が接続され、トランジスタ１０４のドレイン端に
は、入力端子１０１に入力される搬送波の周波数におけ
る分布定数線路としてのλ／４線路１０５が接続されて
いる。また、そのλ／４線路１０５の他端には、搬送波
の周波数でインピーダンスがほぼ短絡となるコンデンサ
１０６、及び変調周波数でインピーダンスがほぼ短絡と
なるコンデンサ１０７が接続され、端子１０３に直流電
圧を付加することによりドレインバイアスを供給してい
る。図１ではゲートバイアス回路は省略している。ここ
では、λ／４線路１０５の線路幅を従来より大きくする
ことにより、特性インピーダンスを低くしている。ま
た、整合回路１０９、及び１１０によって、それぞれゲ
ート側、ドレイン側のインピーダンスを整合している。

【００１５】このように、λ／４線路１０５の特性イン
ピーダンスを低くすることにより、トランジスタ１０４
から見た、ドレインバイアス回路の変調周波数における
インピーダンスを小さくすることができ、その結果、ト
ランジスタ１０４から発生する相互変調歪みを低減でき
る。

【００１６】次に、λ／４線路１０５と接地面１０８と
の間隔を、狭くしたときを考える。前述したように、ト
ランジスタ１０４から発生する相互変調歪みを小さくす
るには、λ／４線路１０５の特性インピーダンスを低く
すれば良い。図１のようにλ／４線路１０５と接地面１
０８の距離を小さくすることにより、λ／４線路１０５
と接地面１０８との間に、容量性を持ち、λ／４線路１
０５の特性インピーダンスを低くすることができる。

【００１７】以下に具体例を示す。比誘電率２．６、厚
さ０．８ｍｍの誘電体基板上の、線路幅２．０ｍｍのマ
イクロストリップ線路を考える。このマイクロストリッ
プ線路と接地面との間隔を変えたときの、マイクロスト
リップ線路の特性インピーダンスの変化をモーメント法
を用いて計算した。間隔が１ｍｍのときには５２．０オ
ームであった特性インピーダンスが、０．５ｍｍのとき
で５０．７オーム、０．１ｍｍのときには４４．９オー
ムと低くなる。

【００１８】このように、λ／４線路１０５と接地面１
０８との間隔を従来より狭くすることにより、λ／４線
路１０５の特性インピーダンスが下がるので、トランジ
スタ１０４のドレイン端からみた、変調周波数における
ドレインバイアス回路のインピーダンスが低くなり、そ
の結果、回路規模を大きくせずに、トランジスタ１０４
から発生する相互変調歪みを低減できる。

【００１９】なお、本実施の形態では、分布定数線路と
してλ／４線路１０５を用いたが、線路の長さは必ずし
もλ／４である必要はない。

【００２０】更に、トランジスタをプッシュプル動作と
したときの例を図２に示す。図２において、入力端子２
０１とプッシュプル構成のトランジスタ２０４のゲート
間に整合回路２０７が接続され、トランジスタ２０４の
ドレインと出力端子間には分布定数線路２０５及び整合
回路２０８が接続されている。また、分布定数線路２０
５の中央には、一端が接地されたコンデンサ２０６が接
続され、更に、ドレインバイアスを供給するための端子
２０３が設けられている。ここでは、ドレインバイアス
回路に用いる分布定数線路２０５を共通化することで、
回路の小型化を実現している。分布定数線路２０５の典
型的な長さは搬送波の周波数でのλ／２であるが、必ず
しもλ／２の長さである必要はない。 （実施の形態２）図３は、本発明にかかる実施の形態２
の低歪み電力増幅器の構成を示す斜視図である。図３に
おいて、トランジスタ３０７は金属板３０４上に配置さ
れ、入力側、出力側にそれぞれ誘電体基板３０５、３０
６が接続されている。誘電体基板３０５上には、バイア
ス回路及び整合回路３０８が設けられ、トランジスタ３
０７と接続され、他方には入力端子３０１が接続されて
いる。一方、誘電体基板３０６上には、整合回路３１４
が設けられ、トランジスタ３０７と接続され、他方には
出力端子３０２が接続されている。

【００２１】更に、整合回路３１４には、搬送波の周波
数におけるλ／４線路３１３が接続されており、λ／４
線路３１３の他端にはコンデンサ３１０、３１１、及び
ドレイン端子３０３が接続されている。ここでコンデン
サ３１０、３１１はそれぞれ搬送波の周波数、変調波成
分でインピーダンスがほぼ短絡である。また、これらコ
ンデンサ３１０、３１１の他端は接地面３１２に接続さ
れて接地されている。更に、λ／４線路３１３は他面が
接地面である２枚の誘電体基板３０６、３０９に挟まれ
て、ストリップ構造をとっている。

【００２２】このように、バイアス回路のλ／４線路を
ストリップ構造とすることにより、特性インピーダンス
を低くすることができ、その結果トランジスタ３０７か
ら発生する相互変調歪みを低減することができる。

【００２３】なお、上記実施の形態では、分布定数線路
としてλ／４線路３１３を用いたが、線路の長さは必ず
しもλ／４である必要はない。 （実施の形態３）図４は、本発明にかかる実施の形態３
の低歪み電力増幅器の構成を示す斜視図及び断面図であ
る。図４において、トランジスタ４０７は金属板４０４
上に配置され、入力側、出力側にそれぞれ誘電体基板４
０５、４０６が接続されている。誘電体基板４０５上に
は、バイアス回路及び整合回路４０８が設けられ、トラ
ンジスタ４０７と接続され、他方には入力端子４０１が
接続されている。一方、誘電体基板４０６上には、整合
回路４０９が設けられ、トランジスタ４０７と接続さ
れ、他方には出力端子４０２が接続されている。

【００２４】更に、整合回路４０９には、搬送波の周波
数におけるλ／４線路４１０が接続されており、λ／４
線路４１０の他端にはコンデンサ４１１、４１２が接続
されている。ここでコンデンサ４１１、４１２はそれぞ
れ搬送波の周波数、変調周波数成分でインピーダンスが
ほぼ短絡である。また、これらコンデンサ４１１、４１
２の他端は接地面４１３に接続されて接地されている。
更にλ／４線路４１０は断面図に示すように、接地面４
１４までの距離が整合回路４０９におけるより小さくな
っている。

【００２５】ここで、整合回路４０９は基板裏面方向の
接地面までの距離が短くなると、同じインピーダンスを
実現するためには線路幅を狭くする必要があり、導体損
が増加し不利である。一方、λ／４線路４１０は基板裏
面方向の接地面までの距離が短い方が特性インピーダン
スを低くすることができ、電力増幅器の低歪み化が実現
できる。したがって、図４のような構成により、整合回
路４０９の導体損を増加させることなく、λ／４線路４
１０の特性インピーダンスを低くすることが可能であ
り、その結果トランジスタ４０７から発生する相互変調
歪みを低減することができる。

【００２６】なお、上記実施の形態では、分布定数線路
であるλ／４線路４１０と基板裏面方向の接地面４１４
との距離を、出力整合回路である整合回路４０９と接地
面４１４との距離よりも短い構成とすることにより、分
布定数線路の特性インピーダンスを低くしたが、これに
代えて、分布定数線路が構成されている誘電体の誘電率
を、出力整合回路が構成されている誘電体の誘電率より
も大きくすることにより、分布定数線路の特性インピー
ダンスを低くしてもよい。

【００２７】また、上記実施の形態では、分布定数線路
としてλ／４線路４１０を用いたが、線路の長さは必ず
しもλ／４である必要はない。

【００２８】

【発明の効果】以上述べたところから明らかなように本
発明は、回路スペースを大型化することなく、分布定数
線路の特性インピーダンスを下げることができ、トラン
ジスタから発生する相互変調歪みを低減することができ
るという長所を有する。

【図面の簡単な説明】

【図１】本発明にかかる実施の形態１の低歪み電力増幅
器の構成を示すブロック図である。

【図２】同実施の形態１における別の構成例を示すブロ
ック図である。

【図３】本発明にかかる実施の形態２の低歪み電力増幅
器の構成を示す斜視図である。

【図４】本発明にかかる実施の形態３の低歪み電力増幅
器の構成を示す斜視図及び断面図である。

【図５】従来の電力増幅器の構成を示すブロック図であ
る。

【符号の説明】

１０１、２０１、３０１、４０１、５０１ 入力端子 １０２、２０２、３０２、４０２、５０２ 出力端子 １０３、２０３、３０３、４０３、５０４ ドレイン端
子 １０４、２０４、３０７、４０７、５０５ トランジス
タ １０５、３１３、４１０、５１０ λ／４線路 １０８、３１２、４１３、４１４ 接地面 １０９、１１０、２０７、２０８、３１４、４０９ 整
合回路 ２０５ 分布定数線路 ３０４、４０４ 金属板 ３０５、３０６、３０９、４０５、４０６ 誘電体基板 ３０８、４０８ バイアス回路及び整合回路 ５０３ ゲート端子 ５０６、５０７ 整合回路

フロントページの続き (72)発明者 小杉 裕昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 久郷 伸一 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5J067 AA01 AA04 AA15 AA41 CA21 CA73 CA92 FA20 HA09 HA25 HA29 KA12 KA29 KA66 KA68 KS11 LS12 QA04 QS02 QS11 SA13 TA01 5J090 AA01 AA04 AA15 AA41 CA21 CA73 CA92 FA20 GN01 HA09 HA25 HA29 KA12 KA29 KA66 KA68 QA04 SA13 TA01 5J091 AA01 AA04 AA15 AA41 CA21 CA73 CA92 FA20 HA09 HA25 HA29 KA12 KA29 KA66 KA68 QA04 SA13 TA01 UW08

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電力増幅用のトランジスタと、そのトラ
   ンジスタの入力に接続された入力整合回路と、前記トラ
   ンジスタの出力に接続された出力整合回路と、一端が前
   記トランジスタの出力に接続されたバイアス電圧供給の
   ための分布定数線路と、一方が前記分布定数線路の他端
   に接続され、他方が接地されたコンデンサとを備えた低
   歪み電力増幅器であって、前記分布定数線路の特性イン
   ピーダンスが、前記低歪み電力増幅器の負荷のインピー
   ダンスより小さいことを特徴とする低歪み電力増幅器。
2. 【請求項２】 前記分布定数線路と同一平面上に存在す
   る接地面とを電磁界的に結合させることにより、前記分
   布定数線路の特性インピーダンスを下げたことを特徴と
   する請求項１に記載の低歪み電力増幅器。
3. 【請求項３】 前記分布定数線路がストリップ構造であ
   ることを特徴とする請求項１に記載の低歪み電力増幅
   器。
4. 【請求項４】 前記分布定数線路と基板裏面方向の接地
   面との距離が、前記出力整合回路と前記基板裏面方向の
   接地面との距離よりも短いことを特徴とする請求項１に
   記載の低歪み電力増幅器。
5. 【請求項５】 前記分布定数線路が構成されている誘電
   体の誘電率が、前記出力整合回路が構成されている誘電
   体の誘電率よりも大きいことを特徴とする請求項１に記
   載の低歪み電力増幅器。
6. 【請求項６】 前記トランジスタが２つのトランジスタ
   を用いたプッシュプル構成であることを特徴とする請求
   項１から５までのいずれかに記載の低歪み電力増幅器。
7. 【請求項７】 前記分布定数線路の両端が前記２つのト
   ランジスタの出力端子に接続され、前記分布定数線路の
   中央には他方が接地されたコンデンサが接続されている
   ことを特徴とする請求項６に記載の低歪み電力増幅器。