JP2001091766A - 無歪プレーナ光導波路 - Google Patents
無歪プレーナ光導波路Info
- Publication number
- JP2001091766A JP2001091766A JP2000271437A JP2000271437A JP2001091766A JP 2001091766 A JP2001091766 A JP 2001091766A JP 2000271437 A JP2000271437 A JP 2000271437A JP 2000271437 A JP2000271437 A JP 2000271437A JP 2001091766 A JP2001091766 A JP 2001091766A
- Authority
- JP
- Japan
- Prior art keywords
- core
- waveguide core
- layer
- waveguide
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12038—Glass (SiO2 based materials)
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、無歪プレーナ光導波路を提供す
る。 【解決手段】 本発明は上部及び下部クラッド層間には
さまれた導波路コア層を含むプレーナ光導波路に係り、
導波路コアを含む層のいわゆる“実効的”熱膨張係数
が、光導波路を支持する基板のそれとほぼ同じであるこ
とを特徴とする。
る。 【解決手段】 本発明は上部及び下部クラッド層間には
さまれた導波路コア層を含むプレーナ光導波路に係り、
導波路コアを含む層のいわゆる“実効的”熱膨張係数
が、光導波路を支持する基板のそれとほぼ同じであるこ
とを特徴とする。
Description
【０００１】技術分野 本発明はプレーナ光導波路、より具体的には、そのよう
な光導波路内で、歪により導入される複屈折を最小にす
るか除去するよう設計された光学層を用いたプレーナ光
導波路に係る。
な光導波路内で、歪により導入される複屈折を最小にす
るか除去するよう設計された光学層を用いたプレーナ光
導波路に係る。
【０００２】本発明の背景 現在、光通信システム中で有用で必要な機能を果す光デ
バイスは、典型的な場合、シリカ、シリコン又はニオブ
酸リチウムのような透明な材料のブロック、とりわけい
わゆる“プレーナ光導波路”を用いたブロック内に作ら
れる。プレーナ光導波路は、周囲の材料（クラッド）よ
り高い屈折率の材料の領域（コア）を用いた光デバイス
を通して規定された光路に沿って、光を導く、そのよう
なプレーナ光導波路は通常、シリコン基板上に二酸化シ
リコンのベース層（下部クラッド層）を堆積させ、次に
ファイバと同様に、光を閉じ込める導波路コアを形成す
るため、ドープされたシリカ層を堆積させることによ
り、形成される。標準的なリソグラフィ技術を用いて、
ドープされたシリカコア層は、長方形断面のコアを形成
するため、パターン形成される。この後者のパターン形
成に続いて、最上部クラッド層として働くよう、シリカ
の追加された層を堆積させる。
バイスは、典型的な場合、シリカ、シリコン又はニオブ
酸リチウムのような透明な材料のブロック、とりわけい
わゆる“プレーナ光導波路”を用いたブロック内に作ら
れる。プレーナ光導波路は、周囲の材料（クラッド）よ
り高い屈折率の材料の領域（コア）を用いた光デバイス
を通して規定された光路に沿って、光を導く、そのよう
なプレーナ光導波路は通常、シリコン基板上に二酸化シ
リコンのベース層（下部クラッド層）を堆積させ、次に
ファイバと同様に、光を閉じ込める導波路コアを形成す
るため、ドープされたシリカ層を堆積させることによ
り、形成される。標準的なリソグラフィ技術を用いて、
ドープされたシリカコア層は、長方形断面のコアを形成
するため、パターン形成される。この後者のパターン形
成に続いて、最上部クラッド層として働くよう、シリカ
の追加された層を堆積させる。
【０００３】しかし、作製中、シリコン及びシリカ間の
異なる熱膨張係数により導入されるあらゆる歪が、導波
路コア中に複屈折を導入する。不幸にも、この歪により
導入される複屈折は、導波路コア中で光の２つの垂直な
偏光モードを発生させ、わずかに異った伝搬速度で伝搬
させ、光の伝達及び光デバイスの動作に、悪影響を与
え。
異なる熱膨張係数により導入されるあらゆる歪が、導波
路コア中に複屈折を導入する。不幸にも、この歪により
導入される複屈折は、導波路コア中で光の２つの垂直な
偏光モードを発生させ、わずかに異った伝搬速度で伝搬
させ、光の伝達及び光デバイスの動作に、悪影響を与
え。
【０００４】そのため、プレーナ光導波路内の歪により
導入される複屈折を減すか除去するために、様々な解が
提案されてきた。１つの方法において、歪を解放するた
めに、導波路に近接して、深い溝が適切にエッチングさ
れる。たとえば、“歪解放溝を用いた偏光に敏感でない
導波路マルチプレクサ”、ナドラー（Ｎａｄｌｅｒ）
ら、ＥＣＯＣ ’９８、２０−２４頁、１９９８年９
月、マドリード、スペイン、を参照のこと。しかし、こ
の技術は製造コストを著しく増すと信じられている。
導入される複屈折を減すか除去するために、様々な解が
提案されてきた。１つの方法において、歪を解放するた
めに、導波路に近接して、深い溝が適切にエッチングさ
れる。たとえば、“歪解放溝を用いた偏光に敏感でない
導波路マルチプレクサ”、ナドラー（Ｎａｄｌｅｒ）
ら、ＥＣＯＣ ’９８、２０−２４頁、１９９８年９
月、マドリード、スペイン、を参照のこと。しかし、こ
の技術は製造コストを著しく増すと信じられている。
【０００５】別の方式において、下部クラッド層として
働くシリコン基板よりむしろドープされたシリカ基板
が、ドープされたシリカ導波路を支持するために用いら
れる。歪により導入される複屈折を減すか除去するため
に、ドープされたシリカ基板はドープされたシリカ基板
の温度係数に近い熱膨張係数を持つよう作られる。たと
えば、本件と権利者を同じくし、ここに含まれる米国特
許第５，４８３，６１３号を参照のこと。この中で述べ
られるように、後者の技術の背景にある理由は、“ドー
プされたシリカ基板と導波路要素層は、それらが冷却さ
れた時、同じ量だけ収縮し、収縮の異なる程度により生
じる熱的に導入される歪を本質的に除去する結果とな
る”、３：３−６行、ことである。別の方式、米国特許
第５，９３０，４３９号は、上部クラッド層の熱膨張係
数を、基板のそれに近くすることにより、従来の導波路
構造中で偏光感受性を低くすることができたことを、経
験的に発見したことを述べている。
働くシリコン基板よりむしろドープされたシリカ基板
が、ドープされたシリカ導波路を支持するために用いら
れる。歪により導入される複屈折を減すか除去するため
に、ドープされたシリカ基板はドープされたシリカ基板
の温度係数に近い熱膨張係数を持つよう作られる。たと
えば、本件と権利者を同じくし、ここに含まれる米国特
許第５，４８３，６１３号を参照のこと。この中で述べ
られるように、後者の技術の背景にある理由は、“ドー
プされたシリカ基板と導波路要素層は、それらが冷却さ
れた時、同じ量だけ収縮し、収縮の異なる程度により生
じる熱的に導入される歪を本質的に除去する結果とな
る”、３：３−６行、ことである。別の方式、米国特許
第５，９３０，４３９号は、上部クラッド層の熱膨張係
数を、基板のそれに近くすることにより、従来の導波路
構造中で偏光感受性を低くすることができたことを、経
験的に発見したことを述べている。
【０００６】不幸にも、上述の後者の技術は、導波路コ
ア中の歪に影響を与える要因を適切に考慮していない分
析に基いており、ここで述べている歪により導入される
複屈折を除く目的に用いる時、誤ることになるというこ
とを、認識していない。
ア中の歪に影響を与える要因を適切に考慮していない分
析に基いており、ここで述べている歪により導入される
複屈折を除く目的に用いる時、誤ることになるというこ
とを、認識していない。
【０００７】本発明の要約 本発明の指針に従うと、歪の両立性条件を基本にする歪
解析は、プレーナ光導波路の導波路コア層の合成された
性質は、歪により導入される複屈折を最適に減す目的
で、導波路コア中の歪を適切に評価するプレーナ光導波
路を作製するための構造及び技術を与えることが見い出
された。好ましいことに、プレーナ光導波路は導波路コ
ア層の“実効的”熱膨張係数が、基板のそれとほぼ同じ
であることを、独自の特徴とする。
解析は、プレーナ光導波路の導波路コア層の合成された
性質は、歪により導入される複屈折を最適に減す目的
で、導波路コア中の歪を適切に評価するプレーナ光導波
路を作製するための構造及び技術を与えることが見い出
された。好ましいことに、プレーナ光導波路は導波路コ
ア層の“実効的”熱膨張係数が、基板のそれとほぼ同じ
であることを、独自の特徴とする。
【０００８】詳細な記述 本発明は上部及び下部クラッド層間にはさまれた導波路
コア層を含むプレーナ光導波路に関するもので、導波路
コアを含む層のいわゆる“実効的”熱膨張係数が、光導
波路を支持する基板のそれとほぼ同じであることを特徴
とする。従来技術と異なり、本発明は歪両立性条件に基
いて見い出された解析を用いる。この条件は、“導波路
コア層”と以後呼ぶ導波路コアを含む層の合成された性
質を、指定し、重要である。
コア層を含むプレーナ光導波路に関するもので、導波路
コアを含む層のいわゆる“実効的”熱膨張係数が、光導
波路を支持する基板のそれとほぼ同じであることを特徴
とする。従来技術と異なり、本発明は歪両立性条件に基
いて見い出された解析を用いる。この条件は、“導波路
コア層”と以後呼ぶ導波路コアを含む層の合成された性
質を、指定し、重要である。
【０００９】本発明の原理の一般性又は適応性を損うこ
となく、本発明について、シリコン基板を有する従来の
構造を用いたプレーナ光導波路に関して述べる。本発明
はドープされたシリカ、ニオブ酸リチウム及び同様のも
のといった異なる材料の基板を用いた他の型の導波路構
造にも等しく適用できることを、明確に理解すべきであ
る。
となく、本発明について、シリコン基板を有する従来の
構造を用いたプレーナ光導波路に関して述べる。本発明
はドープされたシリカ、ニオブ酸リチウム及び同様のも
のといった異なる材料の基板を用いた他の型の導波路構
造にも等しく適用できることを、明確に理解すべきであ
る。
【００１０】図１を参照すると、一方の側に下部クラッ
ド層１１５が形成された基板１１０を含むプレーナ光導
波路１０５を有する光デバイス１００の概略図が示され
ている。基板１１０は光デバイス１００のための機械的
安定性を与えるのに十分な厚さをもつ。従来のプレーナ
導波路構造において、基板１１０はシリコンウエハで、
下部クラッド層１１５として、約１０−２０μｍのＳｉ
Ｏ2層を有する。下部クラッド層１１５は熱的に成長さ
せるか、基板１１０の表面上に堆積するＳｉＯ 2を生成
する高温において反応性気体を混合させることによって
堆積させる。
ド層１１５が形成された基板１１０を含むプレーナ光導
波路１０５を有する光デバイス１００の概略図が示され
ている。基板１１０は光デバイス１００のための機械的
安定性を与えるのに十分な厚さをもつ。従来のプレーナ
導波路構造において、基板１１０はシリコンウエハで、
下部クラッド層１１５として、約１０−２０μｍのＳｉ
Ｏ2層を有する。下部クラッド層１１５は熱的に成長さ
せるか、基板１１０の表面上に堆積するＳｉＯ 2を生成
する高温において反応性気体を混合させることによって
堆積させる。
【００１１】下部クラッド層１１５上に堆積させたシリ
カの第２の層は、マスクされ、エッチングされ、１ない
し複数の導波路コア１２０を形成する。それは通常数ミ
クロンの厚さである。導波路コアの中に光を閉じ込める
ように、コア層１２０の屈折率は、コアにたとえばゲル
マニア、リン酸化物、ホウ素酸化物、フッ素、チタン又
はそれらの組合せをドーピングすることにより、下部ク
ラッド層１１５のそれより高くする。典型的な場合、屈
折率の差は、約１０-2である。下部クラッドと同じ屈折
率を有するシリカの別の層が、導波路コア１２０上に形
成され、導波路コア１２０の三方を完全に被覆するよう
に、下部クラッド層１１５と連続した構造を形成する。
この後者の堆積させたシリカ層の一部は、上部クラッド
層１２５となり、残りの材料は仮想的に示された“導波
路コア層”１２５とここで呼ばれ、導波路コア１２０を
含むものの中に含まれる。
カの第２の層は、マスクされ、エッチングされ、１ない
し複数の導波路コア１２０を形成する。それは通常数ミ
クロンの厚さである。導波路コアの中に光を閉じ込める
ように、コア層１２０の屈折率は、コアにたとえばゲル
マニア、リン酸化物、ホウ素酸化物、フッ素、チタン又
はそれらの組合せをドーピングすることにより、下部ク
ラッド層１１５のそれより高くする。典型的な場合、屈
折率の差は、約１０-2である。下部クラッドと同じ屈折
率を有するシリカの別の層が、導波路コア１２０上に形
成され、導波路コア１２０の三方を完全に被覆するよう
に、下部クラッド層１１５と連続した構造を形成する。
この後者の堆積させたシリカ層の一部は、上部クラッド
層１２５となり、残りの材料は仮想的に示された“導波
路コア層”１２５とここで呼ばれ、導波路コア１２０を
含むものの中に含まれる。
【００１２】本発明の指針に従うと、導波路コア層１３
０の合成された性質を含む歪両立条件に基く歪解析は、
歪により導入される複屈折を最適に減少させるために、
導波路コア中の歪をより適切に評価するプレーナ光導波
路作製用の技術及び構造を与えることを見い出した。好
ましいことに、プレーナ光導波路は、導波路コア層１２
５の“実効的”熱膨張係数が、以下でより詳細に述べる
ように、基板１１０のそれとほぼ同じであることを、独
自の特徴とする。
０の合成された性質を含む歪両立条件に基く歪解析は、
歪により導入される複屈折を最適に減少させるために、
導波路コア中の歪をより適切に評価するプレーナ光導波
路作製用の技術及び構造を与えることを見い出した。好
ましいことに、プレーナ光導波路は、導波路コア層１２
５の“実効的”熱膨張係数が、以下でより詳細に述べる
ように、基板１１０のそれとほぼ同じであることを、独
自の特徴とする。
【００１３】本発明の原理をより理解するために、プレ
ーナ光導波路１０５と同様に基板上に作製された薄膜層
から成る多層ヘテロ構造中の応力を最初に調べることが
有益であろう。図２を参照すると、もし多層ヘテロ構造
１３５が温度Δｔだけ均一に加熱され、次に冷却される
なら、層の歪σの表現は以下のように書ける。（ｉ＝
０，１，・・・ｎで、ｉ＝０は基板をさし、ｎは層の数
をさす。）：
ーナ光導波路１０５と同様に基板上に作製された薄膜層
から成る多層ヘテロ構造中の応力を最初に調べることが
有益であろう。図２を参照すると、もし多層ヘテロ構造
１３５が温度Δｔだけ均一に加熱され、次に冷却される
なら、層の歪σの表現は以下のように書ける。（ｉ＝
０，１，・・・ｎで、ｉ＝０は基板をさし、ｎは層の数
をさす。）：
【数７】 ここで、σiは熱膨張係数、Ｔiは温度により導入された
層中の剪断応力で関数Ｋ iは層のスティフネスを特徴づ
け、次式で与えられる。
層中の剪断応力で関数Ｋ iは層のスティフネスを特徴づ
け、次式で与えられる。
【数８】 ここで、ｈiは層の厚さで、Ｅi *＝Ｅi／１−νiは層の
一般化されたヤングモジュラスである。Ｅiはヤングモ
ジュラス、νiは層のポアソン比である。式（１）の第
１項は層の非拘束熱膨張で、一方第２項は剪断応力Ｔi
によるもので、これらの力は層厚に渡って一様に分布
し、層の幅方向には変位はないという仮定で計算され
る。
一般化されたヤングモジュラスである。Ｅiはヤングモ
ジュラス、νiは層のポアソン比である。式（１）の第
１項は層の非拘束熱膨張で、一方第２項は剪断応力Ｔi
によるもので、これらの力は層厚に渡って一様に分布
し、層の幅方向には変位はないという仮定で計算され
る。
【００１４】歪両立性の条件σi＝σoを用いると、次式
を得る。
を得る。
【数９】 この後者の式は、基板中の歪はヘテロ構造の層の歪に等
しくなければならないという事実に従う。
しくなければならないという事実に従う。
【００１５】Σi＝0 n Ｔi＝０という条件を用い、式
（２）を平衡条件に入れると、次の関係を得る。
（２）を平衡条件に入れると、次の関係を得る。
【数１０】
【００１６】厚い基板上に作製された薄膜層の場合、式
（４）はΣi=0 nαiＫi＝αoＫo及びΣi=0 nＫi＝Ｋoの
（但し、Ｋi》Ｋo）の仮定の下で、
（４）はΣi=0 nαiＫi＝αoＫo及びΣi=0 nＫi＝Ｋoの
（但し、Ｋi》Ｋo）の仮定の下で、
【数１１】 となる。
【００１７】上で展開した歪両立解析に基くと、導波路
コア層１３０中に温度により導入される力Ｔwは、式
（５）の形になることが見い出せた。しかし、導波路コ
ア層１３０の弾性的及び熱的特性は、導波路コア１２０
及び合成された性質のため、導波路コア層１３０中にあ
る上部クラッド１２５の部分の両方の構造的特性によ
り、影響を受ける。その結果、導波路コア層１３０の
“実効的”熱膨張係数とともに“実効的”ヤングモジュ
ラスは、それぞれ導波部コア又は上部クラッド材料のそ
れとは異なる。これらの“実効的”又は重みづけされた
要因は、導波路コア層１３０の合成された又は複合的な
性質を表わし、導波路コア層１３０内の歪に影響を与え
る要因を適切に計算することができる。
コア層１３０中に温度により導入される力Ｔwは、式
（５）の形になることが見い出せた。しかし、導波路コ
ア層１３０の弾性的及び熱的特性は、導波路コア１２０
及び合成された性質のため、導波路コア層１３０中にあ
る上部クラッド１２５の部分の両方の構造的特性によ
り、影響を受ける。その結果、導波路コア層１３０の
“実効的”熱膨張係数とともに“実効的”ヤングモジュ
ラスは、それぞれ導波部コア又は上部クラッド材料のそ
れとは異なる。これらの“実効的”又は重みづけされた
要因は、導波路コア層１３０の合成された又は複合的な
性質を表わし、導波路コア層１３０内の歪に影響を与え
る要因を適切に計算することができる。
【００１８】しかし、“実効的”ヤングモジュラス及び
“実効的”熱膨張係数は、以下の解析に基いて評価でき
る。図３を参照すると、厚さｈは単一層構造１４０は、
異なる領域の材料１４５（Ａ）及び１５０（Ｂ）から成
る。それぞれ一般化されたヤングモジュラスＥA *，ＥB *
及び熱膨張係数αA，αBをもつ。ここで、ＥA *＝ＥA／
１−νA及びＥB *＝ＥB／１−νBである。同様に、ＥA，
ＥBは材料Ａ及びＢのヤングモジュラス、νA及びνBは
ポアソン比である。軸方向又は縦方向（Ｚ軸）に沿って
印加された引張り力Ｔは、以下のように全歪εを生じ
る。
“実効的”熱膨張係数は、以下の解析に基いて評価でき
る。図３を参照すると、厚さｈは単一層構造１４０は、
異なる領域の材料１４５（Ａ）及び１５０（Ｂ）から成
る。それぞれ一般化されたヤングモジュラスＥA *，ＥB *
及び熱膨張係数αA，αBをもつ。ここで、ＥA *＝ＥA／
１−νA及びＥB *＝ＥB／１−νBである。同様に、ＥA，
ＥBは材料Ａ及びＢのヤングモジュラス、νA及びνBは
ポアソン比である。軸方向又は縦方向（Ｚ軸）に沿って
印加された引張り力Ｔは、以下のように全歪εを生じ
る。
【数１２】 ここで、ＡA及びＡBはそれぞれ合計した断面積、ＷA及
びＷBは材料Ａ及びＢの合計した全幅である。しかし、
もし単一層構造１４０が均一で、同様に対応した部分に
分割されるなら、歪εは以下のように表わされるであろ
う。
びＷBは材料Ａ及びＢの合計した全幅である。しかし、
もし単一層構造１４０が均一で、同様に対応した部分に
分割されるなら、歪εは以下のように表わされるであろ
う。
【数１３】 ここで、Ａは層の全断面積で、ＥAB *はいわゆる“実効
的”ヤングモジュラスである。式（７）を式（６）と比
較すると、合成単一層構造１４０の“実効的”ヤングモ
ジュラスＥAB *は、以下のように表わせることがわか
る。
的”ヤングモジュラスである。式（７）を式（６）と比
較すると、合成単一層構造１４０の“実効的”ヤングモ
ジュラスＥAB *は、以下のように表わせることがわか
る。
【数１４】 ここでχeは比ＥA *／ＥB *で比ＷA／ＷBである。
【００１９】同様に、合成単一層構造１４０の“実効
的”熱膨張係数を見い出すことができる。もし、単一層
構造１４０が温度Δｔだけ一様に加熱されるなら、熱的
に導入される歪及び力の両立性条件は、以下の関係を必
要とする。
的”熱膨張係数を見い出すことができる。もし、単一層
構造１４０が温度Δｔだけ一様に加熱されるなら、熱的
に導入される歪及び力の両立性条件は、以下の関係を必
要とする。
【数１５】 ここで、αA及びαBは材料Ａ及びＢの熱膨張係数、ＴA
及びＴBは熱的に導入される力である。式（９）は以下
のように書き直すことができる。
及びＴBは熱的に導入される力である。式（９）は以下
のように書き直すことができる。
【数１６】 式（１０）から、層に働く力ＴA及びＴB、全軸コンプラ
イアンスλの以下の式を得る。
イアンスλの以下の式を得る。
【数１７】 熱的に導入される歪εは、従って以下のように表わすこ
とができる。
とができる。
【数１８】 やはり、単一層構造１４０が均一なら、歪εは以下のよ
うに表わすことができる。
うに表わすことができる。
【数１９】 ここで、αAB *は層の“実効的”熱膨張係数である。式
（１３）を式（１２）と比べると、合成単一層構造１４
０の“実効的”熱膨張係数αAB *は、以下のように表わ
すことができる。
（１３）を式（１２）と比べると、合成単一層構造１４
０の“実効的”熱膨張係数αAB *は、以下のように表わ
すことができる。
【数２０】
【００２０】“実効的”ヤングモジュラス及び“実効
的”熱膨張係数が導波路コア層の合成された性質を表わ
す限り、導波路コア層１２０中に温度変化により導入さ
れる力Ｔwは、以下のように、式（３），（５），
（８）及び（１４）に基いて、見い出すことができる。
導波路コア１２０は材料Ａで、上部クラッド１２５は材
料Ｂである。
的”熱膨張係数が導波路コア層の合成された性質を表わ
す限り、導波路コア層１２０中に温度変化により導入さ
れる力Ｔwは、以下のように、式（３），（５），
（８）及び（１４）に基いて、見い出すことができる。
導波路コア１２０は材料Ａで、上部クラッド１２５は材
料Ｂである。
【数２１】 ここで、χweは導波路コアの材料の一般化されたヤング
モジュラスＥcore *の上部クラッドの材料の一般化され
たヤングモジュラスＥuc *に対する比Ｅcore *／Ｅ
uc *で、χwlは導波路コアの合計した幅Ｗcoreの導波路
コア層中の上部クラッドの合計した幅Ｗucに対する比Ｗ
core *／Ｗuc *で、ｈwは導波路コア層の厚さ、αoは基板
の熱膨張係数である。
モジュラスＥcore *の上部クラッドの材料の一般化され
たヤングモジュラスＥuc *に対する比Ｅcore *／Ｅ
uc *で、χwlは導波路コアの合計した幅Ｗcoreの導波路
コア層中の上部クラッドの合計した幅Ｗucに対する比Ｗ
core *／Ｗuc *で、ｈwは導波路コア層の厚さ、αoは基板
の熱膨張係数である。
【００２１】本発明の原理に従うと、無歪導波路コア１
２０を得るための原理は、もし導波路コア層１３０内に
圧縮又は引張りが無いなら、導波路コア中には容易に評
価できる歪は無いと予想できる。この条件Ｔw＝０下
で、式（１５）から導波路コア層１２５の“実効的”熱
膨張係数αw *は、基板１１０のそれと同じである、すな
わちαw *＝αoである必要があるという重要な結果が得
られる。そして式（１５）を代入すると、次のように書
き直すことができる。
２０を得るための原理は、もし導波路コア層１３０内に
圧縮又は引張りが無いなら、導波路コア中には容易に評
価できる歪は無いと予想できる。この条件Ｔw＝０下
で、式（１５）から導波路コア層１２５の“実効的”熱
膨張係数αw *は、基板１１０のそれと同じである、すな
わちαw *＝αoである必要があるという重要な結果が得
られる。そして式（１５）を代入すると、次のように書
き直すことができる。
【数２２】
【００２２】好ましい実施例において、導波路コア層１
３０の“実効的”熱膨張係数は、上部クラッド層１２５
にたとえば適当な量のゲルマニア、リン酸化物、ホウ素
酸化物、フッ素、チタン又はそれらの組合せを適切にド
ーピングし、式（１６）から導かれる以下の式に従っ
て、最適な熱膨張係数αucをもつようにすることによっ
て、基板１１０と容易に同じにすることができる。
３０の“実効的”熱膨張係数は、上部クラッド層１２５
にたとえば適当な量のゲルマニア、リン酸化物、ホウ素
酸化物、フッ素、チタン又はそれらの組合せを適切にド
ーピングし、式（１６）から導かれる以下の式に従っ
て、最適な熱膨張係数αucをもつようにすることによっ
て、基板１１０と容易に同じにすることができる。
【数２３】
【００２３】あるいは、比χwe，χwl又は導波路コアの
熱膨張係数αcoreは、導波路コア層１３０の“実効的”
熱膨張係数が基板１１０のそれと同様に整合するよう調
整又は設計できる。
熱膨張係数αcoreは、導波路コア層１３０の“実効的”
熱膨張係数が基板１１０のそれと同様に整合するよう調
整又は設計できる。
【００２４】以下の表Ｉは、異なる比χwlに対する上部
クラッド１２５のこの“最適”熱膨張係数αｕｃの関係
を示す。この場合、１１μｍ層のＳｉＯ2上部クラッド
（νi＝０．２，Ｅuc *＝１０．５×１０-6ｐｓｉ）、４
μｍ厚の導波路コア層（νcor e＝０．２，Ｅcore＝１
０．５×１０-6ｐｓｉ、αcore＝１．５×１０-6ｌ／
℃）及び１５μｍ厚のＳｉＯ2下部クラッド（νic＝
０．２，Ｅlc *＝１０．５×１０-6ｐｓｉ、αic＝１．
５×１０-6ｌ／℃）が、０．６２５ｍｍ厚のＳｉ基板
（νo＝０．２，Ｅ3 *＝１７．５×１０-6ｐｓｉ、αo＝
３．２×１０-6ｌ／℃）上に形成され、χwe＝１であ
る。
クラッド１２５のこの“最適”熱膨張係数αｕｃの関係
を示す。この場合、１１μｍ層のＳｉＯ2上部クラッド
（νi＝０．２，Ｅuc *＝１０．５×１０-6ｐｓｉ）、４
μｍ厚の導波路コア層（νcor e＝０．２，Ｅcore＝１
０．５×１０-6ｐｓｉ、αcore＝１．５×１０-6ｌ／
℃）及び１５μｍ厚のＳｉＯ2下部クラッド（νic＝
０．２，Ｅlc *＝１０．５×１０-6ｐｓｉ、αic＝１．
５×１０-6ｌ／℃）が、０．６２５ｍｍ厚のＳｉ基板
（νo＝０．２，Ｅ3 *＝１７．５×１０-6ｐｓｉ、αo＝
３．２×１０-6ｌ／℃）上に形成され、χwe＝１であ
る。
【表１】
【００２５】上のパラメータに対する最適熱膨張係数α
ucの依存性がより詳細に、図４に示されている。無歪導
波路コアの場合、上部クラッド層１２５の最適熱膨張係
数α ucが、導波路コア層１３０内の導波路コア１２０の
形状の関係を特徴づける比χ wlに依存することは、注目
に値する。導波路コア１２０が次第に導波路コア層１３
０のより小さな割合を占める時、上部クラッド層１２５
の最適熱膨張係数αucは、予測通り、基板１１０の熱膨
張係数からずれ、近づく。面白いことに、もし導波路コ
アのヤングモジュラスＥcore *が、上部クラッドのヤン
グモジュラスより次第に大きくなると、上部クラッド層
の最適熱膨張係数αucは、基板の熱膨張係数αoから次
第にずれ、逆の場合は逆になることも観察すべきであ
る。
ucの依存性がより詳細に、図４に示されている。無歪導
波路コアの場合、上部クラッド層１２５の最適熱膨張係
数α ucが、導波路コア層１３０内の導波路コア１２０の
形状の関係を特徴づける比χ wlに依存することは、注目
に値する。導波路コア１２０が次第に導波路コア層１３
０のより小さな割合を占める時、上部クラッド層１２５
の最適熱膨張係数αucは、予測通り、基板１１０の熱膨
張係数からずれ、近づく。面白いことに、もし導波路コ
アのヤングモジュラスＥcore *が、上部クラッドのヤン
グモジュラスより次第に大きくなると、上部クラッド層
の最適熱膨張係数αucは、基板の熱膨張係数αoから次
第にずれ、逆の場合は逆になることも観察すべきであ
る。
【００２６】加えて、導波路コアと同じ熱膨張係数（α
o＝αcore）をもつドーピング基板１１０は、上部クラ
ッド層の最適熱膨張係数αucが基板１１０のそれと整合
する必要がある。そのようにする際、式（１７）からχ
we又はχwlのいずれかの変化は、上部クラッド１２５の
最適熱膨張係数の値、従って導波路コア１２０中の歪に
影響を与えないことに注意する必要がある。
o＝αcore）をもつドーピング基板１１０は、上部クラ
ッド層の最適熱膨張係数αucが基板１１０のそれと整合
する必要がある。そのようにする際、式（１７）からχ
we又はχwlのいずれかの変化は、上部クラッド１２５の
最適熱膨張係数の値、従って導波路コア１２０中の歪に
影響を与えないことに注意する必要がある。
【００２７】しかし、ゼロ圧縮又は引張りの条件にあわ
ない場合、すなわちαw *≠αoの場合を考えることにな
る。すると、導波路コア層１３０内の歪は、導波路コア
層１３０の“実効的”ヤングモジュラスＥw *を最適に減
すことにより、最小にすることができる。歪を減少させ
ないが、導波路コア１２０の低い幅対高さ比が好まし
い。なぜなら、それらは導波路コア層全体の厚さを減
し、より一様な歪分布を導くからである。
ない場合、すなわちαw *≠αoの場合を考えることにな
る。すると、導波路コア層１３０内の歪は、導波路コア
層１３０の“実効的”ヤングモジュラスＥw *を最適に減
すことにより、最小にすることができる。歪を減少させ
ないが、導波路コア１２０の低い幅対高さ比が好まし
い。なぜなら、それらは導波路コア層全体の厚さを減
し、より一様な歪分布を導くからである。
【００２８】図５には、導波路コアのそれに規格化され
た実効ヤングモジュラスＥw *の依存性が示されている。
導波路コアのヤングモジュラスＥcore *と上部クラッド
のそれが同じ（χwe＝１）時、比χwlの変化は導波路コ
ア層の“実効的”ヤングモジュラス、従って歪に、影響
を与えない。しかし、もし基板のヤングモジュラスが典
型的な場合にあるように、上部クラッドのそれより大き
い（χwe＞１）なら、モジュラス間の差が小さくても、
比χwlを増すか、“実効的”ヤングモジュラスを下るの
と同様、比χwlを減し、従って導波路コア中の歪は減少
する。
た実効ヤングモジュラスＥw *の依存性が示されている。
導波路コアのヤングモジュラスＥcore *と上部クラッド
のそれが同じ（χwe＝１）時、比χwlの変化は導波路コ
ア層の“実効的”ヤングモジュラス、従って歪に、影響
を与えない。しかし、もし基板のヤングモジュラスが典
型的な場合にあるように、上部クラッドのそれより大き
い（χwe＞１）なら、モジュラス間の差が小さくても、
比χwlを増すか、“実効的”ヤングモジュラスを下るの
と同様、比χwlを減し、従って導波路コア中の歪は減少
する。
【００２９】導波路コア層の合成された性質を含む歪の
両立性の条件に基いて行われる上述の応力解析により、
このように歪により導入される複屈折を減すように、選
択された材料に対する層の構造的寸法が与えられれば、
導波路層の最適な熱的及び弾性的特性が得られる。より
具体的には、プレーナ光導波路は、導波路コア層の“実
効的”熱膨張係数が基板のそれとほぼ同じであることを
独自の特徴とする。このことは様々な方式で実現できる
が、上部クラッドの熱膨張係数を適切に選択することに
より行うのが好ましい。本発明のプレーナ光導波路は、
特に光学フィルタ、マルチプレクサ、デマルチプレク
サ、ビームスプリッタ、光学タップを含む各種光デバイ
ス中で用いることができる。
両立性の条件に基いて行われる上述の応力解析により、
このように歪により導入される複屈折を減すように、選
択された材料に対する層の構造的寸法が与えられれば、
導波路層の最適な熱的及び弾性的特性が得られる。より
具体的には、プレーナ光導波路は、導波路コア層の“実
効的”熱膨張係数が基板のそれとほぼ同じであることを
独自の特徴とする。このことは様々な方式で実現できる
が、上部クラッドの熱膨張係数を適切に選択することに
より行うのが好ましい。本発明のプレーナ光導波路は、
特に光学フィルタ、マルチプレクサ、デマルチプレク
サ、ビームスプリッタ、光学タップを含む各種光デバイ
ス中で用いることができる。
【００３０】ここで述べた実施例は、単に本発明の原理
の例であることを理解すべきである。当業者には本発明
の原理を具体化する様々な修正ができる可能性があり、
それらは本発明の精神及び視野の中に入る。
の例であることを理解すべきである。当業者には本発明
の原理を具体化する様々な修正ができる可能性があり、
それらは本発明の精神及び視野の中に入る。
【図１】本発明の原理に従う光デバイスの概略断面図で
ある。
ある。
【図２】プレーナ光導波路のための歪解析モデルを展開
するために有用な多層薄膜ヘテロ構造の概略断面図であ
る。
するために有用な多層薄膜ヘテロ構造の概略断面図であ
る。
【図３】実効ヤングモジュラス及び実効熱膨張係数を導
出するのに有用な合成薄膜層の概略断面図である。
出するのに有用な合成薄膜層の概略断面図である。
【図４】χwe及びχlの比の関数として、最適熱膨張係
数の依存性を示すグラフの図である。
数の依存性を示すグラフの図である。
【図５】χwe及びχlの比の関数として、規格化された
“実効的”ヤングモジュラスの依存性を示すグラフの図
である。
“実効的”ヤングモジュラスの依存性を示すグラフの図
である。
１００ 光デバイス １０５ プレーナ光導波路 １１０ 基板 １１５ 下部クラッド層 １２０ コア層，導波路コア １２５ 上部クラッド層 １３０ 導波路コア層 １３５ ヘテロ構造 １４０ 単一層構造 １４５ 材料（Ａ） １５０ 材料（Ｂ）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１０月６日（２０００．１０．
６）
６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【数１】 で与えられ、χweは導波路コアの材料の一般化されたヤ
ングモジュラスＥcore *の上部クラッドの材料の一般化
されたヤングモジュラスＥuc *に対する比Ｅcore *／Ｅuc
*；χwlは導波路コアの合計した幅Ｗcoreの導波路コア
層中の上部クラッドの合計した幅Ｗｕｃに対する比Ｗ
core *／Ｗuc *；αcoreは導波路コアの実効熱膨張係数；
αucは上部クラッド層の実効熱膨張係数である請求項１
記載のプレーナ光導波路。
ングモジュラスＥcore *の上部クラッドの材料の一般化
されたヤングモジュラスＥuc *に対する比Ｅcore *／Ｅuc
*；χwlは導波路コアの合計した幅Ｗcoreの導波路コア
層中の上部クラッドの合計した幅Ｗｕｃに対する比Ｗ
core *／Ｗuc *；αcoreは導波路コアの実効熱膨張係数；
αucは上部クラッド層の実効熱膨張係数である請求項１
記載のプレーナ光導波路。
【数２】 で与えられ、αoは基板の熱膨張係数である請求項２記
載のプレーナ光導波路。
載のプレーナ光導波路。
【数３】 により与えられ、χweは導波路コアの材料の一般化され
たヤングモジュラス、Ｅ core *の上部クラッドの材料の
一般化されたヤングモジュラス、Ｅuc *に対する比Ｅ
core *／Ｅuc *；χwlは導波路コアの合計した幅、Ｗcore
の導波路コア層中の上部クラッドの合計した幅Ｗucに対
する比Ｗcore *／Ｗuc *；ｈwは導波路コア層の厚さ；α
ucは前記上部クラッド層の熱膨張係数である請求項１記
載のプレーナ光導波路。
たヤングモジュラス、Ｅ core *の上部クラッドの材料の
一般化されたヤングモジュラス、Ｅuc *に対する比Ｅ
core *／Ｅuc *；χwlは導波路コアの合計した幅、Ｗcore
の導波路コア層中の上部クラッドの合計した幅Ｗucに対
する比Ｗcore *／Ｗuc *；ｈwは導波路コア層の厚さ；α
ucは前記上部クラッド層の熱膨張係数である請求項１記
載のプレーナ光導波路。
【数４】 で与えられ、χweは導波路コアの材料の一般化されたヤ
ングモジュラス、Ｅcore *の上部クラッドの材料の一般
化されたヤングモジュラス、Ｅuc *に対する比、Ｅ core *
／Ｅuc *；χwlは導波路コアの合計した幅、Ｗcoreの導
波路コア層中の上部クラッドの合計した幅、Ｗucに対す
る比、Ｗcore *／Ｗuc *；αcoreは導波路コアの実効熱膨
張係数、αucは上部クラッド層の実効熱膨張係数である
請求項１１記載のプロセス。
ングモジュラス、Ｅcore *の上部クラッドの材料の一般
化されたヤングモジュラス、Ｅuc *に対する比、Ｅ core *
／Ｅuc *；χwlは導波路コアの合計した幅、Ｗcoreの導
波路コア層中の上部クラッドの合計した幅、Ｗucに対す
る比、Ｗcore *／Ｗuc *；αcoreは導波路コアの実効熱膨
張係数、αucは上部クラッド層の実効熱膨張係数である
請求項１１記載のプロセス。
【数５】 で与えられ、αoは基板の熱膨張係数である最適熱膨張
係数をもつように調整する工程を更に含む請求項５記載
のプロセス。
係数をもつように調整する工程を更に含む請求項５記載
のプロセス。
【数６】 で与えられ、χweは導波路コアの材料の一般化されたヤ
ングモジュラス、Ｅcore *の上部クラッドの材料の一般
化されたヤングモジュラス、Ｅuc *に対する比；χ wlは
導波路コアの合計した幅、Ｗcoreの導波路コア層中の上
部クラッドの合計した幅、Ｗucに対する比Ｗcore *／Ｗ
uc *；ｈwは導波路コア層の厚さ；αucは前記上部クラッ
ド層の熱膨張係数である請求項１１記載のプロセス。
ングモジュラス、Ｅcore *の上部クラッドの材料の一般
化されたヤングモジュラス、Ｅuc *に対する比；χ wlは
導波路コアの合計した幅、Ｗcoreの導波路コア層中の上
部クラッドの合計した幅、Ｗucに対する比Ｗcore *／Ｗ
uc *；ｈwは導波路コア層の厚さ；αucは前記上部クラッ
ド層の熱膨張係数である請求項１１記載のプロセス。
Claims (1)
- 【特許請求の範囲】 【請求項１】 上部及び下部クラッド層間に形成された
少くとも１つの導波路コアを有する基板上の上部及び下
部クラッド層を含み、前記導波路コア及び前記上部クラ
ッド層の一部は、導波路コア層を構成し、改善は前記導
波路コア層は前記基板の熱膨張係数に本質的に近いか等
しい実効熱膨張係数を有することにあるプレーナ光導波
路。 【請求項２】 前記導波路コア層の実効熱膨張係数αw *
は 【数１】 で与えられ、χweは導波路コアの材料の一般化されたヤ
ングモジラスＥcore *の上部クラッドの材料の一般化さ
れたヤングモジュラスＥuc *に対する比Ｅcore *／
Ｅuc *；χwlは導波路コアの合計した幅Ｗcoreの導波路
コア層中の上部クラッドの合計した幅Ｗｕｃに対する比
Ｗcore *／Ｗuc *；αcoreは導波路コアの実効熱膨張係
数；αucは上部クラッド層の実効熱膨張係数である請求
項１記載のプレーナ光導波路。 【請求項３】 前記上記クラッド層は前記導波路コアが
容易に評価できる歪を持たないよう最適熱膨張係数αuc
をもち、前記最適熱膨張係数は、 【数２】 で与えられ、αoは基板の熱膨張係数である請求項２記
載のプレーナ光導波路。 【請求項４】 前記上記クラッド層は前記最適熱膨張係
数αｕｃが不随するレベルでドーパントを含む請求項３
記載のプレーナ光導波路。 【請求項５】 前記ドーパントはゲルマニア、リン酸化
物、ホウ素酸化物、フッ素及びチタンから選択される請
求項４記載のプレーナ光導波路。 【請求項６】 前記上部及び下部クラッド層は、前記少
くとも１つの導波路コアの側面を完全に被覆するように
連続した構造を形成する請求項１記載のプレーナ光導波
路。 【請求項７】 前記導波路コアは前記上部及び下部クラ
ッド層の屈折率より高い屈折率を有する請求項１記載の
プレーナ光導波路。 【請求項８】 前記導波路コアと前記上部及び下部クラ
ッド層の屈折率の差は約１０-2である請求項７記載のプ
レーナ光導波路。 【請求項９】 前記基板はシリコンで形成され、前記導
波路コア及び上記及び下部層はシリコン酸化物で形成さ
れる請求項１記載のプレーナ光導波路。 【請求項１０】 前記導波路コア中に熱的に導入される
剪断応力Ｔwは、前記導波路コア層の実効的熱膨張係数
αw *と基板の熱膨張係数αoの差に従い 【数３】 により与えられ、χweは導波路コアの材料の一般化され
たヤングモジュラス、Ｅ core *の上部クラッドの材料の
一般化されたヤングモジュラス、Ｅuc *に対する比Ｅ
core *／Ｅuc *；χwlは導波路コアの合計した幅、Ｗcore
の導波路コア層中の上部クラッドの合計した幅Ｗucに対
する比Ｗcore *／Ｗuc *；ｈwは導波路コア層の厚さ；α
ucは前記上部クラッド層の熱膨張係数である請求項１記
載のプレーナ光導波路。 【請求項１２】 基板上に上部及び下部クラッド層を形
成する工程、前記上部及び下部クラッド層間に少くとも
１つの導波路コアを形成し、前記導波路コア及び前記上
部クラッド層の一部は、導波路コア層を構成する工程、
前記導波路コア層の実効熱膨張係数を前記基板の熱膨張
係数に本質的に近いか等しいように調整する工程を含む
プレーナ光導波路の作製プロセス。 【請求項１３】 前記導波路コア層の実効熱膨張係数α
w *は、 【数４】 で与えられ、χweは導波路コアの材料の一般化されたヤ
ングモジュラス、Ｅcore *の上部クラッドの材料の一般
化されたヤングモジュラス、Ｅuc *に対する比、Ｅ core *
／Ｅuc *；χwlは導波路コアの合計した幅、Ｗcoreの導
波路コア層中の上部クラッドの合計した幅、Ｗucに対す
る比、Ｗcore *／Ｗuc *；αcoreは導波路コアの実効熱膨
張係数、αucは上部クラッド層の実効熱膨張係数である
請求項１２記載のプロセス。 【請求項１４】 前記上部クラッド層の実効熱膨張係数
は、 【数５】 で与えられ、αoは基板の熱膨張係数である最適熱膨張
係数をもつように調整する工程を更に含む請求項５記載
のプロセス。 【請求項１５】 前記上部クラッド層に、前記最適熱膨
張係数αucが不随するレベルで、ドーパントをドーピン
グする工程を更に含む請求項１４記載のプロセス。 【請求項１６】 前記ドーパントはゲルマニア、リン酸
化物、ホウ素酸化物、フッ素及びチタンから選択される
請求項１５記載のプロセス。 【請求項１７】 前記上部及び下部クラッド層は前記少
くとも１つの導波路コアの側面を完全に被覆するよう連
続した構造を構成する請求項１２記載のプロセス。 【請求項１８】 前記導波路コアは前記上部及び下部ク
ラッド層の屈折率より大きな屈折率を有する請求項１２
記載のプロセス。 【請求項１９】 前記導波路コアと前記上部及び下部ク
ラッド層間の屈折率の差は約１０-2である請求項１８記
載のプロセス。 【請求項２０】 前記基板はシリコンで形成され、前記
導波路コアと上部及び下部層はシリコン酸化物で形成さ
れる請求項１２記載のプロセス。 【請求項２１】 前記導波路コア中に熱的に導入される
剪断応力は、前記導波路コア層の実効熱膨張係数αw *及
び基板の熱膨張係数αoにより、 【数６】 で与えられ、χweは導波路コアの材料の一般化されたヤ
ングモジュラス、Ｅcore *の上部クラッドの材料の一般
化されたヤングモジュラス、Ｅuc *に対する比；χ wlは
導波路コアの合計した幅、Ｗcoreの導波路コア層中の上
部クラッドの合計した幅、Ｗucに対する比Ｗcore *／Ｗ
uc *；ｈwは導波路コア層の厚さ；αucは前記上部クラッ
ド層の熱膨張係数である請求項１２記載のプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/390,191 US6389209B1 (en) | 1999-09-07 | 1999-09-07 | Strain free planar optical waveguides |
| US09/390191 | 1999-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001091766A true JP2001091766A (ja) | 2001-04-06 |
Family
ID=23541476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271437A Pending JP2001091766A (ja) | 1999-09-07 | 2000-09-07 | 無歪プレーナ光導波路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6389209B1 (ja) |
| EP (1) | EP1085351A3 (ja) |
| JP (1) | JP2001091766A (ja) |
| CN (1) | CN1287277A (ja) |
| CA (1) | CA2316695A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847772B2 (en) | 2002-02-14 | 2005-01-25 | Fujitsu Limited | Planar optical waveguide device |
| JPWO2007013208A1 (ja) * | 2005-07-27 | 2009-02-05 | ミツミ電機株式会社 | 導波路フィルムケーブル |
| CN114153030A (zh) * | 2021-12-08 | 2022-03-08 | 黄山博蓝特半导体科技有限公司 | 多层介质光波导结构及其制造方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194541A (ja) * | 1999-05-31 | 2001-07-19 | Furukawa Electric Co Ltd:The | 光導波回路 |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6625370B2 (en) * | 2000-08-22 | 2003-09-23 | Nippon Telegraph And Telephone Corporation | Optical waveguide and fabricating method thereof, and optical waveguide circuit |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6496637B2 (en) * | 2000-12-21 | 2002-12-17 | Corning Incorporated | Low optical loss polymers |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| KR20020073748A (ko) * | 2001-03-16 | 2002-09-28 | (주)옵토네스트 | 수정된 화학기상증착법에 의한 광섬유모재 제조방법 및이를 이용하여 제조된 비선형광섬유 |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| JP2003014959A (ja) * | 2001-07-03 | 2003-01-15 | Furukawa Electric Co Ltd:The | 光導波路 |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6603916B1 (en) * | 2001-07-26 | 2003-08-05 | Lightwave Microsystems Corporation | Lightwave circuit assembly having low deformation balanced sandwich substrate |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US6917749B2 (en) * | 2001-11-07 | 2005-07-12 | Photon-X, Llc | Polymer optical waveguides on polymer substrates |
| US6580864B1 (en) * | 2002-01-14 | 2003-06-17 | Applied Wdm, Inc. | Birefringence free optical waveguide structures |
| US7095933B2 (en) * | 2002-04-09 | 2006-08-22 | Barth Phillip W | Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties |
| US6987895B2 (en) * | 2002-07-02 | 2006-01-17 | Intel Corporation | Thermal compensation of waveguides by dual material core having positive thermo-optic coefficient inner core |
| US20040005108A1 (en) * | 2002-07-02 | 2004-01-08 | Kjetil Johannessen | Thermal compensation of waveguides by dual material core having negative thermo-optic coefficient inner core |
| US7561774B2 (en) * | 2003-03-12 | 2009-07-14 | Sanyo Electric Co., Ltd. | Optical waveguide |
| JP2005128419A (ja) * | 2003-10-27 | 2005-05-19 | Nec Corp | 光導波路構造およびその作製方法 |
| JP4168910B2 (ja) | 2003-11-04 | 2008-10-22 | 日本電気株式会社 | 光導波路および光導波路の製造方法 |
| JP2007010692A (ja) * | 2003-11-05 | 2007-01-18 | Hitachi Chem Co Ltd | 光導波路及びその製造方法 |
| JP3911271B2 (ja) * | 2004-01-27 | 2007-05-09 | Ｔｄｋ株式会社 | 光導波路及びその製造方法 |
| JP4682111B2 (ja) * | 2006-09-14 | 2011-05-11 | 富士通株式会社 | 導波路型光デバイス及びその製造方法 |
| US7773841B2 (en) * | 2006-10-19 | 2010-08-10 | Schlumberger Technology Corporation | Optical turnaround |
| CN101859001B (zh) * | 2010-06-08 | 2012-06-27 | 浙江大学 | 基于硼锗共掺上包层的二氧化硅光波导器件及制备方法 |
| CN102289036A (zh) * | 2011-08-22 | 2011-12-21 | 博创科技股份有限公司 | 一种平面光学波导芯片的制备方法 |
| JP6026346B2 (ja) * | 2013-03-06 | 2016-11-16 | 日東電工株式会社 | 位置センサ |
| CN109690373B (zh) * | 2016-07-15 | 2022-06-10 | 康宁股份有限公司 | 具有层叠结构的光波导制品及其形成方法 |
| CN110286440B (zh) * | 2019-05-20 | 2021-06-11 | 武汉光迅科技股份有限公司 | 平面光波导芯片的制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3011059A1 (de) * | 1980-03-21 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Optischer stern-koppler mit planarem mischerelement |
| JPS6457207A (en) * | 1987-08-28 | 1989-03-03 | Hitachi Ltd | Waveguide type optical device |
| EP0308602A3 (de) * | 1987-09-25 | 1990-01-10 | Siemens Aktiengesellschaft | Vergrabener doppelbrechender optischer Wellenleiter oder Struktur aus solchen Wellenleitern sowie Verfahren zur Herstellung eines solchen Wellenleiters oder einer solchen Struktur |
| EP0460268B1 (de) * | 1990-06-07 | 1995-04-12 | LITEF GmbH | Integrierte optische Einrichtung zur interferometrischen Vermessung von Lichtwellen |
| EP0816879A1 (en) * | 1992-07-08 | 1998-01-07 | Matsushita Electric Industrial Co., Ltd. | Optical waveguide device and manufacturing method of the same |
| US5483613A (en) | 1994-08-16 | 1996-01-09 | At&T Corp. | Optical device with substrate and waveguide structure having thermal matching interfaces |
| US5627407A (en) | 1995-04-28 | 1997-05-06 | Lucent Technologies Inc. | Electronic package with reduced bending stress |
| US5703350A (en) | 1995-10-31 | 1997-12-30 | Lucent Technologies Inc. | Data carriers having an integrated circuit unit |
| FR2759465B1 (fr) | 1996-04-30 | 1999-04-30 | Corning Inc | Procede de formation d'un circuit optique |
| US5930439A (en) * | 1997-10-01 | 1999-07-27 | Northern Telecom Limited | Planar optical waveguide |
-
1999
- 1999-09-07 US US09/390,191 patent/US6389209B1/en not_active Expired - Lifetime
-
2000
- 2000-08-25 CA CA002316695A patent/CA2316695A1/en not_active Abandoned
- 2000-08-29 EP EP00307390A patent/EP1085351A3/en not_active Withdrawn
- 2000-09-05 CN CN00126336A patent/CN1287277A/zh active Pending
- 2000-09-07 JP JP2000271437A patent/JP2001091766A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847772B2 (en) | 2002-02-14 | 2005-01-25 | Fujitsu Limited | Planar optical waveguide device |
| JPWO2007013208A1 (ja) * | 2005-07-27 | 2009-02-05 | ミツミ電機株式会社 | 導波路フィルムケーブル |
| JP4655091B2 (ja) * | 2005-07-27 | 2011-03-23 | ミツミ電機株式会社 | 導波路フィルムケーブル |
| CN114153030A (zh) * | 2021-12-08 | 2022-03-08 | 黄山博蓝特半导体科技有限公司 | 多层介质光波导结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1287277A (zh) | 2001-03-14 |
| EP1085351A2 (en) | 2001-03-21 |
| CA2316695A1 (en) | 2001-03-07 |
| EP1085351A3 (en) | 2003-05-21 |
| US6389209B1 (en) | 2002-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001091766A (ja) | 無歪プレーナ光導波路 | |
| JP2771131B2 (ja) | 熱的整合界面を有する基板及び導波路構造を含む光デバイス | |
| US5930439A (en) | Planar optical waveguide | |
| US7194177B2 (en) | Stress-induced control of polarization dependent properties in photonic devices | |
| US6850670B2 (en) | Method and apparatus for controlling waveguide birefringence by selection of a waveguide core width for a top clad | |
| US6580862B2 (en) | Optical waveguide circuit | |
| WO2006025343A1 (ja) | ２次元フォトニック結晶及びそれを用いた光デバイス | |
| US20030068113A1 (en) | Method for polarization birefringence compensation in a waveguide demultiplexer using a compensator with a high refractive index capping layer. | |
| US6256442B1 (en) | Athermal integrated optical waveguide device | |
| EP1182474B1 (en) | Optical waveguide and fabricating method thereof, and optical waveguide circuit | |
| US6580864B1 (en) | Birefringence free optical waveguide structures | |
| US7609917B2 (en) | Method and apparatus for controlling waveguide birefringence by selection of a waveguide core width for a top cladding | |
| JP3679036B2 (ja) | 導波型光回路 | |
| Canning | Birefringence control in planar waveguides using doped top layers | |
| US20040151459A1 (en) | Method of polarisation compensation in grating- and phasar-based devices by using over-layer deposited on the compensating region to modify local slab waveguide birefringence | |
| Dumais | Thermal stress birefringence in buried-core waveguides with over-etch | |
| WO2007044010A1 (en) | Method and apparatus for controlling waveguide birefringence by selection of a waveguide core width for a top cladding | |
| JP2003207660A (ja) | 光導波路 | |
| US20030063849A1 (en) | Method for polarization birefringence compensation in a waveguide demultiplexer using a compensator with a high refractive index capping layer | |
| JP3423297B2 (ja) | 光導波路及びその製造方法、及び光導波回路 | |
| Xu et al. | Design of polarization-insensitive components using geometrical and stress-induced birefringence in SOI waveguides | |
| JP3746776B2 (ja) | 導波路型光波長合分波器 | |
| JP2001183538A (ja) | 導波路型光デバイス | |
| Ye | Stress engineering for polarization control in Silicon-On-Insulator waveguides and its applications in novel passive polarization splitters/filters |