JP4168910B2 - 光導波路および光導波路の製造方法 - Google Patents

光導波路および光導波路の製造方法 Download PDF

Info

Publication number
JP4168910B2
JP4168910B2 JP2003374026A JP2003374026A JP4168910B2 JP 4168910 B2 JP4168910 B2 JP 4168910B2 JP 2003374026 A JP2003374026 A JP 2003374026A JP 2003374026 A JP2003374026 A JP 2003374026A JP 4168910 B2 JP4168910 B2 JP 4168910B2
Authority
JP
Japan
Prior art keywords
layer
film
glass layer
glass
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003374026A
Other languages
English (en)
Other versions
JP2005140815A (ja
Inventor
森生 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003374026A priority Critical patent/JP4168910B2/ja
Priority to EP04024509A priority patent/EP1530066A1/en
Priority to US10/968,810 priority patent/US7076143B2/en
Priority to CNB2004100901235A priority patent/CN100397119C/zh
Publication of JP2005140815A publication Critical patent/JP2005140815A/ja
Application granted granted Critical
Publication of JP4168910B2 publication Critical patent/JP4168910B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083Constructional arrangements
    • G02B2006/121Channel; buried or the like

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明はプレーナ光回路等のような光導波路および光導波路の製造方法に係わり、特に成膜によって光の伝送される領域としてのコアを形成する光導波路および光導波路の製造方法に関する。
インターネット等の各種通信の需要がますます増大している。通信ネットワークがこれに応じて拡大し、ノード構成が複雑化する傾向にある。これにより、各ノードで各種の高度な処理が要求されている。このような状況で、光信号を電気信号に変換することなく処理することのできる光スイッチング技術が注目を集めている。光を主体とした通信システムを実現するためには、集積化に適したプレーナ光回路(PLC:Planar Lightwave Circuit)技術が有望である。
この集積化に適したプレーナ光回路技術では、光波長合分波器、分散補償器、光ファイバアンプ用利得等化器、光スイッチ等の受動的な光導波路を幾つも通過させる構成となるのが通常である。したがって、光の伝播する距離が長くなり、これらの受動デバイスの低損失化が必要不可欠となる。しかしながら、プレーナ光回路を用いた光導波路は、光ファイバと比較すると伝搬損失が非常に大きいのが現状である。このため、これらの光導波路を幾つも直列に接続して使用するには伝搬損失で大きな問題が生じる。
図6は、従来のプレーナ光回路を用いた光導波路の要部を示したものである。基板11上には所定の厚さでクラッドの下半分を構成する下クラッド12が形成されている。この下クラッド12の上には、コア13が形成され、上クラッド14がこのコア13の周囲を覆うように形成されている。
このような光導波路では、基板11の表面が十分な平滑度を有していても、下クラッド13をある程度の厚さで形成すると、その表面は平坦ではなく、微小な凹凸が存在する状態となる。そこで、この下クラッド12の上にコア13を形成すると、これらの境界部分でミー散乱(Mie scattering)を発生させる。ミー散乱は、この凹凸のように波長に比べて無視できないようなミクロンサイズの物体表面についての光の散乱をいう。下クラッド12とコア13の境界部分におけるこの散乱損失は、伝搬損失の大きな要因となる。そこで、従来では下クラッド12の表面を光学研磨して平滑面に仕上げ、この研磨工程の後にコア14を形成している。
しかしながら光学研磨を行うと光導波路の製造効率が低下して量産性に劣るようになるだけでなく、光学研磨による表面粗さがそれぞれの光導波路で均一となるように製品管理を行うことが必要となり、管理業務が困難になる。そこで、クラッドとコアの境界に平滑化層を形成して、光の散乱を防止するようにした技術が第1の提案として提案されている(たとえば特許文献1参照)。
図7は、この第1の提案による光導波路の断面構造の要部を表わしたものである。この光導波路のクラッドとしてのガラス基板21は屈折率がn1であり、その表面に微小な凹凸22が存在している。ガラス基板21を乾燥させた後に焼成炉に入れて、所定の温度でゾルゲルガラス材料を焼成して硬化させ、これにより表面が平滑でガラス基板21と一体となった平滑化層23を形成する。平滑化層23の屈折率n2は屈折率n1とほぼ等しい。この平滑化層23の表面に、スパッタ法でコーニングガラス7059(商品名)を成膜して、屈折率n1および屈折率n2よりも大きな屈折率n3のコア24を形成するようにしている。
特開平6−235837号公報(第0017、第0018段落、図4A)
この図7に示した光導波路では、ガラス基板21の表面の微小な凹凸22の中にゾルゲルガラス材料をスピンコート法等で入り込ませることで表面を平滑化している。しかしながら、このような手法の光導波路では偏光依存性が大きいという問題があった。
そこで本発明の目的は、クラッドとコアの境界で光の散乱を防止し、しかも偏光依存性を低減することのできる光導波路を提供することにある。
本発明の光導波路は、(イ)基板と、(ロ)前記した基板と一体に、または前記した基板の上に形成された下クラッド層と、(ハ)前記した下クラッド層の上に、この下クラッド層と同等の屈折率を有し、溶融温度が高い第1のガラス層と、溶融温度がこの第1のガラス層よりも低い第2のガラス層とが任意の開始順序で合計複数組積層され、かつ1組ずつの厚さは前記した下クラッド層に近いものほど薄くなるように形成された多層膜と、(ニ)アニール処理後の前記した多層膜の最上層上に形成され、前記した下クラッド層および前記した多層膜よりも屈折率の大きいコアと、(ホ)前記したコアの側部および上部を覆うように形成され、前記したコアよりも屈折率小さく、かつ前記した下クラッド層と同等の屈折率を有する上クラッド層とを備え、(へ)前記した第1のガラス層は前記したアニール処理による加熱状態で膜形状を保持し加熱後の冷却時に面方向に働く引っ張り応力が生じる一方、前記した第2のガラス層は前記したアニール処理による加熱で溶融してその膜形状を変形させることを特徴としている。
また、本発明では、(イ)基板上にクラッドの下層部分として所定の層厚を有する下クラッド層を形成する下クラッド層形成ステップと、(ロ)この下クラッド層形成ステップで形成した下クラッド層の上に、下クラッド層と同等の屈折率を有し、溶融温度が高い第1のガラス層と溶融温度が低い第2のガラス層とが任意の開始順序で合計複数組積層され、かつ1組ずつの厚さは前記した下クラッド層に近いものほど薄くなるようにして多層膜を形成する多層膜形成ステップと、(ハ)この多層膜形成ステップで形成された多層膜における前記した第1のガラス層については、アニール処理による加熱時に膜形状を保持させたこの層の冷却時に面方向に働く引っ張り応力を生じさせる一方、前記した第2のガラス層については、前記したアニール処理による加熱時に溶融させてその膜形状を変形させるようにしたアニール処理ステップと、(ニ)このアニール処理後の多層膜の最上層の所定箇所に、前記した下クラッド層および多層膜よりも屈折率の大きなコアを形成するコア形成ステップと、(ホ)このコア形成ステップで形成したコアの側部および上部を覆うように前記した下クラッド層と同等の屈折率を有する上クラッド層を形成する上クラッド層形成ステップとを光導波路の製造方法に具備させる。
以上説明したように本発明によれば、下クラッドの上に溶融温度の異なる第1および第2のガラス層を交互に複数組形成することにしたので、層が多層となっても2種類の層材料を用意すればよく、多層膜の形成を簡易に行うことができる。
以下実施例につき本発明を詳細に説明する。
図1は、本発明の第1の実施例における光導波路の要部を表わしたものである。この光導波路100は、基板101の上に下クラッド102を形成している。下クラッド102の表面は図示しないが微細な凹凸が存在している。下クラッド102の上には多層膜103が形成されており、その上の所定位置にはコア104が形成されている。このコア104の周囲および上部には、上クラッド105が形成されている。コア104の周辺の下クラッド102、多層膜103および上クラッド105により光導波路が形成される。
図2は、この光導波路の多層膜の周辺を拡大して示したものである。多層膜103は、高温アニール処理に強い第1の膜111と、溶融温度の低い第2の膜112とを複数回交互に積層した構造となっている。本実施例では、第1の膜111と第2の膜112のペアが3組積層されている。第1の膜111は第2の膜112よりも薄い膜であり、かつ高温アニール処理に強い材料で構成されている。第2の膜112は溶融温度の低い材料で構成されている。ここでアニール処理とは一定温度に加熱して成形によるひずみを除去する処理をいう。本実施例ではO2雰囲気中で約800℃〜1100℃程度で加熱処理を行った。
本実施例では図1に示した基板101がSi(シリコン)で構成されており、その厚さは0.8mmである。基板101はSi以外の半導体あるいは石英ガラス等の絶縁体で構成されていてもよい。下クラッド102および上クラッド105は、BPSG、すなわちB(ボロン)、P(リン)、SG(シリカガラス:SiO2)の混合物で構成されている。第1の膜111は、NSG(ノンドープSiO2)あるいはPSGすなわちP(リン)、SG(シリカガラス:SiO2)の混合物でPの濃度が低いもので構成されたシリカ系ガラス層であり、膜厚はたとえば0.15μmとなっている。第2の膜112は、BPSG、BSGあるいはGPSGすなわちGe(ゲルマニウム)、P(リン)、SG(シリカガラス:SiO2)の混合物で構成されたシリカ系ガラス層である。第2の膜112の膜厚はたとえば0.5μmとなっている。また、第1の膜111および第2の膜112は、下クラッド102および上クラッド105とほぼ等しい屈折率を有しており、コア104に比べるとその値が低くなっている。コア104はたとえば高さおよび幅がそれぞれ5.5μmの矩形の断面をしており、一例としてはGPSGで構成されている。コア104と下クラッド102および上クラッド105の比屈折率差は、たとえば0.65パーセントである。
NSG等によって構成される第1の膜111は、高温アニール処理に強いので、加熱によっても溶融しにくくその膜形状を良好に保持する。これに対してBPSG等によって構成される第2の膜112は、高温アニール処理に弱いので、加熱によって溶融しやすく溶融状態でその膜形状を変形させやすい。また、同じ膜厚では第1の膜111には加熱後の冷却時に面方向に働く引っ張り応力が生じる。
したがって、図2に示すように下クラッド102の上の微小な凹凸は、この形状によくなじむ第2の膜112と、膜形状の保持および冷却時の表面の緊張によって平坦化に寄与する第1の膜111の組み合わせによって、効果的に平坦化する。そして、これら第1および第2の膜111、112のペアを繰り返し積層することで、それぞれのペアで生じる表面平滑化の効果を積み上げることかできる。
次にこの実施例の光導波路の製造方法を説明する。まず、厚さが0.8mmのシリコンの基板101上に、常圧化学気相成膜法(AP−CVD)により、石英を主成分とするガラス膜として、たとえばBPSGが14μmの厚さに成膜された下クラッド102が形成される。
この下クラッド102の上に、第1の膜111が0.15μmで成膜され、その上に第2の膜112が0.5μmで成膜される。以上の第1の膜111および第2の膜112の成膜プロセスが3回繰り返され、その後にO2雰囲気中で約800℃〜1100℃程度で高温アニール処理が行われる。これにより、多層膜103の上面が平滑化される。
このようにして形成された多層膜103の上に高さ5.5μmのコア層が形成される。そして、フォトリソグラフィおよび反応性イオンエッチング(RIE)によりコア104が形成される。コアの幅は5.5μmである。次にコア104を埋め込むように、BPSGの上クラッド105がAP−CVDにより、たとえば15μmの膜厚に形成されて、たとえば埋め込み型の光導波路からなる光導波路100が形成される。
図3は、以上説明した実施例と対比するために、参考として、第1の膜と第2の膜を1層ずつ用いた多層膜を下クラッドの上に形成した光導波路の要部を表わしたものである。この光導波路100Aの場合には、下クラッド102の上に配置する第2の膜112Aは1層だけなので、凹凸を効果的に吸収させるためにその膜厚をある程度厚くする必要が生じる。しかしながら、第2の膜112Aの厚さを厚くしても、下クラッド102と同様の特性の材料で構成されているため、それだけで表面の平滑化が達成できるものではない。そこで、第1の膜111Aについても、トータルの表面形状を保持するために厚くする必要がある。ところが第1の膜111Aの厚さをある程度以上厚くすると、その面方向に働く引っ張り応力が大きくなりすぎて、光導波路100Aの冷却時に面が反ってしまうという現象が発生する。反りが生じるとコア104が下クラッド102の面方向に受ける応力と、これと垂直方向に受ける応力が異なってきて屈折率の異方性が発生する。これにより、光導波路に偏光依存性が生じ、光の伝搬損失が大きくなる等の問題が起こる。
図2に示した本実施例の場合には、このような反りを発生させない上限値に達しない所定の膜厚を3分割して、それぞれ均等の厚さの第1の膜111としている。しかも2種類の膜111、112のペアが積層されて、平坦化の効果を順次増幅している。このため、図3に示した光導波路100Aよりも同一量の材料を使用するときには平坦化が良好になる。もちろん、第1の膜111Aの膜厚が光導波路100Aの反りを発生させない程度、あるいはそのデバイスにとって許容できる範囲のものになる厚さであれば、このような多層膜103Aを設けること自体は有効である。実施例の光導波路100と比較して層構造が単純な分だけ製造プロセスも簡単になる。
<第1の変形例>
図4は、本発明の第1の変形例における光導波路の要部を表わしたものである。この第1の変形例の光導波路100Bの場合には、下クラッド102の上に第2の膜112B1を形成し、その上に第1の膜111B1を形成している。そしてこの2種類の膜のペアの上に第2の膜112B2と第1の膜111B2のペアを形成し、更にその上に第2の膜112B3と第1の膜111B3のペアを形成している。ただし、中間のペアのそれぞれの膜厚は1番下のペアの膜厚の2倍であり、1番上のペアの膜厚は、1番下のペアの膜厚の3倍となっている。このように図で上側ほどそれぞれ膜厚が厚くなる多層膜100Bを形成すると、コア104および上クラッド105を形成する前にアニール処理を行った場合、図で下の層ほど加熱による平坦化の効果が大きいので、多層膜103Bの効果的な平坦化を行うことができる。
<第2の変形例>
図5は、本発明の第2の変形例における光導波路の要部を表わしたものである。この第2の変形例の光導波路100Cの場合には、下クラッド102の上に第1の膜111C1を形成し、その上に第2の膜112C1を形成している。そしてこの2種類の膜のペアの上に第1の膜111C2と第2の膜112C2のペアを形成し、更にその上に第1の膜111C3と第2の膜112C3のペアを形成している。このように膜の配列順序が今までのものと逆になっている。第1の膜111C1の直下の下クラッド102は第2の膜112と同様に加熱によって溶融しやすいので、高温アニール処理後の冷却時に第1の膜111C1の面方向の引っ張り応力が表面の平坦化に寄与することになる。
このように第1の膜111と第2の膜112の配列の順序は、図1に示した実施例と逆の関係になっていてもよい。また、第1の膜111と第2の膜112は必ずしも対となって同数ずつ存在する必要はない。たとえば第2の変形例では下クラッド102と接して第1の膜111C1を形成したが、この例で第2の膜112C3の上に更に図示しない第1の膜111C4を形成して、これによって更に平坦化された多層膜103Cの上にコア104が形成されるようにしてもよい。
次に、第1の膜111の膜厚を変動させるとき、膜厚はどの程度の範囲で有効かについて考察する。第1の膜111の1層の厚さの上限は、すでに説明したように、アニール処理後の冷却によって基板101(図1)に偏光依存性を引き起こすような反りを発生させない程度のものとなる。第1の膜111の1層の厚さの下限は本実施例および変形例の場合、0.01μm程度となる。これ以下の場合にはアニール処理で膜の形状を保持することが困難であり、表面の平坦化に寄与しないからである。
一方、第2の膜112の方は本実施例および変形例の場合に、1層について0.1μm以上の膜厚であることが好ましい。これ以下の膜厚では薄すぎて溶融による平坦化に寄与せず、また多層構造にしたときに層の数を多くしなければ平坦化の効果を出しにくく、製造を非効率としてしまうからである。
次に本実施例および変形例では第1の膜111よりも第2の膜112の方を厚くしたが、両者の厚さの好ましい範囲について考察する。NSGまたはPSGにより構成される第1の膜111の厚さと、BSGまたはBPSGにより構成される第2の膜112の厚さの比は、実験によれば1対3から1対20の範囲に存在することが好ましいことが分かった。1対3以下では応力緩和の点から好ましくなく、1対20よりも比率が大きくなると膜形状の維持上で好ましくない。
なお、以上説明した実施例および変形例では基板101上に下クラッド102を形成し、その上に多層膜103(103B、103C)を形成したが、基板101そのものが下クラッド102を形成する構成であってもよい。また、実施例および変形例では第1の膜111(111B、111C)と第2の膜112(112B、112C)のペアを3組積層する構成としたが、層の数はこれらに限定されるものでないことは当然である。
本発明の第1の実施の形態における光導波路の要部を表わした断面図である。 第1の実施例における多層膜の周辺を拡大して示した要部断面図である。 第1の膜と第2の膜を1層ずつ用いた多層膜を下クラッドの上に形成した光導波路の要部断面図である。 本発明の第1の変形例における光導波路の要部断面図である。 本発明の第2の変形例における光導波路の要部断面図である。 従来のプレーナ光回路を用いた光導波路の要部を示す断面図である。 第1の提案による光導波路の断面構造の要部を表わした断面図である。
符号の説明
100 光導波路
101 基板
102 下クラッド
103 多層膜
104 コア
105 上クラッド
111 第1の膜
112 第2の膜

Claims (7)

  1. 基板と、
    前記基板と一体に、または前記基板の上に形成された下クラッド層と、
    前記下クラッド層の上に、この下クラッド層と同等の屈折率を有し、溶融温度が高い第1のガラス層と、溶融温度がこの第1のガラス層よりも低い第2のガラス層とが任意の開始順序で合計複数組積層され、かつ1組ずつの厚さは前記下クラッド層に近いものほど薄くなるように形成された多層膜と、
    アニール処理後の前記多層膜の最上層上に形成され、前記下クラッド層および前記多層膜よりも屈折率の大きいコアと、
    前記コアの側部および上部を覆うように形成され、前記コアよりも屈折率が小さく、かつ前記下クラッド層と同等の屈折率を有する上クラッド層とを備え、
    前記第1のガラス層は前記アニール処理による加熱状態で膜形状を保持し加熱後の冷却時に面方向に働く引っ張り応力が生じる一方、前記第2のガラス層は前記アニール処理による加熱で溶融してその膜形状を変形させる
    ことを特徴とする光導波路。
  2. 前記第1のガラス層と第2のガラス層は応力特性が異なることを特徴とする請求項1記載の光導波路。
  3. 前記第1のガラス層の厚さは、前記多層膜に前記第1のガラス層と前記第2のガラス層が1層ずつ存在するときの多層膜が形状を保持する上限値に達しない前記第1のガラス層についての所定の膜厚を、前記第1のガラス層と第2のガラス層の繰り返しの回数分割した値としての膜厚となっていることを特徴とする請求項2記載の光導波路。
  4. 前記下クラッド層はB(ボロン)、P(リン)、SG(シリカガラス:SiO2)の混合物により構成されており、前記第1のガラス層はノンドープSiO2またはP(リン)、SG(シリカガラス:SiO2)の混合物により構成されており、前記第2のガラス層はB(ボロン)、SG(シリカガラス:SiO2)の混合物または前記B(ボロン)、P(リン)、SG(シリカガラス:SiO2)の混合物により構成されていることを特徴とする請求項1記載の光導波路。
  5. 前記第1のガラス層と前記第2のガラス層の厚さの比が1対3から1対20の間であることを特徴とする請求項2記載の光導波路。
  6. 前記第1のガラス層は、無添加あるいはリンのみが添加されたシリカ系ガラス層であり、前記第2のガラス層は、ボロンまたはゲルマニウムが添加されたシリカ系ガラス層であることを特徴とする請求項1記載の光導波路。
  7. 基板上にクラッドの下層部分として所定の層厚を有する下クラッド層を形成する下クラッド層形成ステップと、
    この下クラッド層形成ステップで形成した下クラッド層の上に、下クラッド層と同等の屈折率を有し、溶融温度が高い第1のガラス層と溶融温度が低い第2のガラス層とが任意の開始順序で合計複数組積層され、かつ1組ずつの厚さは前記下クラッド層に近いものほど薄くなるようにして多層膜を形成する多層膜形成ステップと、
    この多層膜形成ステップで形成された多層膜における前記第1のガラス層については、アニール処理による加熱時に膜形状を保持させたこの層の冷却時に面方向に働く引っ張り応力を生じさせる一方、前記第2のガラス層については、前記アニール処理による加熱時に溶融させてその膜形状を変形させるようにしたアニール処理ステップと、
    このアニール処理後の多層膜の最上層の所定箇所に、前記下クラッド層および多層膜よりも屈折率の大きなコアを形成するコア形成ステップと、
    このコア形成ステップで形成したコアの側部および上部を覆うように前記下クラッド層と同等の屈折率を有する上クラッド層を形成する上クラッド層形成ステップ
    とを具備することを特徴とする光導波路の製造方法。
JP2003374026A 2003-11-04 2003-11-04 光導波路および光導波路の製造方法 Expired - Fee Related JP4168910B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003374026A JP4168910B2 (ja) 2003-11-04 2003-11-04 光導波路および光導波路の製造方法
EP04024509A EP1530066A1 (en) 2003-11-04 2004-10-14 Optical waveguide and fabricating method thereof
US10/968,810 US7076143B2 (en) 2003-11-04 2004-10-19 Optical waveguide and fabricating method thereof
CNB2004100901235A CN100397119C (zh) 2003-11-04 2004-11-03 光波导及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003374026A JP4168910B2 (ja) 2003-11-04 2003-11-04 光導波路および光導波路の製造方法

Publications (2)

Publication Number Publication Date
JP2005140815A JP2005140815A (ja) 2005-06-02
JP4168910B2 true JP4168910B2 (ja) 2008-10-22

Family

ID=34431245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003374026A Expired - Fee Related JP4168910B2 (ja) 2003-11-04 2003-11-04 光導波路および光導波路の製造方法

Country Status (4)

Country Link
US (1) US7076143B2 (ja)
EP (1) EP1530066A1 (ja)
JP (1) JP4168910B2 (ja)
CN (1) CN100397119C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3936665B2 (ja) * 2003-02-17 2007-06-27 Tdk株式会社 光導波路
US7305155B2 (en) * 2004-03-26 2007-12-04 Nippon Sheet Glass Company, Limited Optical element and wavelength separator using the same
WO2008048369A2 (en) * 2006-03-31 2008-04-24 Massachusetts Institute Of Technology Method and apparatus for modulation using a conductive waveguide
TW200811495A (en) * 2006-07-18 2008-03-01 Jsr Corp Dry film for optical waveguide and method for manufacturing optical waveguide by using the dry film
CN102686147B (zh) 2009-11-05 2016-01-20 格雷特巴奇有限公司 波导神经接口装置
US9136943B2 (en) * 2012-07-30 2015-09-15 Arris Technology, Inc. Method of characterizing impairments detected by equalization on a channel of a network
CN104090335B (zh) * 2014-07-30 2017-02-15 四川飞阳科技有限公司 一种平面光波导器件的制作方法
CN114153030B (zh) * 2021-12-08 2024-06-18 黄山博蓝特半导体科技有限公司 多层介质光波导结构及其制造方法
US11841534B1 (en) * 2022-06-02 2023-12-12 Globalfoundries U.S. Inc. Vertical grating structures placed between a waveguide core and a substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442724A1 (de) * 1974-09-06 1976-03-18 Siemens Ag Integriert optischer wellenleiter mit einem filter
JPS6457207A (en) * 1987-08-28 1989-03-03 Hitachi Ltd Waveguide type optical device
JPH01198706A (ja) 1987-12-02 1989-08-10 Furukawa Electric Co Ltd:The 埋め込み型光導波路
JP2726424B2 (ja) 1988-02-09 1998-03-11 株式会社日立製作所 光素子およびその製造方法
JP2933101B2 (ja) * 1991-04-30 1999-08-09 日本電信電話株式会社 半導体導波路型受光素子
JPH05188231A (ja) 1992-01-13 1993-07-30 Sumitomo Electric Ind Ltd 光導波路の製造方法
JPH06235837A (ja) 1993-02-10 1994-08-23 Alps Electric Co Ltd 光導波路素子
US5343542A (en) * 1993-04-22 1994-08-30 International Business Machines Corporation Tapered fabry-perot waveguide optical demultiplexer
FR2761784B1 (fr) * 1997-04-07 1999-05-14 Schneider Electric Sa Composant d'optique integree avec effet de polarisation
US6389209B1 (en) * 1999-09-07 2002-05-14 Agere Systems Optoelectronics Guardian Corp. Strain free planar optical waveguides
JP2001318255A (ja) * 2000-05-08 2001-11-16 Kazutaka Baba 導波路型偏光子
GB2384319A (en) * 2002-01-19 2003-07-23 Marconi Optical Components Ltd Polarisation converter for photonic crystal waveguide

Also Published As

Publication number Publication date
US20050094957A1 (en) 2005-05-05
US7076143B2 (en) 2006-07-11
CN1614452A (zh) 2005-05-11
EP1530066A1 (en) 2005-05-11
JP2005140815A (ja) 2005-06-02
CN100397119C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
US6553170B2 (en) Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit
KR20140027917A (ko) 광도파로 및 그 제조방법
JP4168910B2 (ja) 光導波路および光導波路の製造方法
KR100446171B1 (ko) 광 도파관 장치 및 그 제조 방법
US7335875B2 (en) Optical branching unit, and method of manufacturing the same
US6705124B2 (en) High-density plasma deposition process for fabricating a top clad for planar lightwave circuit devices
US6847772B2 (en) Planar optical waveguide device
JP3911271B2 (ja) 光導波路及びその製造方法
KR20020092209A (ko) 광도파로 장치 및 그 제조 방법
JP3796183B2 (ja) 石英系光導波路部品
KR100377186B1 (ko) 폴리머 도파로열 격자 파장 다중/역다중 광소자의 제조방법
JP2726424B2 (ja) 光素子およびその製造方法
JP3963255B2 (ja) 光導波路
JP2000147293A (ja) 基板型光導波路およびその製造方法
US20030000918A1 (en) Method for fabricating a protective cap for an optical waveguide core of a planar lightwave circuit device
KR102430331B1 (ko) 실리콘 분산 브래그 반사기 및 그 제조방법
JP3530463B2 (ja) 光導波路
JP4259963B2 (ja) 半導体装置及びその製造方法
JP2006133798A (ja) 石英系光導波路部品
JPH05307124A (ja) 光結合回路
WO2020129664A1 (ja) 光導波路とその製造方法
US20220236481A1 (en) Optical Waveguide and Manufacturing Method Thereof
KR100277362B1 (ko) 더미층을 구비한 광도파로 형성방법 및 그 방법에 의한 광도파로
JP5718215B2 (ja) 光導波路及びその作製方法
JP2005292716A (ja) 光導波路素子の形成方法及びそれにより得られた光導波路素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees