JP2001085981A - 高電圧アナログスイッチ回路 - Google Patents
高電圧アナログスイッチ回路Info
- Publication number
- JP2001085981A JP2001085981A JP26060699A JP26060699A JP2001085981A JP 2001085981 A JP2001085981 A JP 2001085981A JP 26060699 A JP26060699 A JP 26060699A JP 26060699 A JP26060699 A JP 26060699A JP 2001085981 A JP2001085981 A JP 2001085981A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- nch
- mos transistor
- source
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 オン抵抗が小さく、入出力に高電圧が印加さ
れた場合でも破壊しない高電圧アナログスイッチ回路を
提供する。 【解決手段】 ドレイン・ソース間耐圧ＢＶＤＳが高
く、ゲート・ソース間耐圧ＢＶＧＳが低く、しきい値電
圧ＶＴが低いＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂ
と、ＢＶＤＳ，ＢＶＧＳが高いＰｃｈ−ＭＯＳトランジ
スタ２ｃとでアナログスイッチ回路が構成される。さら
にＮｃｈ−ＭＯＳトランジスタ２ａと２ｂのソース間接
続点２ＳにＢＶＤＳ，ＢＶＧＳが高いＮｃｈ−ＭＯＳト
ランジスタ２ｅ，２ｄが接続される。入出力端子ＩＮ／
ＯＵＴ２１，２２に高電圧が印加され、Ｎｃｈ−ＭＯＳ
トランジスタ２ａ，２ｂのドレイン・ソース（Ｄ・Ｓ）
端子間に微少リークがあり高電圧に上昇しようとしても
Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂがオン状態であ
るので、ソース間接続点２Ｓの電位は、ＶＤＤ１に固定
され、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂのゲート
・ソース（Ｇ・Ｓ）間にはＢＶＧＳ以上の電圧の電圧が
印加されない。
れた場合でも破壊しない高電圧アナログスイッチ回路を
提供する。 【解決手段】 ドレイン・ソース間耐圧ＢＶＤＳが高
く、ゲート・ソース間耐圧ＢＶＧＳが低く、しきい値電
圧ＶＴが低いＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂ
と、ＢＶＤＳ，ＢＶＧＳが高いＰｃｈ−ＭＯＳトランジ
スタ２ｃとでアナログスイッチ回路が構成される。さら
にＮｃｈ−ＭＯＳトランジスタ２ａと２ｂのソース間接
続点２ＳにＢＶＤＳ，ＢＶＧＳが高いＮｃｈ−ＭＯＳト
ランジスタ２ｅ，２ｄが接続される。入出力端子ＩＮ／
ＯＵＴ２１，２２に高電圧が印加され、Ｎｃｈ−ＭＯＳ
トランジスタ２ａ，２ｂのドレイン・ソース（Ｄ・Ｓ）
端子間に微少リークがあり高電圧に上昇しようとしても
Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂがオン状態であ
るので、ソース間接続点２Ｓの電位は、ＶＤＤ１に固定
され、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂのゲート
・ソース（Ｇ・Ｓ）間にはＢＶＧＳ以上の電圧の電圧が
印加されない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路、
とくに高電圧のスイッチ制御を行なうアナログスイッチ
回路に関するものである。
とくに高電圧のスイッチ制御を行なうアナログスイッチ
回路に関するものである。
【０００２】
【従来の技術】図２は従来例の高電圧アナログスイッチ
回路である。図２において、１ａ，１ｂは、アナログス
イッチ入出力端子ＩＮ／ＯＵＴ１１及びＩＮ／ＯＵＴ１
２の印加電圧が低い場合でも、十分低いオン抵抗で特性
を伝達するためにドレイン、ソース間耐圧（以下、ＢＶ
ＤＳと略す）が高く、ゲート、ソース間耐圧（以下、Ｂ
ＶＧＳと略す）が低く、かつしきい値電圧（ＶＴ）が低
いＮｃｈ−ＭＯＳトランジスタ（第１導電形ＭＯＳトラ
ンジスタ群１Ａ）であり、これはＢＶＤＳ、ＢＶＧＳが
高いＰｃｈ−ＭＯＳトランジスタ１ｃ（第２導電形ＭＯ
Ｓトランジスタ１Ｂ）とともにアナログスイッチ回路を
構成している。
回路である。図２において、１ａ，１ｂは、アナログス
イッチ入出力端子ＩＮ／ＯＵＴ１１及びＩＮ／ＯＵＴ１
２の印加電圧が低い場合でも、十分低いオン抵抗で特性
を伝達するためにドレイン、ソース間耐圧（以下、ＢＶ
ＤＳと略す）が高く、ゲート、ソース間耐圧（以下、Ｂ
ＶＧＳと略す）が低く、かつしきい値電圧（ＶＴ）が低
いＮｃｈ−ＭＯＳトランジスタ（第１導電形ＭＯＳトラ
ンジスタ群１Ａ）であり、これはＢＶＤＳ、ＢＶＧＳが
高いＰｃｈ−ＭＯＳトランジスタ１ｃ（第２導電形ＭＯ
Ｓトランジスタ１Ｂ）とともにアナログスイッチ回路を
構成している。
【０００３】Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂの
ゲートは接地電位と５Ｖの電源電圧ＶＤＤ１が出力され
るレベルシフト回路１の低電圧インバータ１２ａにより
駆動され、Ｐｃｈ−ＭＯＳトランジスタ１ｃは接地電位
と例えば３０Ｖの電源電圧ＶＤＤ２が出力されるレベル
シフト回路１の高電圧インバータ１１ａにより駆動され
ており、低電圧インバータ１２ａの入力端子ＣＯＮＴに
は、接地電位と５Ｖの電源電圧ＶＤＤ１が印加される。
ゲートは接地電位と５Ｖの電源電圧ＶＤＤ１が出力され
るレベルシフト回路１の低電圧インバータ１２ａにより
駆動され、Ｐｃｈ−ＭＯＳトランジスタ１ｃは接地電位
と例えば３０Ｖの電源電圧ＶＤＤ２が出力されるレベル
シフト回路１の高電圧インバータ１１ａにより駆動され
ており、低電圧インバータ１２ａの入力端子ＣＯＮＴに
は、接地電位と５Ｖの電源電圧ＶＤＤ１が印加される。
【０００４】いま、低電圧インバータ１２ａの入力端子
ＣＯＮＴに接地電位が印加されるとＮｃｈ−ＭＯＳトラ
ンジスタ１ａ，１ｂのゲート電圧は５Ｖ、Ｐｃｈ−ＭＯ
Ｓトランジスタ１ｃのゲート電圧は接地電位が印加さ
れ、アナログスイッチ回路は導通状態になり、入力端子
ＣＯＮＴに５Ｖが印加されるとＮｃｈ−ＭＯＳトランジ
スタ１ａ，１ｂのゲート電圧は接地電位、Ｐｃｈ−ＭＯ
Ｓトランジスタ１ｃのゲート電圧は３０Ｖが印加され、
アナログスイッチ回路は非導通状態になる。
ＣＯＮＴに接地電位が印加されるとＮｃｈ−ＭＯＳトラ
ンジスタ１ａ，１ｂのゲート電圧は５Ｖ、Ｐｃｈ−ＭＯ
Ｓトランジスタ１ｃのゲート電圧は接地電位が印加さ
れ、アナログスイッチ回路は導通状態になり、入力端子
ＣＯＮＴに５Ｖが印加されるとＮｃｈ−ＭＯＳトランジ
スタ１ａ，１ｂのゲート電圧は接地電位、Ｐｃｈ−ＭＯ
Ｓトランジスタ１ｃのゲート電圧は３０Ｖが印加され、
アナログスイッチ回路は非導通状態になる。
【０００５】
【発明が解決しようとする課題】図２において、入力端
子ＣＯＮＴに５Ｖが印加され、アナログスイッチ回路が
非導通状態のときに、入出力端子ＩＮ／ＯＵＴ１１およ
びＩＮ／ＯＵＴ１２に例えば３０Ｖの高電圧が印加され
た場合、Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂのドレ
イン、ソース端子間に微少リークが発生すると、ソース
間接続点１Ｓの中点電位が３０Ｖに向けて上昇しはじめ
Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂのＢＶＧＳを超
えるとＭＯＳトランジスタが破壊するという問題点があ
った。
子ＣＯＮＴに５Ｖが印加され、アナログスイッチ回路が
非導通状態のときに、入出力端子ＩＮ／ＯＵＴ１１およ
びＩＮ／ＯＵＴ１２に例えば３０Ｖの高電圧が印加され
た場合、Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂのドレ
イン、ソース端子間に微少リークが発生すると、ソース
間接続点１Ｓの中点電位が３０Ｖに向けて上昇しはじめ
Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂのＢＶＧＳを超
えるとＭＯＳトランジスタが破壊するという問題点があ
った。
【０００６】本発明は上記従来の課題を解決するもので
あり、Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂのドレイ
ン、ソース端子間に微少リークがある場合においても、
アナログスイッチ回路に使用しているＭＯＳトランジス
タを破壊せず、安定して動作させることを目的とする。
あり、Ｎｃｈ−ＭＯＳトランジスタ１ａ，１ｂのドレイ
ン、ソース端子間に微少リークがある場合においても、
アナログスイッチ回路に使用しているＭＯＳトランジス
タを破壊せず、安定して動作させることを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明においては、接地電位と第１電源でゲート電位
を駆動される複数個直列接続された第１導電形ＭＯＳト
ランジスタ群１Ａと、接地電位と第２電源でゲート電位
を駆動される第２導電形ＭＯＳトランジスタ１Ｂで構成
されたアナログスイッチ回路において、前記第１電源で
ゲート電位を駆動される複数個直列接続された前記第１
導電形ＭＯＳトランジスタ群１Ａの中点電位接続点と複
数個直列接続された第１導電形ＭＯＳトランジスタ群２
の縦続接続の両端の片側が接続し、前記複数個直列接続
された前記第１導電形ＭＯＳトランジスタ群２のうち、
１つ以上のゲートが前記アナログスイッチの入出力端の
一方に、残りのゲートが前記アナログスイッチの別の入
出力端に接続されていることを備えたものである。
に本発明においては、接地電位と第１電源でゲート電位
を駆動される複数個直列接続された第１導電形ＭＯＳト
ランジスタ群１Ａと、接地電位と第２電源でゲート電位
を駆動される第２導電形ＭＯＳトランジスタ１Ｂで構成
されたアナログスイッチ回路において、前記第１電源で
ゲート電位を駆動される複数個直列接続された前記第１
導電形ＭＯＳトランジスタ群１Ａの中点電位接続点と複
数個直列接続された第１導電形ＭＯＳトランジスタ群２
の縦続接続の両端の片側が接続し、前記複数個直列接続
された前記第１導電形ＭＯＳトランジスタ群２のうち、
１つ以上のゲートが前記アナログスイッチの入出力端の
一方に、残りのゲートが前記アナログスイッチの別の入
出力端に接続されていることを備えたものである。
【０００８】本発明は第１導電形ＭＯＳトランジスタ群
１Ａのソース、ドレイン間に微少リークがある場合で
も、ソース電位は第１電源でクリップされるため低耐圧
の第１導電形ＭＯＳトランジスタ群１Ａを使用しても破
壊せずに、スイッチ動作が可能になるという作用を有す
る。
１Ａのソース、ドレイン間に微少リークがある場合で
も、ソース電位は第１電源でクリップされるため低耐圧
の第１導電形ＭＯＳトランジスタ群１Ａを使用しても破
壊せずに、スイッチ動作が可能になるという作用を有す
る。
【０００９】
【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１０】図１は本発明の実施の形態における高電圧
アナログスイッチ回路である。図１において、２ａ，２
ｂは入出力端子ＩＮ／ＯＵＴ２１及びＩＮ／ＯＵＴ２２
の印加電圧が低い場合でも、十分低いオン抵抗で特性を
伝達するためにＢＶＤＳが高く、ＢＶＧＳが低く、ＶＴ
が低いＮｃｈ−ＭＯＳトランジスタ(第１導電形ＭＯＳ
トランジスタ群１Ａ)であり、これはＢＶＤＳ、ＢＶＧ
Ｓが高いＰｃｈ−ＭＯＳトランジスタ２ｃ（第２導電形
ＭＯＳトランジスタ１Ｂ）とともにアナログスイッチ回
路が構成されている。
アナログスイッチ回路である。図１において、２ａ，２
ｂは入出力端子ＩＮ／ＯＵＴ２１及びＩＮ／ＯＵＴ２２
の印加電圧が低い場合でも、十分低いオン抵抗で特性を
伝達するためにＢＶＤＳが高く、ＢＶＧＳが低く、ＶＴ
が低いＮｃｈ−ＭＯＳトランジスタ(第１導電形ＭＯＳ
トランジスタ群１Ａ)であり、これはＢＶＤＳ、ＢＶＧ
Ｓが高いＰｃｈ−ＭＯＳトランジスタ２ｃ（第２導電形
ＭＯＳトランジスタ１Ｂ）とともにアナログスイッチ回
路が構成されている。
【００１１】Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂの
ゲートは接地電位と５Ｖの電源電圧ＶＤＤ１が出力され
るレベルシフト回路２の低電圧インバータ２２ａの出力
と接続され、Ｐｃｈ−ＭＯＳトランジスタ２ｃのゲート
は接地電位と例えば３０Ｖの電源電圧ＶＤＤ２が出力さ
れるレベルシフト回路２の高電圧インバータ２１ａの出
力と接続されている。
ゲートは接地電位と５Ｖの電源電圧ＶＤＤ１が出力され
るレベルシフト回路２の低電圧インバータ２２ａの出力
と接続され、Ｐｃｈ−ＭＯＳトランジスタ２ｃのゲート
は接地電位と例えば３０Ｖの電源電圧ＶＤＤ２が出力さ
れるレベルシフト回路２の高電圧インバータ２１ａの出
力と接続されている。
【００１２】またＮｃｈ−ＭＯＳトランジスタ２ａ，２
ｂのソース間接続点２Ｓには、ＢＶＤＳ、ＢＶＧＳが高
いＮｃｈ−ＭＯＳトランジスタ２ｅおよび２ｄ（第１導
電形ＭＯＳトランジスタ群２）が接続され、片側は電源
電圧ＶＤＤ１と接続されており、低電圧インバータ２２
ａの入力端子ＣＯＮＴには、接地電位と５Ｖの電源電圧
ＶＤＤ１を印加することによりアナログスイッチ回路が
制御される。
ｂのソース間接続点２Ｓには、ＢＶＤＳ、ＢＶＧＳが高
いＮｃｈ−ＭＯＳトランジスタ２ｅおよび２ｄ（第１導
電形ＭＯＳトランジスタ群２）が接続され、片側は電源
電圧ＶＤＤ１と接続されており、低電圧インバータ２２
ａの入力端子ＣＯＮＴには、接地電位と５Ｖの電源電圧
ＶＤＤ１を印加することによりアナログスイッチ回路が
制御される。
【００１３】以上のように構成された高電圧アナログス
イッチ回路について、その動作について説明する。
イッチ回路について、その動作について説明する。
【００１４】最初に入力端子ＣＯＮＴに０Ｖが印加され
ると、低電圧インバータ２２ａの出力はＶＤＤ１にな
り、高電圧インバータ２１ａの出力は接地電位が出力さ
れ、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂ、Ｐｃｈ−
ＭＯＳトランジスタ２ｃともにオンし、ＩＮ／ＯＵＴ２
１、ＩＮ／ＯＵＴ２２端子間は導通状態になる。このと
きＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂのソース間接
続点２Ｓ（中点電位接続点）に接続されているＮｃｈ−
ＭＯＳトランジスタ２ｅは、ＩＮ／ＯＵＴ２１、ＩＮ／
ＯＵＴ２２端子間電圧が電源電圧ＶＤＤ１より低い場合
はゲート電位、ソース電位が等しくなるためオフし、電
源電圧ＶＤＤ１からの流入電流もなく動作には影響を与
えない。
ると、低電圧インバータ２２ａの出力はＶＤＤ１にな
り、高電圧インバータ２１ａの出力は接地電位が出力さ
れ、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂ、Ｐｃｈ−
ＭＯＳトランジスタ２ｃともにオンし、ＩＮ／ＯＵＴ２
１、ＩＮ／ＯＵＴ２２端子間は導通状態になる。このと
きＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂのソース間接
続点２Ｓ（中点電位接続点）に接続されているＮｃｈ−
ＭＯＳトランジスタ２ｅは、ＩＮ／ＯＵＴ２１、ＩＮ／
ＯＵＴ２２端子間電圧が電源電圧ＶＤＤ１より低い場合
はゲート電位、ソース電位が等しくなるためオフし、電
源電圧ＶＤＤ１からの流入電流もなく動作には影響を与
えない。
【００１５】さらにＩＮ／ＯＵＴ２１、ＩＮ／ＯＵＴ２
２端子間電圧が電源電圧ＶＤＤ１より高くなると、Ｎｃ
ｈ−ＭＯＳトランジスタ２ａ，２ｂのゲートにはＶＤＤ
１の電位が印加されているためソース間接続点２Ｓ（中
点電位接続点）の電位は、電源電圧ＶＤＤ１でほぼ一定
になり、Ｎｃｈ−ＭＯＳトランジスタ２ｄ，２ｅはオン
するがＮｃｈ−ＭＯＳトランジスタ２ｄのドレインが電
源電圧ＶＤＤ１に接続されているためソース間接続点２
Ｓには電源電圧ＶＤＤ１が印加されるので、ソース間接
続点２Ｓには影響を与えない。
２端子間電圧が電源電圧ＶＤＤ１より高くなると、Ｎｃ
ｈ−ＭＯＳトランジスタ２ａ，２ｂのゲートにはＶＤＤ
１の電位が印加されているためソース間接続点２Ｓ（中
点電位接続点）の電位は、電源電圧ＶＤＤ１でほぼ一定
になり、Ｎｃｈ−ＭＯＳトランジスタ２ｄ，２ｅはオン
するがＮｃｈ−ＭＯＳトランジスタ２ｄのドレインが電
源電圧ＶＤＤ１に接続されているためソース間接続点２
Ｓには電源電圧ＶＤＤ１が印加されるので、ソース間接
続点２Ｓには影響を与えない。
【００１６】またこのときＰｃｈ−ＭＯＳトランジスタ
２ｃのゲート端子には接地電位が印加されているため、
Ｐｃｈ−ＭＯＳトランジスタ２ｃはオンし、ＩＮ／ＯＵ
Ｔ２１、ＩＮ／ＯＵＴ２２端子間は導通状態を保ってい
る。
２ｃのゲート端子には接地電位が印加されているため、
Ｐｃｈ−ＭＯＳトランジスタ２ｃはオンし、ＩＮ／ＯＵ
Ｔ２１、ＩＮ／ＯＵＴ２２端子間は導通状態を保ってい
る。
【００１７】次に入力端子ＣＯＮＴに５Ｖが印加される
と、低電圧インバータ２２ａの出力は接地電位になり、
高電圧インバータ２１ａの出力は電源電圧ＶＤＤ２が出
力され、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂ、Ｐｃ
ｈ−ＭＯＳトランジスタ２ｃともにオフし、ＩＮ／ＯＵ
Ｔ２１、ＩＮ／ＯＵＴ２２端子間は非導通状態になる。
と、低電圧インバータ２２ａの出力は接地電位になり、
高電圧インバータ２１ａの出力は電源電圧ＶＤＤ２が出
力され、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂ、Ｐｃ
ｈ−ＭＯＳトランジスタ２ｃともにオフし、ＩＮ／ＯＵ
Ｔ２１、ＩＮ／ＯＵＴ２２端子間は非導通状態になる。
【００１８】このとき、入出力端子ＩＮ／ＯＵＴ２１お
よびＩＮ／ＯＵＴ２２に例えば３０Ｖの高電圧が印加さ
れた場合、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂのド
レイン、ソース端子間に微少リークがあると、ソース間
接続点２Ｓの電位が３０Ｖに向けて上昇しようとする
が、このときＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂが
オン状態にあるため、ソース間接続点２Ｓの電位は電源
電圧ＶＤＤ１に固定される。従ってＶＴが低いＮｃｈ−
ＭＯＳトランジスタ２ａ，２ｂのゲート、ソース間には
ＢＶＧＳ以上の電圧が印加されることがない。
よびＩＮ／ＯＵＴ２２に例えば３０Ｖの高電圧が印加さ
れた場合、Ｎｃｈ−ＭＯＳトランジスタ２ａ，２ｂのド
レイン、ソース端子間に微少リークがあると、ソース間
接続点２Ｓの電位が３０Ｖに向けて上昇しようとする
が、このときＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂが
オン状態にあるため、ソース間接続点２Ｓの電位は電源
電圧ＶＤＤ１に固定される。従ってＶＴが低いＮｃｈ−
ＭＯＳトランジスタ２ａ，２ｂのゲート、ソース間には
ＢＶＧＳ以上の電圧が印加されることがない。
【００１９】以上のように本発明の実施の形態によれ
ば、高電圧のスイッチ制御を行なうアナログスイッチ回
路を容易に実現することができる。
ば、高電圧のスイッチ制御を行なうアナログスイッチ回
路を容易に実現することができる。
【００２０】
【発明の効果】以上説明したように本発明は、オン抵抗
を下げるためにしきい値電圧(ＶＴ)が低くゲート・ソー
ス間耐圧(ＢＶＧＳ)の小さなＮｃｈ−ＭＯＳトランジス
タを使用しても、Ｎｃｈ−ＭＯＳトランジスタのソース
電位が比較的低い電源電圧ＶＤＤ１で常にクリップされ
るため、破壊の心配がない高電圧アナログスイッチ回路
を容易に実現できるものである。
を下げるためにしきい値電圧(ＶＴ)が低くゲート・ソー
ス間耐圧(ＢＶＧＳ)の小さなＮｃｈ−ＭＯＳトランジス
タを使用しても、Ｎｃｈ−ＭＯＳトランジスタのソース
電位が比較的低い電源電圧ＶＤＤ１で常にクリップされ
るため、破壊の心配がない高電圧アナログスイッチ回路
を容易に実現できるものである。
【図１】本発明の実施の形態における高電圧アナログス
イッチ回路
イッチ回路
【図２】従来の高電圧アナログスイッチ回路
１，２ レベルシフト回路 １ａ，１ｂ，２ａ，２ｂ Ｎｃｈ−ＭＯＳトランジスタ
（第１導電形ＭＯＳトランジスタ群１Ａ） １ｃ，２ｃ Ｐｃｈ−ＭＯＳトランジスタ（第２導電形
ＭＯＳトランジスタ１Ｂ） ２ｄ，２ｅ Ｎｃｈ−ＭＯＳトランジスタ（第１導電形
ＭＯＳトランジスタ群２１１ａ，２１ａ 高電圧インバ
ータ １２ａ，２２ａ 低電圧インバータ ＩＮ／ＯＵＴ１１，ＩＮ／ＯＵＴ１２，ＩＮ／ＯＵＴ２
１，ＩＮ／ＯＵＴ２２アナログスイッチ入出力端子 ＶＤＤ１ 低電圧電源 ＶＤＤ２ 高電圧電源
（第１導電形ＭＯＳトランジスタ群１Ａ） １ｃ，２ｃ Ｐｃｈ−ＭＯＳトランジスタ（第２導電形
ＭＯＳトランジスタ１Ｂ） ２ｄ，２ｅ Ｎｃｈ−ＭＯＳトランジスタ（第１導電形
ＭＯＳトランジスタ群２１１ａ，２１ａ 高電圧インバ
ータ １２ａ，２２ａ 低電圧インバータ ＩＮ／ＯＵＴ１１，ＩＮ／ＯＵＴ１２，ＩＮ／ＯＵＴ２
１，ＩＮ／ＯＵＴ２２アナログスイッチ入出力端子 ＶＤＤ１ 低電圧電源 ＶＤＤ２ 高電圧電源
Claims (1)
- 【請求項１】 接地電位と第１電源でゲート電位を駆動
される複数個直列接続された第１導電形ＭＯＳトランジ
スタ群１Ａと、接地電位と第２電源でゲート電位を駆動
される第２導電形ＭＯＳトランジスタ１Ｂで構成された
アナログスイッチ回路において、前記第１電源でゲート
電位を駆動される複数個直列接続された前記第１導電形
ＭＯＳトランジスタ群１Ａの中点電位接続点と複数個直
列接続された第１導電形ＭＯＳトランジスタ群２の縦続
接続の両端の片側が接続し、前記複数個直列接続された
第１導電形ＭＯＳトランジスタ群２のうち、１つ以上の
ゲートが前記アナログスイッチ回路の入出力端の一方
に、残りのゲートが前記アナログスイッチ回路の別の入
出力端に接続されていることを特徴とする高電圧アナロ
グスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26060699A JP2001085981A (ja) | 1999-09-14 | 1999-09-14 | 高電圧アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26060699A JP2001085981A (ja) | 1999-09-14 | 1999-09-14 | 高電圧アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085981A true JP2001085981A (ja) | 2001-03-30 |
Family
ID=17350279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26060699A Pending JP2001085981A (ja) | 1999-09-14 | 1999-09-14 | 高電圧アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085981A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103106869A (zh) * | 2011-11-11 | 2013-05-15 | 索尼公司 | 电平移位电路、扫描电路、显示装置和电子设备 |
| JP2019512945A (ja) * | 2016-03-11 | 2019-05-16 | 日本テキサス・インスツルメンツ合同会社 | Ｐ‐ｎバイモーダルパワーデバイスのための統合されたハイサイドドライバ |
-
1999
- 1999-09-14 JP JP26060699A patent/JP2001085981A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103106869A (zh) * | 2011-11-11 | 2013-05-15 | 索尼公司 | 电平移位电路、扫描电路、显示装置和电子设备 |
| JP2013106121A (ja) * | 2011-11-11 | 2013-05-30 | Sony Corp | レベルシフタ回路、走査回路、表示装置、及び、電子機器 |
| CN103106869B (zh) * | 2011-11-11 | 2016-08-17 | 株式会社日本有机雷特显示器 | 电平移位电路、扫描电路、显示装置和电子设备 |
| JP2019512945A (ja) * | 2016-03-11 | 2019-05-16 | 日本テキサス・インスツルメンツ合同会社 | Ｐ‐ｎバイモーダルパワーデバイスのための統合されたハイサイドドライバ |
| JP7043699B2 (ja) | 2016-03-11 | 2022-03-30 | テキサス インスツルメンツ インコーポレイテッド | Ｐ‐ｎバイモーダルパワーデバイスのための統合されたハイサイドドライバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4758726B2 (ja) | レベルシフト回路 | |
| US4947064A (en) | Semiconductor device having a time delay function | |
| JPH04256007A (ja) | 出力回路 | |
| US7173473B2 (en) | Level-shifting circuitry having “high” output impedance during disable mode | |
| KR970707637A (ko) | 비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(high voltage level shifter for switching high voltage in non-volatile memory integrated circuits) | |
| EP1801972A1 (en) | Voltage selection circuit | |
| JPH05308274A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JPH0232615A (ja) | 出力回路 | |
| JP2002076882A (ja) | 半導体集積回路装置 | |
| CN209748522U (zh) | 电压电平移位器 | |
| US20160005374A1 (en) | Display driving circuit and output buffer circuit thereof | |
| JP2001168693A (ja) | 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ | |
| JPH0786917A (ja) | インバータ回路 | |
| JPH09270699A (ja) | レベルシフト回路 | |
| JP2001085981A (ja) | 高電圧アナログスイッチ回路 | |
| JP2598147B2 (ja) | 半導体集積回路 | |
| US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
| JPH0846508A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JP3698040B2 (ja) | 両極性レベルシフト回路 | |
| JPH01140808A (ja) | 伝達ゲートスイッチング回路 | |
| KR100973137B1 (ko) | 부트스트랩회로 | |
| JPH10341148A (ja) | 両極性レベルシフト回路 | |
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| JP3675987B2 (ja) | 半導体装置の製造方法 |