JP2001085816A - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JP2001085816A
JP2001085816A JP26283099A JP26283099A JP2001085816A JP 2001085816 A JP2001085816 A JP 2001085816A JP 26283099 A JP26283099 A JP 26283099A JP 26283099 A JP26283099 A JP 26283099A JP 2001085816 A JP2001085816 A JP 2001085816A
Authority
JP
Japan
Prior art keywords
resistor layer
layer
resistor
resistance value
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26283099A
Other languages
English (en)
Inventor
Hideaki Araki
英明 荒木
Yuta Furukawa
雄太 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP26283099A priority Critical patent/JP2001085816A/ja
Publication of JP2001085816A publication Critical patent/JP2001085816A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 短期間で所定の抵抗値が得られる抵抗体層を
備えたセラミック回路基板を提供する。 【解決手段】 電極部31は形状が台形状に形成されて
おり、電極部31の抵抗体層51を挟んで対向する2辺
31aが非平行に形成されているので、抵抗体層51の
電極部31間の距離が抵抗体層51の幅方向で異なって
いる。このため、印刷、乾燥、焼成および測定の一連の
作業後、抵抗体層51の抵抗値が所定の値を外れていた
場合、抵抗体層51を形成した印刷版を電極部31間で
抵抗体層51の幅方向に移動させ、抵抗体層51と同一
シート抵抗の抵抗体ペーストを用いて印刷、焼成するこ
とにより、簡便にかつ確実に抵抗体層51の抵抗値を変
化させることができる。したがって、短期間で所定の抵
抗値が容易に得られ、ガラスセラミック多層基板10の
製造期間を容易に短縮することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック回路基
板に関し、特に表層または内層の一方あるいは両方に抵
抗体層を備えたセラミック回路基板に関する。
【0002】
【従来の技術】半導体装置において、ICチップやLS
Iチップ等の半導体素子は、基板に設けられた半導体素
子搭載部に実装されて実用に供されている。アルミナ等
のセラミックスは耐熱性、耐久性、熱伝導性等に優れる
ため、この基板の材料として適しており、セラミック製
の半導体基板は現在盛んに使用されている。
【0003】
【発明が解決しようとする課題】ところで、一般に集積
回路に使用されるセラミック回路基板において、多層回
路基板の層間に設けられる内蔵抵抗体の他、セラミック
回路基板の表面に印刷された導体パターンと外部抵抗体
等からなる回路が設けられ、セラミック回路基板の高機
能化、低コスト化に貢献している。
【0004】セラミック回路基板の表層に厚膜抵抗体層
を形成する場合、一般的にはガラス組成分に導電性物質
を加えたものをペースト状にして印刷し、焼結して抵抗
体層とする。このとき、抵抗体層の保護や耐候性の向上
を目的として、抵抗体層をガラス系材料で覆うように印
刷し、焼成することによりオーバーコート層を形成する
ことが行われている。さらに、レーザートリミング等の
手法を用いて抵抗体層の抵抗値が微調整される。
【0005】また、セラミック回路基板の表層、内層に
限らず抵抗体層を形成する場合、抵抗体層の抵抗値や電
力密度、ならびに抵抗体層と電極部との相互作用(ター
ミナル係数)を見込んで印刷抵抗体の長さ(L)と幅
(W)を設計してセラミック回路基板が製造される。こ
のとき、抵抗体層の抵抗値が所定の値を満たさない場
合、印刷抵抗体のLおよびWの寸法を変更したり、異な
る抵抗値の抵抗体ペーストを混合して抵抗体ペーストの
抵抗値自体を変更したりして対応することが一般的であ
る。
【0006】しかしながら、例えば先行試験の試作品を
作製するときのように、製造期間を短縮することが望ま
れる場合、上記のように印刷抵抗体の寸法を変更した
り、抵抗体ペーストの抵抗値を変更したりしていたので
は、納期に間に合わないという問題があった。
【0007】本発明は、このような問題を解決するため
なされたものであり、短期間で所定の抵抗値が得られる
抵抗体層を備えたセラミック回路基板を提供することを
目的とする。
【0008】
【課題を解決するための手段】本発明の請求項1記載の
セラミック回路基板によると、抵抗値可変手段は、抵抗
体層の抵抗値を変化させるように、抵抗体層を形成する
位置を移動させることが可能であるので、抵抗体層の形
成後、抵抗値が所定の値を外れていた場合、抵抗体層を
形成する位置を移動させることにより、抵抗体層の抵抗
値を簡便に変化させることができる。したがって、短期
間で所定の抵抗値が得られ、セラミック回路基板の製造
期間を短縮することができる。
【0009】本発明の請求項2記載のセラミック回路基
板によると、抵抗値可変手段は、抵抗体層の電極部間の
距離が抵抗体層の幅方向で異なっているので、抵抗体層
の形成後後、抵抗値が所定の値を外れていた場合、抵抗
体層を形成する位置を電極部間で抵抗体層の幅方向に移
動させることにより、抵抗体層の抵抗値を容易に変化さ
せることができる。したがって、短期間で所定の抵抗値
が得られ、セラミック回路基板の製造期間を容易に短縮
することができる。
【0010】本発明の請求項3記載のセラミック回路基
板によると、電極部は、抵抗体層を挟んで対向する2辺
が非平行に形成されているので、一対の電極部の一方ま
たは両方の形状を例えば台形状に形成することにより、
抵抗体層を形成する位置を電極部間で抵抗体層の幅方向
に移動させることで、抵抗体層の抵抗値を連続的に変化
させることができる。したがって、短期間で所定の抵抗
値が確実に得られ、セラミック回路基板の製造期間を確
実に短縮することができる。
【0011】本発明の請求項4記載のセラミック回路基
板によると、抵抗値可変手段は、抵抗体層の幅が電極部
間で異なっているので、抵抗体層の形成後、抵抗値が所
定の値を外れていた場合、抵抗体層を形成する位置を電
極部間で抵抗体層の長さ方向に移動させることにより、
抵抗体層の抵抗値を容易に変化させることができる。し
たがって、短期間で所定の抵抗値が得られ、セラミック
回路基板の製造期間を容易に短縮することができる。
【0012】本発明の請求項5記載のセラミック回路基
板によると、抵抗体層は、電極部間を繋いで対向する2
辺が非平行に形成されているので、抵抗体層の形状を例
えば台形状に形成することにより、抵抗体層を形成する
位置を電極部間で抵抗体層の長さ方向に移動させること
で、抵抗体層の抵抗値を連続的に変化させることができ
る。したがって、短期間で所定の抵抗値が確実に得ら
れ、セラミック回路基板の製造期間を確実に短縮するこ
とができる。
【0013】本発明においては、形成された抵抗体層の
抵抗値の安定化を図るため、抵抗体層を形成する位置を
移動させる前後において、ターミナル特性の変化を可能
な限り抑えることが望ましい。したがって、抵抗体層を
形成する位置の移動前後における抵抗体層と電極部との
重なり部の面積を可能な限り変化させないことが望まし
い。
【0014】本発明のセラミック回路基板としては、セ
ラミックを絶縁体として使用するものであれば単層でも
多層でもよく、多層のセラミック回路基板の場合はその
製法として、グリーンシート積層法、グリーンシート印
刷法が挙げられる。また、基板の片面のみの回路基板で
も両面回路基板でもよい。
【0015】本発明に用いられるセラミック材料として
は特に限定されず、アルミナ(Al 23)、窒化アルミ
ニウム(AlN)や炭化ケイ素(SiC)およびこれら
を主成分とする各種セラミックが挙げる。又、アルミナ
粉末にガラス粉末を混入した低温焼成のガラスセラミッ
クも用いることができる。内層に用いられる導体材料は
基板材料によって異なり、アルミナや窒化アルミニウム
ではモリブデン(Mo)やタングステン(W)のような
高融点金属が使われる。比較的低温で焼成できる基板材
料のときは、金(Au)、銀(Ag)、銀−パラジウム
合金(Ag−Pd)、銅(Cu)、ニッケル(Ni)な
どの金属が用いられる。
【0016】セラミックグリーンシートと配線用導体ペ
ーストを同時焼成する同時焼成セラミック回路基板の一
つに、WやMoをアルミナまたは窒化アルミ等の基板の
配線用導体として使用し、導体が酸化しないように還元
雰囲気で同時焼成するセラミック回路基板がある。とこ
ろが、酸化雰囲気で焼成する必要のある信頼性の高いR
uO2系やBi2Ru27系の抵抗を形成しようとすると
導体が酸化するという問題がある。これに対して、A
g、Ag−Pd、Ag−Pt、Ag−Pd−Ptなどの
導通抵抗が小さく、酸化焼成が可能なAg系導体を使用
し、これらの導体材料の融点(900〜1200℃)以
下で焼成できるセラミック材料を絶縁体として用いた低
温焼成のガラスセラミック多層配線基板が開発されてお
り、本発明のセラミック基板として特に好ましい。
【0017】一般に、約1200℃以下で焼成されるセ
ラミック基板を低温焼成のガラスセラミック基板とい
い、導体として内層および表層にAg系またはCu系等
が用いられる。このようにガラスセラミック絶縁体材料
としては、内蔵する例えばAg系導体材料の融点よりも
低い温度で焼成できるものを使用するのが好ましい。A
g導体やPdおよびPtの含有率の低いAg合金系導体
を使用する場合には、それらの多層に形成される金属の
融点が約900〜1200℃と低いので、800〜11
00℃で焼成できる材料を使用する必要があり、代表的
なものとしては、ホウケイ酸ガラスやさらに数種類の酸
化物(例えばMgO、CaO、Al23、PbO、K2
O、Na2O、ZnO、Li2Oなど)を含むガラス粉末
とアルミナ、石英などのセラミック粉末の混合物を原料
とするものや、コージエライト系、αスポジュメン系の
結晶化が生じるガラス粉末を原料とするものがある。具
体的には、CaO−Al23−SiO2−B23系また
はMgO−Al23−SiO2−B23系ガラスとアル
ミナとからなるものが挙げられる。
【0018】上記の材料は単層として用いることもでき
るが、積層して多層基板とするためには、グリーンシー
トを使用したグリーンシート積層法が用いられる。例え
ば、セラミック絶縁体材料粉末をドクターブレード法に
より成形し、厚み0.1〜0.5mm程度のグリーンシ
ートを得る。そして必要な配線パターンをAg、Ag−
Pd、Ag−Pt、Ag−Pd−Ptなどの導体材料ペ
ーストを使用してスクリーン印刷する。また、他の導体
配線層が接続できるように、打ち抜き金型やパンチング
マシーンでグリーンシートに0.1〜2.0mmφ程度
の貫通スルーホールを形成する。配線用ビアホールには
Ag系導体材料を充填しておく。同様の方法で回路を形
成するのに必要なだけ、他のグリーンシートにも配線パ
ターンを印刷する。これらのグリーンシートを各グリー
ンシートに穴明けした位置決め穴を用いて正確に積層し
た後、80〜150℃、10〜250kg/cm2の条
件で熱圧着し一体化する。
【0019】回路に内部抵抗を含む場合には、酸化雰囲
気で焼成されるRuO2、Bi2Ru 27系の抵抗を形成
する。その場合、抵抗体ペーストを電極部とともに内層
用グリーンシートに印刷する。以上のようにしたものを
酸化雰囲気で同時焼成し、導体内蔵セラミック多層基板
を得ることができる。
【0020】本発明において用いられる抵抗体は、Ru
2系の電気抵抗成分とガラス成分からなるものであ
り、通常、ペースト状でセラミック回路基板に厚膜法に
より印刷される。印刷された抵抗体の上にオーバーコー
トガラス成分、例えばCaO−Al23−SiO2−B2
3系のガラスが通常、厚膜法により印刷される。本発
明においては、印刷抵抗体とオーバーコートガラスは同
時焼成される。この焼成は通常の空気中で行われる。以
上、低温焼成のガラスセラミックを例にして説明した
が、これらは本発明の好ましい態様であるが、これに限
定されるものではない。
【0021】
【発明の実施の形態】以下、本発明の複数の実施例を図
面に基づいて説明する。 (第1実施例)CaO−Al23−SiO2系ガラスを
用いたガラスセラミック多層基板に本発明を適用した第
1実施例について、図1〜図5を用いて説明する。
【0022】まず、ガラスセラミックスのグリーンシー
ト積層体の作製方法について述べる。ここで、ガラスセ
ラミックスの原料粉末は、CaO−Al23−SiO2
−B23系のガラス粉末60wt%とAl23粉末40
wt%とを混合した粉体状のセラミックスであり、平均
粒径は約3.5μmである。
【0023】(1) ガラスセラミック粉体にジオキシルフ
タレートの可塑剤と、アクリル樹脂のバインダと、例え
ばトルエン、キシレン、アルコール類等の溶剤とを加
え、十分に混練して粘度2000〜40000cpsの
スラリーを作製し、ドクターブレード法によって0.3
mm厚の3枚のガラスセラミックグリーンシートを形成
する。
【0024】(2) 打ち抜き型やパンチングマシーン等を
用いて、ガラスセラミックグリーンシートを所望の形状
に加工し、また、複数の所定位置に例えば0.3mmφ
のビアホールを打ち抜き形成し、各ビアホールにAg系
導体材料を充填する。また、ガラスセラミックグリーン
シートの表面あるいは裏面に内部配線用のAg、Ag−
Pd、Ag−Pt、Ag−Pd−Pt、Cu等の導体ペ
ーストをスクリーン印刷する。
【0025】(3) それぞれのガラスセラミックグリーン
シートを積層して得られたガラスセラミックスのグリー
ンシート積層体を110℃、100kg/cm2の条件
で熱圧着して一体化する。
【0026】上記の(1)〜(3)の工程により、図2に示す
ガラスセラミックスのグリーンシート積層体1が得られ
る。図2において、グリーンシート積層体1はガラスセ
ラミックスグリーンシート1a、1bおよび1cの積層
体であり、配線層3とスルーホール部4とを有してい
る。
【0027】(4) 上記のグリーンシート積層体1を、電
気式連続ベルト炉を使用して空気中で900℃、20分
の保持条件で焼成する。なお、導体ペーストがCuの場
合は還元または中性雰囲気で焼成する。図3に示すよう
に、上記のようにして製造されたガラスセラミック多層
基板10は、導体配線層30およびスルーホール部40
を備えている。
【0028】(5) 焼成後、図4に示すように、ガラスセ
ラミック多層基板10の上面にRuO2系抵抗体ペース
トを用いて抵抗体層50をスクリーン印刷し、その抵抗
体層50上に、オーバーコートペーストを用いてオーバ
ーコート層60をスクリーン印刷する。ここで使用する
RuO2系抵抗体ペーストは、RuO2粉末に有機バイン
ダと溶剤を加えて混練したものであり、オーバーコート
ペーストは、ガラス粉末に有機バインダと溶剤を加えて
混練したものである。
【0029】(6) 上記のガラスセラミック多層基板10
を(4)の工程における基板焼成温度よりも僅かに低い温
度(例えば890℃)で10分の保持条件で、抵抗体層
50とオーバーコート層60を焼成する。
【0030】このようにして製造されたガラスセラミッ
ク多層基板10は、図4に示す導体配線層30の一部が
電極部を構成しており、図1(A)および図5に示すよ
うに、抵抗体層51、53、55および57の両端部に
一対の電極部31、33、35および37が設けられて
いる。ここで、抵抗体層51および53は、シート抵抗
が1kΩ/□の抵抗体ペーストを用いて形成されてお
り、抵抗体層55および57は、シート抵抗が10kΩ
/□の抵抗体ペーストを用いて形成されている。なお、
図1(A)および図5においては、説明を簡単にするた
め、導体配線層およびオーバーコート層が省略されてい
る。
【0031】図1(A)および図5に示すように、ガラ
スセラミック多層基板10は、電極部31、33、35
および37の形状が台形状に形成されており、電極部3
1、33、35および37の抵抗体層51、53、55
および57を挟んで対向する2辺31a、33a、35
aおよび37aが非平行に形成されている。したがっ
て、抵抗体層51、53、55および57の電極部3
1、33、35および37間の距離が抵抗体層51、5
3、55および57の幅方向で異なっている。また、そ
れぞれ同一シート抵抗の抵抗体ペーストを用いて形成さ
れた抵抗体層51および53と、抵抗体層55および5
7とは、電極部31および33間、電極部35および3
7間の距離がそれぞれ同一方向に異なっている。ここ
で、電極部31、33、35および37と、抵抗体層5
1および53と、抵抗体層55および57とはそれぞれ
同一印刷版を用いて形成されている。
【0032】次に、図1(A)に示す抵抗体層51を形
成する位置を電極部31間で抵抗体層51の幅方向に移
動させて抵抗値を変化させた実験例を図1(A)および
(B)を用いて説明する。なお、図1(A)は抵抗体層
の印刷位置の移動前を示し、図1(B)は抵抗体層の印
刷位置の移動後を示している。また電極部31は、Ag
−Pdの導体ペーストを用いて形成されており、移動後
の抵抗体層52は、抵抗体層51を形成した印刷版を電
極部31間で抵抗体層51の幅方向に移動させ、抵抗体
層51と同一シート抵抗の抵抗体ペーストを用いて印
刷、焼成することにより形成されている。
【0033】図1(A)および(B)に示すように、抵
抗体層51の幅W1および移動後の抵抗体層52の幅W2
を0.5mmとし、抵抗体層51の電極部31間の距離
1およびL2をそれぞれ0.8mmおよび1.2mmと
し、移動後の抵抗体層52の電極部31間の距離L3
よびL4をそれぞれ1.2mmおよび1.6mmとする
と、抵抗体層51および移動後の抵抗体層52の抵抗値
は、n=20の平均値でそれぞれ1.93kΩおよび
2.81kΩであった。すなわち、印刷位置の移動前後
における抵抗値の変化は46%であった。
【0034】以上説明した第1実施例においては、電極
部31、33、35および37の抵抗体層51、53、
55および57を挟んで対向する2辺31a、33a、
35aおよび37aが非平行に形成されているので、印
刷、乾燥、焼成、測定の一連の作業後、抵抗値が所定の
値を外れていた場合、抵抗体層51、53、55および
57を形成する位置を電極部31、33、35および3
7間で抵抗体層51、53、55および57の幅方向に
移動させることにより、簡便にかつ確実に抵抗体層の抵
抗値を変化させることができる。したがって、短期間で
所定の抵抗値が容易に得られ、ガラスセラミック多層基
板10の製造期間を容易に短縮することができる。
【0035】さらに第1実施例においては、それぞれ同
一シート抵抗の抵抗体ペーストを用いて形成された抵抗
体層51および53と、抵抗体層55および57とは、
電極部31および33間、電極部35および37間の距
離がそれぞれ同一方向に異なっており、同一シート抵抗
の抵抗体ペーストは同一方向に抵抗値がシフトする傾向
にあるので、抵抗体層51、53、55および57を形
成する印刷版を電極部31、33、35および37間で
抵抗体層51、53、55および57の幅方向に移動さ
せ、抵抗体層51、53、55および57と同一シート
抵抗の抵抗体ペーストを用いて印刷、焼成することによ
り、所定の抵抗値に変化させた移動後の抵抗体層を備え
たガラスセラミック多層基板を容易に得ることができ
る。
【0036】(第2実施例)図1(A)および(B)に
示す第1実施例の電極部31の形状を階段形状にした第
2実施例について、図6(A)および(B)を用いて説
明する。なお、図6(A)は抵抗体層の印刷位置の移動
前を示し、図6(B)は抵抗体層の印刷位置の移動後を
示している。図6(A)および(B)においては、説明
を簡単にするため、導体配線層およびオーバーコート層
が省略されている。
【0037】図6(A)に示すように、電極部131は
形状が階段形状に形成されており、抵抗体層151の電
極部131間の距離が抵抗体層151の幅方向に階段状
に異なっている。また、図6(B)に示すように、移動
後の抵抗体層152は、図6(A)に示す抵抗体層15
1を形成した印刷版を電極部131間で抵抗体層151
の幅方向に移動させ、抵抗体層151と同一シート抵抗
の抵抗体ペーストを用いて印刷、焼成することにより形
成されている。
【0038】第2実施例においては、印刷、乾燥、焼
成、測定の一連の作業後、抵抗値が所定の値を外れてい
た場合、抵抗体層151を形成する位置を電極部131
間で抵抗体層151の幅方向に移動させることにより、
簡便にかつ確実に抵抗体層の抵抗値を変化させることが
できる。したがって、短期間で所定の抵抗値が容易に得
られ、ガラスセラミック多層基板の製造期間を容易に短
縮することができる。
【0039】(第3実施例)図1(A)および(B)に
示す第1実施例の電極部31の形状を方形状にし、抵抗
体層51の形状を台形状にした第3実施例について、図
7(A)および(B)を用いて説明する。なお、図7
(A)は抵抗体層の印刷位置の移動前を示し、図7
(B)は抵抗体層の印刷位置の移動後を示している。図
7(A)および(B)においては、説明を簡単にするた
め、導体配線層およびオーバーコート層が省略されてい
る。
【0040】図7(A)に示すように、電極部231は
形状が方形状に形成されており、抵抗体層251は形状
が台形状に形成されている。したがって、抵抗体層25
1の電極部231間を繋いで対向する2辺251aおよ
び251bが非平行に形成されているので、抵抗体層2
51の幅が電極部231間で異なっている。また、図7
(B)に示すように、移動後の抵抗体層252は、図7
(A)に示す抵抗体層251を形成した印刷版を電極部
231間で抵抗体層251の長さ方向に移動させること
により形成されている。したがって、抵抗体層252の
電極部231間を繋いで対向する2辺252aおよび2
52bが非平行に形成されている。
【0041】第3実施例においては、印刷、乾燥、焼
成、測定の一連の作業後、抵抗値が所定の値を外れてい
た場合、抵抗体層251を形成する位置を電極部231
間で抵抗体層251の長さ方向に移動させることによ
り、簡便にかつ確実に抵抗体層の抵抗値を変化させるこ
とができる。したがって、短期間で所定の抵抗値が容易
に得られ、ガラスセラミック多層基板の製造期間を容易
に短縮することができる。
【0042】上記第3実施例では、抵抗体層251の形
状を台形状に形成したが、本発明では、抵抗体層の形状
を階段形状に形成してもよい。抵抗体層の形状を階段形
状に形成した場合、抵抗体層の幅は電極部間で階段状に
異なっている。
【0043】以上説明した本発明の複数の実施例におい
ては、抵抗体層の印刷位置の移動前後において、抵抗体
層と電極部との重なり部の面積の変化が最小限となって
いるので、抵抗体層の印刷位置の移動前後におけるター
ミナル特性の変化を最小限に抑えることができる。
【0044】上記複数の実施例では、ガラスセラミック
多層基板の表層に抵抗体層を形成したが、本発明では、
ガラスセラミック多層基板の層間に設けられる内蔵抵抗
体に適用してもよい。
【0045】また上記複数の実施例では、複数層のガラ
スセラミック層からなるガラスセラミック多層基板に本
発明を適用したが、一層のガラスセラミック基板に適用
することは可能であるし、低温焼成のガラスセラミック
ス以外の各種セラミック材料を用いることが可能である
ことはいうまでもない。
【図面の簡単な説明】
【図1】ガラスセラミック多層基板に本発明を適用した
第1実施例を示す模式的平面図であって、(A)は抵抗
体層の印刷位置の移動前を示し、(B)は抵抗体層の印
刷位置の移動後を示している。
【図2】ガラスセラミック多層基板に本発明を適用した
第1実施例を示すものであって、グリーンシート積層体
を示す模式的断面図である。
【図3】ガラスセラミック多層基板に本発明を適用した
第1実施例を示すものであって、焼成後のガラスセラミ
ック多層基板を示す模式的断面図である。
【図4】ガラスセラミック多層基板に本発明を適用した
第1実施例を示す模式的断面図である。
【図5】ガラスセラミック多層基板に本発明を適用した
第1実施例を示す模式的平面図である。
【図6】ガラスセラミック多層基板に本発明を適用した
第2実施例を示す模式的平面図であって、(A)は抵抗
体層の印刷位置の移動前を示し、(B)は抵抗体層の印
刷位置の移動後を示している。
【図7】ガラスセラミック多層基板に本発明を適用した
第3実施例を示す模式的平面図であって、(A)は抵抗
体層の印刷位置の移動前を示し、(B)は抵抗体層の印
刷位置の移動後を示している。
【符号の説明】
1 グリーンシート積層体 1a、1b、1c グリーンシート 3 配線層 4 スルーホール部 10 ガラスセラミック多層基板 30 導体配線層 31、33、35、37 電極部 31a、33a、35a、37a 対向する2辺 51、53、55、57 抵抗体層 52 移動後の抵抗体層 131、231 電極部 151、251 抵抗体層 152、252 移動後の抵抗体層 251a、251b 対向する2辺
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA07 AA12 AA13 BB01 BB05 BB30 BB31 BB49 CC12 CC22 DD04 DD05 DD20 DD21 EE01 FF07 GG06 GG20 5E317 AA24 BB04 BB11 BB12 BB14 BB18 BB25 CC25 CD21 GG11 GG17 5E338 AA01 AA18 BB75 CC01 CD14 CD22 EE11 EE32 EE33

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表層または内層の一方あるいは両方に導
    体配線層および抵抗体層を備えたセラミック回路基板で
    あって、 前記抵抗体層の両端部に設けられ、前記導体配線層およ
    び前記抵抗体層を電気的に接続する一対の電極部と、 前記抵抗体層の抵抗値を変化させるように、前記抵抗体
    層を形成する位置を移動させることが可能な抵抗値可変
    手段と、 を備えることを特徴とするセラミック回路基板。
  2. 【請求項2】 前記抵抗値可変手段は、前記抵抗体層の
    前記電極部間の距離が前記抵抗体層の幅方向で異なって
    いることを特徴とする請求項1記載のセラミック回路基
    板。
  3. 【請求項3】 前記電極部は、前記抵抗体層を挟んで対
    向する2辺が非平行に形成されていることを特徴とする
    請求項2記載のセラミック回路基板。
  4. 【請求項4】 前記抵抗値可変手段は、前記抵抗体層の
    幅が前記電極部間で異なっていることを特徴とする請求
    項1記載のセラミック回路基板。
  5. 【請求項5】 前記抵抗体層は、前記電極部間を繋いで
    対向する2辺が非平行に形成されていることを特徴とす
    る請求項4記載のセラミック回路基板。
JP26283099A 1999-09-17 1999-09-17 セラミック回路基板 Pending JP2001085816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26283099A JP2001085816A (ja) 1999-09-17 1999-09-17 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26283099A JP2001085816A (ja) 1999-09-17 1999-09-17 セラミック回路基板

Publications (1)

Publication Number Publication Date
JP2001085816A true JP2001085816A (ja) 2001-03-30

Family

ID=17381216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26283099A Pending JP2001085816A (ja) 1999-09-17 1999-09-17 セラミック回路基板

Country Status (1)

Country Link
JP (1) JP2001085816A (ja)

Similar Documents

Publication Publication Date Title
JP3331083B2 (ja) 低温焼成セラミック回路基板
US8193898B2 (en) Laminated body and manufacturing method thereof
JP3019136B2 (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP3093601B2 (ja) セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JP2001085816A (ja) セラミック回路基板
JPH0521635A (ja) 多層基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JP3716088B2 (ja) 配線基板
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP2001102695A (ja) セラミック回路基板およびその製造方法
JP2000049431A (ja) セラミック回路基板
JP3130914B2 (ja) 多層回路基板
JP2766146B2 (ja) コンデンサ内蔵多層回路基板
JPH11186727A (ja) 配線基板およびその製造方法
JPH0834350B2 (ja) セラミック多層配線基板
JP3632592B2 (ja) チップサーミスタおよびその製造方法
JP2001217545A (ja) 多層回路基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法
JP3493264B2 (ja) 回路基板
JPH0714109B2 (ja) セラミック複合回路基板
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JP2874685B2 (ja) 多層基板の製造方法