JP2001085577A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JP2001085577A
JP2001085577A JP25748899A JP25748899A JP2001085577A JP 2001085577 A JP2001085577 A JP 2001085577A JP 25748899 A JP25748899 A JP 25748899A JP 25748899 A JP25748899 A JP 25748899A JP 2001085577 A JP2001085577 A JP 2001085577A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
slit
heat sink
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25748899A
Other languages
English (en)
Inventor
Takanori Hashizume
孝則 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP25748899A priority Critical patent/JP2001085577A/ja
Publication of JP2001085577A publication Critical patent/JP2001085577A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 高発熱(高速動作)の半導体装置のチップ・
サイズ・パッケージの小型薄形化、低コスト化を実現す
る。 【解決手段】 半導体素子12を搭載したTABテープ
11、スティフナ15およびヒートシンク16からなる
チップ・サイズ・パッケージを封止形態として持つ半導
体装置において、ヒートシンク16に、スリット16b
を形成し、組み立て時に、ヒートシンク16の中央部の
対素子密着領域16cが半導体素子12に接近する方向
に柔軟に変形することで、特別な液状接着材等を用いる
ことなく、周辺部と共通のシート状接着材16aのみを
介して半導体素子12の背面に確実に密着する構成とし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造技術に関し、特に、低熱抵抗の小型パ
ッケージ等の封止形態を備えた半導体装置等に適用して
有効な技術に関する。
【0002】
【従来の技術】たとえば、携帯型の情報処理機器は小型
化、高速化が加速しており、半導体パッケージにも小型
化、低熱抵抗化が求められている。これに呼応して、携
帯機器用の半導体装置では、低熱抵抗のT−BGA(テ
ープ−ボール・グリッド・アレイ)タイプのパッケージ
の開発が行われている。
【0003】この低熱抵抗のT−BGAタイプのパッケ
ージとしては、第1の参考技術として、図13のような
ヒートシンクを貼り付ける際のチップ高さのばらつき、
傾き等によるギャップを吸収するために、図11(a)
および(b)に示されるように、チップとヒートシンク
との間にシリコーン系の液状接着材を充填することが考
えられる。また、この場合、図12(b)に示されるよ
うに、リフロー時のエア抜き等のためにヒートシンクに
ベントホールを形成することが考えられる。
【0004】また他の第2の参考技術として、図11
(c)に示すように、キャップ状のヒートシンクとチッ
プの貼り付けには特に専用の接着材を用いず、ヒートシ
ンクをテープに貼り付ける際に必須となるシート状接着
材で貼り付けを行ない、低コスト化を図ることが考えら
れる。チップ高さのばらつき、傾き等によるギャップの
吸収のためにはチップ周辺のポリイミドテープの柔軟性
を利用している。この場合、図12(a)に示すよう
に、リフロー時のエア抜き等のためにヒートシンクにベ
ントホールを形成することが考えられる。
【0005】
【発明が解決しようとする課題】ところが、上述の第1
の参考技術のパッケージでは、液状接着材が必要な分だ
け高コストとなり、シリコーンによる製品汚染、特に半
田ボール搭載前のテープ汚染によるボール搭載不良、ボ
ール接続強度不足等の製品不良、が懸念される。
【0006】また、上述の第2の参考技術の場合、シー
ト状接着材は50〜100μm程度と薄く、チップ高
さ、傾きを吸収しつつチップとヒートシンクを貼り合わ
せるには役不足であるためチップ周辺のポリイミドテー
プの柔軟性を利用している。そのためチップ周辺には、
ポリイミドテープの柔軟性を確保するために、ある程度
の余白エリアが必要であり、パッケージに搭載できる最
大チップサイズが制限される、という技術的課題を生じ
る。
【0007】本発明の目的は、液状接着材の使用による
製品汚染や製品不良を回避しつつ、封止構造の熱抵抗を
低減することが可能な技術を提供することにある。
【0008】本発明の他の目的は、液状接着材の不使用
による製造原価の低減と、封止構造の熱抵抗の低減を両
立させることが可能な技術を提供することにある。
【0009】本発明の他の目的は、封止可能な最大チッ
プサイズの制限を緩和しつつ、封止構造の熱抵抗を低減
することが可能な技術を提供することにある。
【0010】本発明の他の目的は、低コストで大型のチ
ップが搭載可能な低熱抵抗パッケージを実現する技術を
提供することにある。
【0011】本発明の他の目的は、高発熱(高速動作)
製品の小型薄形化を実現する技術を提供することにあ
る。
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0014】本発明は、半導体素子の一主面に接着材を
介して放熱部材を接続してなる半導体装置において、放
熱部材にスリットを形成したものである。
【0015】また、本発明は、半導体素子の一主面に接
着材を介して放熱部材を接続してなる半導体装置の製造
方法において、放熱部材にスリットを形成して柔軟性を
持たせ、半導体素子に接する接続部分を選択的に変形さ
せることで半導体素子と放熱部材とを接続するものであ
る。
【0016】より具体的には、一例として、ヒートシン
クにコの字形、ニの字形、H字形等の任意形状のスリッ
トを設け、ヒートシンクにおいてチップと貼り合わせる
部分に柔軟性を持たせる。これにより、チップにヒート
シンクを接続する組み立て工程において、シリコーン系
液状接着材等を充填することなくチップとヒートシンク
の間のギャップを吸収することができ、低コストで大型
のチップが搭載可能な低熱抵抗パッケージが実現でき
る。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【0018】図1(a)および(b)は、本発明の第1
の実施の形態である半導体装置の製造方法を実施する半
導体装置の斜視図および分解組み立て斜視図である。
【0019】本実施の形態では、半導体装置の封止形態
として、チップ・サイズ・パッケージを採用した場合を
例に採って説明する。
【0020】本実施の形態の半導体装置10は、額縁形
状のTABテープ11と、このTABテープ11の中央
部に後述のインナリードボンディング(ILB)にて搭
載された半導体素子12と、この半導体素子12のIL
B部分を封止する封止樹脂13と、半導体素子12を取
り囲むようにTABテープ11上にシート状接着材14
を介して接着された額縁形状のスティフナ15と、この
スティフナ15に外周部がシート状接着材16aを介し
て接着され、中央部が半導体素子12のILB部分と反
対側の背面に、同じくシート状接着材16aを介して接
着されるヒートシンク16と、TABテープ11の下面
に配置され、各々が半導体素子12の図示しない外部接
続電極に個別に接続される複数の半田ボール17、等で
構成されている。
【0021】この場合、ヒートシンク16には、接続対
象の半導体素子12を取り囲む領域、すなわち、中央部
の半導体素子12に対する対素子密着領域16cには略
“コ”の字形のスリット16bが形成されており、当該
対素子密着領域16cの柔軟な変形を可能にしている。
ヒートシンク16の外形が21mm×21mmの場合、
このスリット16bの寸法は、一例として、幅が1.0
mm、3辺の各々の長さが、15mm、程度である。こ
のスリット16bは、ヒートシンク16のプレス打ち抜
き加工等において同時に形成することができる。
【0022】ヒートシンク16は、一例として、たとえ
ば厚さが0.15mmの銅合金等で構成され、図1
(b)に例示されるように、組み立て前の製造段階に
て、その一主面のスリット16bを除く全面にシート状
接着材16aが貼付されている。シート状接着材16a
の厚さは、たとえば0.1mmである。また、製造工程
から組み立て工程までの間にシート状接着材16aの接
着面を保護するため、必要に応じて、図示しない保護フ
ィルムを全面に貼付することができる。
【0023】このように、本実施の形態の場合には、ヒ
ートシンク16にスリット16bが形成されて柔軟性が
大きくなっているので、後述のように、組み立て工程に
おいて、ヒートシンク16をスティフナ15および半導
体素子12にシート状接着材16aを介して接着する際
に、半導体素子12とヒートシンク16の対素子密着領
域16cの間にギャップが存在しても、対素子密着領域
16cがスリット16bの形成領域を境界として容易に
半導体素子12の接近する方向に(沈み込むように)柔
軟に変形することで当該ギャップを吸収して、ヒートシ
ンク16の対素子密着領域16cを、確実に半導体素子
12の背面にシート状接着材16aを介して密着させる
ことが可能となる。これにより、半導体素子12から発
生する熱をヒートシンク16等を経由して効率良く外部
に放散させることができ、いわゆる低熱抵抗のチップ・
サイズ・パッケージ等の封止構造を実現できる。
【0024】図10に、伝熱抵抗の測定結果を、本実施
の形態と比較例とを対照して例示する。比較例1はヒー
トシンク無しの場合であり、比較例2は、図11(a)
および(b)の第1の参考技術の構成において、図12
(b)のようにベントホールを形成した場合を示してい
る。
【0025】本実施の形態の場合には、ヒートシンク無
しの比較例1に対して、比較例2と同等の優れた低熱抵
抗を実現できることが判る。すなわち、種々の技術的課
題をもたらす液状接着材を半導体素子とヒートシンクと
の間のギャップ解消に用いる比較例2に対して、この液
状接着材を用いることなく、スリット16bを備えるこ
とでヒートシンク16の容易変形を実現し、当該ギャッ
プ解消を実現する本実施の形態の構成は、より優れてい
ることが判る。
【0026】すなわち、本実施の形態の半導体装置によ
れば、たとえば、マイコン、ASIC用の小型パッケー
ジであるT−TFBGA(Tape type−Thi
nFine pich BGA)の熱抵抗を50〜80
℃/W程度(チップサイズ、実装基板等に依存する)か
ら25〜40℃/W程度に下げることができる。
【0027】すなわち、上述の図11(a)等に示した
第1の参考技術のように、チップとヒートシンクのギャ
ップを埋めるために当該ギャップに液状接着材を用いる
等の対策は、本実施の形態の半導体装置では全く不要で
あり、ヒートシンク16の全面に予め貼付されているシ
ート状接着材16aにて、スティフナ15とヒートシン
ク16との接着、およびヒートシンク16(対素子密着
領域16c)と半導体素子12との接着を行うことが可
能となる。
【0028】従って、第1の参考技術のように、液状接
着材が必要な分だけ高コストとなったり、シリコーンに
よる製品汚染(特に半田ボール搭載前のTABテープ1
1の汚染によるボール搭載不良、半田ボールの接続強度
不足が問題となる)等の技術的課題を解消できる。
【0029】すなわち、低コストにて、液状接着材の使
用による製品汚染や製品不良を回避しつつ、チップ・サ
イズ・パッケージ等の封止構造の熱抵抗を低減すること
ができる。また、液状接着材の不使用による半導体装置
の製造原価の低減と、チップ・サイズ・パッケージ等の
封止構造の熱抵抗の低減を両立させることができる。
【0030】図2(a)および(b)は、本発明の第2
の実施の形態である半導体装置の製造方法を実施する半
導体装置の斜視図および分解組み立て斜視図である。
【0031】本実施の形態では、半導体装置の封止形態
として、スティフナを兼ねる略キャップ状のヒートシン
クを用いたチップ・サイズ・パッケージの場合を例に採
って説明する。
【0032】本実施の形態の半導体装置20は、額縁形
状のTABテープ21と、このTABテープ21の中央
の開口部21aに突設された複数のインナリード21b
の上に後述のインナリードボンディング(ILB)にて
搭載された半導体素子22と、この半導体素子22のI
LB部分を封止する封止樹脂23と、半導体素子22を
取り囲むようにTABテープ21上にシート状接着材2
4aを介して周辺部が接着され、中央の収納凹部24b
の天井部分が半導体素子22のILB部分と反対側の背
面に、同じくシート状接着材24aを介して接着される
ヒートシンク24と、TABテープ21の下面に配置さ
れ、各々が半導体素子22の図示しない外部接続電極に
個別に接続される複数の半田ボール25、等で構成され
ている。
【0033】この第2の実施の形態の場合、ヒートシン
ク24には、中央の収納凹部24bを取り囲む領域には
略“コ”の字形のスリット24cが形成されており、収
納凹部24bの天井部分の柔軟な変形を可能にしてい
る。ヒートシンク24の外形が21mm×21mmの場
合、このスリット24cの寸法は、一例として、幅が
1.0mm、3辺の各々の長さが、15mm、程度であ
る。このスリット24cは、ヒートシンク24のプレス
加工等において同時に形成することができる。
【0034】ヒートシンク24は、一例として、たとえ
ば厚さが0.15mmの銅合金等で構成され、図2
(b)に例示されるように、組み立て前の製造段階に
て、その一主面のスリット24cを除く全面にシート状
接着材24aが貼付されている。シート状接着材24a
の厚さは、たとえば0.1mmである。また、製造工程
から組み立て工程までの間にシート状接着材24aの接
着面を保護するため、必要に応じて、図示しない保護フ
ィルムを全面に貼付することができる。
【0035】このように、本実施の形態の場合には、ヒ
ートシンク24にスリット24cが形成されて柔軟性が
大きくなっているので、後述のように、組み立て工程に
おいて、ヒートシンク24をTABテープ21および半
導体素子22にシート状接着材24aを介して接着する
際に、半導体素子22とヒートシンク24の収納凹部2
4bの天井部分との間にギャップが存在しても、当該天
井部分がスリット24cの形成領域を境界として容易に
半導体素子22に接近する方向に(沈み込むように)柔
軟に変形することで当該ギャップを吸収して、ヒートシ
ンク24の収納凹部24bの天井部分を、確実に半導体
素子22の背面にシート状接着材24aを介して密着さ
せることが可能となる。これにより、半導体素子22か
ら発生する熱をヒートシンク24等を経由して効率良く
外部に放散させることができ、いわゆる低熱抵抗のチッ
プ・サイズ・パッケージ等の封止構造を実現できる。
【0036】すなわち、この第2の実施の形態の半導体
装置の場合、上述の第1の実施の形態と同様の効果が得
られるとともに、さらに、図11(c)に示した第2の
参考技術の構造のように、半導体素子22の周辺部(余
白部)のTABテープ21の柔軟変形を必要とすること
なく、ヒートシンク24の側の収納凹部24bの天井部
分がスリット24cの形成領域を境界として容易に半導
体素子22に接近する方向に(沈み込むように)柔軟に
変形することで、ヒートシンク24の収納凹部24bの
天井部分と半導体素子22との間のギャップを吸収して
両者を密着させることが可能となる。
【0037】換言すれば、第2の参考技術のようにTA
Bテープ21の柔軟変形を確保する目的で、半導体素子
22の周辺部(余白部)を必要以上に大きく確保する必
要がなくなり、当該余白部分を半導体素子22の収納に
有効に利用でき、外形寸法が同一のチップ・サイズ・パ
ッケージ内に、よりサイズの大きな半導体素子22を収
容することが可能になる。
【0038】次に、上述の図1に例示した構成の半導体
装置10の製造方法の一例を、図3および図4のフロー
チャートを用いて説明する。
【0039】まず、TABテープ11にスティフナ15
を貼り付ける(ステップ101)。その後、TABテー
プ11の中央の開口部11aに突出した複数の配線パタ
ーンの内端部(インナリード11b)の各々を、半導体
素子12上に設けられた図示しない複数のボンディング
パッドの各々に一括して電気的および機械的に接続する
ILBを行う(ステップ102)。次に、ポッティング
等の方法で、封止樹脂13により、半導体素子12のヒ
ートシンク16に対する接着面以外の領域を封止する
(ステップ103)。
【0040】次に、スリット16bが形成されたヒート
シンク16の貼り付けを行う(ステップ104)。
【0041】すなわち、このステップ104の工程で
は、図4に例示されるように、上下方向に対向し、対向
面の半導体素子12およびヒートシンク16の対素子密
着領域16cに望む部位に弾性パッド31aおよび弾性
パッド32aが突設された凹型断面の一対の貼付ツール
31および貼付ツール32の間に、半導体素子12およ
びスティフナ15を搭載したTABテープ11と、ヒー
トシンク16とを所定の位置関係で重ね合わせて(ステ
ップ104a)挟み込み(ステップ104b)、上下方
向から挟圧する(ステップ104c)。
【0042】この時、ヒートシンク16は、周辺部がス
ティフナ15に押圧され、シート状接着材16aを介し
て当該スティフナ15に接着されるとともに、スリット
16bの内側の対素子密着領域16cは、スリット16
bの部分を境に、周辺部と独立に沈み込むように変形
し、シート状接着材16aを介して半導体素子12の背
面側に接着される。
【0043】すなわち、シート状接着材16aとは別の
液状接着材等を必要とすることなく、ヒートシンク16
の変形により、当該ヒートシンク16の対素子密着領域
16cと半導体素子12の背面とを確実に接続して、両
者間の伝熱抵抗を低くすることが可能になる。
【0044】この後、一対の貼付ツール31および貼付
ツール32を離間させて図1(a)のような構成に組み
立てられた半導体装置10を取り出した後(ステップ1
04d)、TABテープ11における配線パターンの図
示しない外端部側に、半田ボール搭載、リフロー、フラ
ックス洗浄等の工程にて個別に半田ボール17を接続す
る(ステップ105)。
【0045】その後、ヒートシンク16の外面側に、製
品名等のマーキングを行った後(ステップ106)、T
ABテープ11の図示しないスプロケットホール部分等
のはみ出し部分を切除して所定の幅寸法に整形する外形
切断を行う(ステップ107)。
【0046】このように、本実施の形態の半導体装置の
製造方法によれば、スリット16bが形成されたヒート
シンク16を、当該ヒートシンク16の貼り付け工程に
おいて、スリット16bの内側の中央部分の対素子密着
領域16cを選択的に半導体素子12に接近する方向に
沈み込むように変形させることで、余分な液状接着材等
を必要することなく、ヒートシンク16を半導体素子1
2に確実に接続して両者間の伝熱抵抗を低くすることが
可能となる。
【0047】同様に、上述の図2に例示した構成の半導
体装置20の製造方法の一例を、図5および図6のフロ
ーチャートを用いて説明する。
【0048】なお、この図5および図6において、前述
の図3および図4と異なる点は、スティフナおよびヒー
トシンクの組み立ての代わりに、両者を兼ねるととも
に、収納凹部24bおよびスリット24cが形成された
キャップ状のヒートシンク24を用いることにある。
【0049】従って、図5および図6の工程では、ステ
ィフナの貼り付け工程が省略される点を除いて、既述の
図3および図4とほぼ同様の組み立て工程となるため、
共通の部分には同一の符号を付して説明を割愛する。
【0050】この図5および図6の工程では、特に、ス
テップ104のヒートシンク貼り付け工程において、ヒ
ートシンク24の中央部の収納凹部24bと半導体素子
22とが、弾性パッド31aおよび弾性パッド32aが
突設された凹型断面の一対の貼付ツール31および貼付
ツール32の間で挟圧されることにより、収納凹部24
bが半導体素子22に接近する方向に沈み込むように変
形することで、当該収納凹部24bの天井部分と半導体
素子22との間にギャップがある場合でも、確実に、両
者を密着させることが可能となる。
【0051】すなわち、第2の参考技術のようにTAB
テープ21の側の変形量を大きくする等の目的で、TA
Bテープ21における半導体素子22の周辺部の余白領
域を必要以上に大きくすることなく、確実に、半導体素
子22とヒートシンク24との接着が達成され、両者間
での伝熱抵抗を小さくすることが可能となる。
【0052】ヒートシンク16やヒートシンク24に形
成されるスリットの形状としては、上述の図1および図
2等に例示した“コ”字形の形状に限らず、たとえば、
図7のような“H”字形のスリット16d(スリット2
4d)、図8のような“ニ”字形のスリット16e(ス
リット24e)、図9のような二つの“コ”字形を対向
させた形状のスリット16f(スリット24f)等、ヒ
ートシンク16(ヒートシンク24)に柔軟性を付与で
きる任意の形状のスリットを採用できる。
【0053】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0054】たとえば、半導体装置の構成としては、上
述の図1および図2に例示した構成に限らず、ヒートシ
ンクを備えたチップ・サイズ・パッケージに広く適用す
ることができる。
【0055】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0056】本発明の半導体装置によれば、液状接着材
の使用による製品汚染や製品不良を回避しつつ、封止構
造の熱抵抗を低減することができる、という効果が得ら
れる。
【0057】本発明の半導体装置によれば、液状接着材
の不使用による製造原価の低減と、封止構造の熱抵抗の
低減を両立させることができる、という効果が得られ
る。
【0058】本発明の半導体装置によれば、封止可能な
最大チップサイズの制限を緩和しつつ、封止構造の熱抵
抗を低減することができる、という効果が得られる。
【0059】本発明の半導体装置によれば、低コストで
大型のチップが搭載可能な低熱抵抗パッケージを実現す
ることができる、という効果が得られる。
【0060】本発明の半導体装置によれば、高発熱(高
速動作)製品の小型薄形化を実現することができる、と
いう効果が得られる。
【0061】また、本発明の半導体装置の製造方法によ
れば、液状接着材の使用による製品汚染や製品不良を回
避しつつ、封止構造の熱抵抗を低減することができる、
という効果が得られる。
【0062】本発明の半導体装置の製造方法によれば、
液状接着材の不使用による製造原価の低減と、封止構造
の熱抵抗の低減を両立させることができる、という効果
が得られる。
【0063】本発明の半導体装置の製造方法によれば、
封止可能な最大チップサイズの制限を緩和しつつ、封止
構造の熱抵抗を低減することができる、という効果が得
られる。
【0064】本発明の半導体装置の製造方法によれば、
低コストで大型のチップが搭載可能な低熱抵抗パッケー
ジを実現することができる、という効果が得られる。
【0065】本発明の半導体装置の製造方法によれば、
高発熱(高速動作)製品の小型薄形化を実現することが
できる、という効果が得られる。
【図面の簡単な説明】
【図1】(a)および(b)は、本発明の第1の実施の
形態である半導体装置の製造方法を実施する半導体装置
の斜視図および分解組み立て斜視図である。
【図2】(a)および(b)は、本発明の第2の実施の
形態である半導体装置の製造方法を実施する半導体装置
の斜視図および分解組み立て斜視図である。
【図3】本発明の第1の実施の形態である半導体装置の
製造方法の一例を示すフローチャートである。
【図4】本発明の第1の実施の形態である半導体装置の
製造方法の一例を工程順に示す断面図である。
【図5】本発明の第2の実施の形態である半導体装置の
製造方法の一例を示すフローチャートである。
【図6】本発明の第2の実施の形態である半導体装置の
製造方法の一例を工程順に示す断面図である。
【図7】本発明の半導体装置を構成するヒートシンクの
変形例を示す斜視図である。
【図8】本発明の半導体装置を構成するヒートシンクの
変形例を示す斜視図である。
【図9】本発明の半導体装置を構成するヒートシンクの
変形例を示す斜視図である。
【図10】本発明の半導体装置の封止構造における熱抵
抗測定値を比較例と比較対照して例示した説明図であ
る。
【図11】(a)および(b)は、本発明の第1の参考
技術であるチップ・サイズ・パッケージの構成を示す断
面図であり、(c)は、本発明の第2の参考技術である
チップ・サイズ・パッケージの構成を示す断面図であ
る。
【図12】(a)および(b)は、それぞれ本発明の第
2および第1の参考技術であるチップ・サイズ・パッケ
ージの構成を示す説明図である。
【図13】本発明にて解決される、参考技術の技術的課
題を説明する断面図である。
【符号の説明】
10 半導体装置 11 TABテープ 11a 開口部 11b インナリード 12 半導体素子 13 封止樹脂 14 シート状接着材 15 スティフナ 16 ヒートシンク 16a シート状接着材 16b スリット 16c 対素子密着領域 16d スリット 16e スリット 16f スリット 17 半田ボール 20 半導体装置 21 TABテープ 21a 開口部 21b インナリード 22 半導体素子 23 封止樹脂 24 ヒートシンク 24a シート状接着材 24b 収納凹部 24c スリット 24d スリット 24e スリット 24f スリット 25 半田ボール 31 貼付ツール 31a 弾性パッド 32 貼付ツール 32a 弾性パッド

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の一主面に接着材を介して放
    熱部材を接続してなる半導体装置であって、前記放熱部
    材にスリットを形成してなることを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置において、前
    記放熱部材の前記半導体素子に対する接続領域が前記ス
    リットを境界として選択的に変形してなることを特徴と
    する半導体装置。
  3. 【請求項3】 請求項1または2記載の半導体装置にお
    いて、前記半導体素子に電気的に接続される配線パター
    ンを備えたTABテープと、前記半導体素子を取り囲む
    ように前記TABテープに固定された額縁状の補強部材
    と、前記補強部材に周辺部が接続され、中央部が前記ス
    リットを境界として選択的に変形して前記半導体素子に
    接続された第1の前記放熱部材からなるチップ・サイズ
    ・パッケージを第1の封止構造として備えたことを特徴
    とする半導体装置。
  4. 【請求項4】 請求項1または2記載の半導体装置にお
    いて、前記半導体素子に電気的に接続される配線パター
    ンを備えたTABテープと、断面が凹形状を呈し前記半
    導体素子を取り囲むように周辺部が前記TABテープに
    固定され、中央部が前記スリットを境界として選択的に
    変形して前記半導体素子に接続された第2の前記放熱部
    材からなるチップ・サイズ・パッケージを第2の封止構
    造として備えたことを特徴とする半導体装置。
  5. 【請求項5】 請求項1,2,3または4記載の半導体
    装置において、前記放熱部材は、共通のシート状接着材
    を介して、前記半導体素子および前記半導体素子以外の
    部分に接続されることを特徴とする半導体装置。
  6. 【請求項6】 半導体素子の一主面に接着材を介して放
    熱部材を接続してなる半導体装置の製造方法であって、
    前記放熱部材にスリットを形成して柔軟性を持たせ、前
    記半導体素子に接する接続部分を選択的に変形させるこ
    とで前記半導体素子と前記放熱部材とを接続することを
    特徴とする半導体装置の製造方法。
  7. 【請求項7】 請求項6記載の半導体装置の製造方法に
    おいて、 配線パターンを備えたTABテープに額縁状の補強部材
    を貼り付ける工程と、 前記配線パターンの一部に前記半導体素子を電気的に接
    続する工程と、 前記半導体素子を封止する工程と、 一主面にシート状接着材が貼付され、前記スリットが形
    成されることによって柔軟性を付与した前記放熱部材を
    前記半導体素子および前記補強部材に貼り付ける工程
    と、 を含むことを特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項6記載の半導体装置の製造方法に
    おいて、 TABテープに形成された配線パターンの一部に前記半
    導体素子を電気的に接続する工程と、 前記半導体素子を封止する工程と、 断面が凹形状を呈するとともに一主面にシート状接着材
    が貼付され、前記スリットが形成されることによって柔
    軟性を付与されるとともに補強部材を兼ねる構成の前記
    放熱部材を前記半導体素子および前記TABテープに貼
    り付ける工程と、 を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項6,7または8記載の半導体装置
    の製造方法において、前記TABテープの前記配線パタ
    ーンに実装用の半田ボールを配置する工程を含むことを
    特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項6,7または8記載の半導体装
    置の製造方法において、前記放熱部材は、共通のシート
    状接着材を介して、前記半導体素子および前記半導体素
    子以外の部分に接続されることを特徴とする半導体装置
    の製造方法。
JP25748899A 1999-09-10 1999-09-10 半導体装置および半導体装置の製造方法 Pending JP2001085577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25748899A JP2001085577A (ja) 1999-09-10 1999-09-10 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25748899A JP2001085577A (ja) 1999-09-10 1999-09-10 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001085577A true JP2001085577A (ja) 2001-03-30

Family

ID=17306996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25748899A Pending JP2001085577A (ja) 1999-09-10 1999-09-10 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001085577A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755895B2 (en) 2005-02-22 2010-07-13 Nec Corporation Heat sink, an electronic component package, and a method of manufacturing a heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7755895B2 (en) 2005-02-22 2010-07-13 Nec Corporation Heat sink, an electronic component package, and a method of manufacturing a heat sink

Similar Documents

Publication Publication Date Title
US6982488B2 (en) Semiconductor package and method for fabricating the same
US4684975A (en) Molded semiconductor package having improved heat dissipation
JP2000349178A (ja) 半導体装置及びその製造方法
JPH0740600B2 (ja) 半導体装置
JP2004172489A (ja) 半導体装置およびその製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
JPH0294545A (ja) 集積回路実装体及びヒートシンク構造体
JP2586344B2 (ja) キャリアフィルム
JP2006261519A (ja) 半導体装置及びその製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH04291750A (ja) 放熱フィンおよび半導体集積回路装置
JP2009302556A (ja) 半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2001085577A (ja) 半導体装置および半導体装置の製造方法
JPH06302722A (ja) 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JP2551349B2 (ja) 樹脂封止型半導体装置
JP3321357B2 (ja) 半導体装置とその組み立て方法
JP3521931B2 (ja) 半導体装置及びその製造方法
JPH11345890A (ja) 半導体装置
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법