JP2001076130A - 容量性薄膜トランジスタ配列を動作させる方法 - Google Patents
容量性薄膜トランジスタ配列を動作させる方法Info
- Publication number
- JP2001076130A JP2001076130A JP2000247363A JP2000247363A JP2001076130A JP 2001076130 A JP2001076130 A JP 2001076130A JP 2000247363 A JP2000247363 A JP 2000247363A JP 2000247363 A JP2000247363 A JP 2000247363A JP 2001076130 A JP2001076130 A JP 2001076130A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge
- array
- adjusting
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 76
- 230000007704 transition Effects 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000003491 array Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Image Input (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 見かけのダイナミックレンジが高められるよ
うな容量性薄膜トランジスタ配列を動作させる方法を提
供することを目的とする。 【解決手段】 コンデンサのマトリックスを夫々のコン
デンサに接続される関連づけられた薄膜トランジスタ装
置のマトリックスによって走査する方法は、夫々のコン
デンサをプリチャージ電圧に順次に予め充電するために
コンデンサのマトリックスを走査する段階と、コンデン
サの電荷を順次に検出しそれにより夫々のコンデンサ値
を決定するためにコンデンサのマトリックスを走査する
段階をと含む。薄膜トランジスタは、夫々のコンデンサ
をプリチャージ電位及び感知電極の源として交互に動作
する列電極に接続するためのスイッチとして動作する。
プリチャージ電圧は、薄膜トランジスタに印加される走
査パルスのターンオフ遷移と同じ極性を有するよう選択
される。プリチャージ電圧を薄膜トランジスタターンオ
フ遷移と同じ極性を有するよう選択することは、検出さ
れる電荷の有効ダイナミックレンジを高める傾向があ
る。
うな容量性薄膜トランジスタ配列を動作させる方法を提
供することを目的とする。 【解決手段】 コンデンサのマトリックスを夫々のコン
デンサに接続される関連づけられた薄膜トランジスタ装
置のマトリックスによって走査する方法は、夫々のコン
デンサをプリチャージ電圧に順次に予め充電するために
コンデンサのマトリックスを走査する段階と、コンデン
サの電荷を順次に検出しそれにより夫々のコンデンサ値
を決定するためにコンデンサのマトリックスを走査する
段階をと含む。薄膜トランジスタは、夫々のコンデンサ
をプリチャージ電位及び感知電極の源として交互に動作
する列電極に接続するためのスイッチとして動作する。
プリチャージ電圧は、薄膜トランジスタに印加される走
査パルスのターンオフ遷移と同じ極性を有するよう選択
される。プリチャージ電圧を薄膜トランジスタターンオ
フ遷移と同じ極性を有するよう選択することは、検出さ
れる電荷の有効ダイナミックレンジを高める傾向があ
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ配
列を動作させる方法に関連し、更に特定的には容量性マ
トリックス配列を走査するために使用される薄膜トラン
ジスタを動作させる方法に関する。
列を動作させる方法に関連し、更に特定的には容量性マ
トリックス配列を走査するために使用される薄膜トラン
ジスタを動作させる方法に関する。
【０００２】
【従来の技術】マトリックス素子をアドレス指定するた
めに薄膜トランジスタ（ＴＦＴ）の配列を使用すること
が公知である。例えば、指紋検出を行なうための１つの
方法では、夫々のコンデンサの１つの極板として作用す
る電極のマトリックスが配置される。例えば図１を参照
のこと。配列に近接して配置される指の隆起部及び谷部
は、夫々のコンデンサの第２の極板として作用する。配
列に含まれるコンデンサのキャパシタンス値は、配列の
近傍に置かれる指の指紋の電子画像へ変換されうる。
めに薄膜トランジスタ（ＴＦＴ）の配列を使用すること
が公知である。例えば、指紋検出を行なうための１つの
方法では、夫々のコンデンサの１つの極板として作用す
る電極のマトリックスが配置される。例えば図１を参照
のこと。配列に近接して配置される指の隆起部及び谷部
は、夫々のコンデンサの第２の極板として作用する。配
列に含まれるコンデンサのキャパシタンス値は、配列の
近傍に置かれる指の指紋の電子画像へ変換されうる。
【０００３】電子画像は、公知の順序で、配列をｘｙ走
査し、キャパシタンス値を検出することによって形成さ
れうる。キャパシタンス値はコンデンサ上の電荷を測定
することによって間接的に決定される。配列は順次に２
回走査される。第１の走査中、各コンデンサはＴＦＴに
よってアドレス指定され、既知の値Ｖpへ予め充電され
る。夫々のコンデンサに与えられる電荷はＣiＶpであ
り、但しＣiは夫々の配列コンデンサのキャパシタンス
である。第２の走査中、夫々の配列コンデンサは放電さ
れる。即ち、出力電圧値を与えるために電荷は除去さ
れ、また、蓄積される。検出された電圧値はキャパシタ
ンス値に直接関係付けられる。
査し、キャパシタンス値を検出することによって形成さ
れうる。キャパシタンス値はコンデンサ上の電荷を測定
することによって間接的に決定される。配列は順次に２
回走査される。第１の走査中、各コンデンサはＴＦＴに
よってアドレス指定され、既知の値Ｖpへ予め充電され
る。夫々のコンデンサに与えられる電荷はＣiＶpであ
り、但しＣiは夫々の配列コンデンサのキャパシタンス
である。第２の走査中、夫々の配列コンデンサは放電さ
れる。即ち、出力電圧値を与えるために電荷は除去さ
れ、また、蓄積される。検出された電圧値はキャパシタ
ンス値に直接関係付けられる。
【０００４】ここで、例えば走査されるコンデンサ配列
を形成するために、シリコン以外の基板上にＴＦＴを形
成する方法について考察する。この方法は、通常の集積
回路処理ほど正確ではない。不正確さは製造される回路
に望ましくない特徴を与えうる。例えば、ＴＦＴが、ま
ず下層の基板上にゲート電極を堆積し、次にゲート電極
上にＴＦＴの本体部を形成することによって形成される
場合、結果として得られるトランジスタは、通常は大き
すぎて望ましくないゲート・ソース及びゲート・ドレイ
ンの重複キャパシタンスを有する。第２に、結果として
得られるデバイスは、通常は大きすぎて望ましくない電
圧を有し、より大きな活性化電圧等を必要とする。
を形成するために、シリコン以外の基板上にＴＦＴを形
成する方法について考察する。この方法は、通常の集積
回路処理ほど正確ではない。不正確さは製造される回路
に望ましくない特徴を与えうる。例えば、ＴＦＴが、ま
ず下層の基板上にゲート電極を堆積し、次にゲート電極
上にＴＦＴの本体部を形成することによって形成される
場合、結果として得られるトランジスタは、通常は大き
すぎて望ましくないゲート・ソース及びゲート・ドレイ
ンの重複キャパシタンスを有する。第２に、結果として
得られるデバイスは、通常は大きすぎて望ましくない電
圧を有し、より大きな活性化電圧等を必要とする。
【０００５】ここで、上記の特徴がいかにしてコンデン
サ配列指紋検出器の動作に影響を与えうるかについて考
察する。コンデンサ配列指紋検出器のダイナミックレン
ジは、検出されうるキャパシタンスの最大値対最小値の
比率、又はより正確には、検出されうる対応する最大電
荷対最少電荷の比率によって与えられる。最大キャパシ
タンスは隆起部の近傍の電極に関連づけられ、Ｑｍａｘ
の電荷に対応し、最少キャパシタンスはＱｍｉｎの電荷
に対応すると仮定する。従って、予想ダイナミックレン
ジはＱｍａｘ／Ｑｍｉｎである。配列中の最少キャパシ
タンス値は指のいずれの部分の近傍にもない電極と関連
づけられる。その値は漂遊キャパシタンスによってのみ
決定され、非常に小さく、一定の値を有することが予想
される。
サ配列指紋検出器の動作に影響を与えうるかについて考
察する。コンデンサ配列指紋検出器のダイナミックレン
ジは、検出されうるキャパシタンスの最大値対最小値の
比率、又はより正確には、検出されうる対応する最大電
荷対最少電荷の比率によって与えられる。最大キャパシ
タンスは隆起部の近傍の電極に関連づけられ、Ｑｍａｘ
の電荷に対応し、最少キャパシタンスはＱｍｉｎの電荷
に対応すると仮定する。従って、予想ダイナミックレン
ジはＱｍａｘ／Ｑｍｉｎである。配列中の最少キャパシ
タンス値は指のいずれの部分の近傍にもない電極と関連
づけられる。その値は漂遊キャパシタンスによってのみ
決定され、非常に小さく、一定の値を有することが予想
される。
【０００６】
【発明が解決しようとする課題】経済的な理由により、
配列上のＴＦＴは非晶質シリコン技術で形成されうる。
これらのトランジスタの動作特徴は、これらのトランジ
スタのゲートに比較的大きな走査パルスが印加されるこ
とを必要とする。大きなゲートパルス電圧は、少なくと
も部分的に、夫々のソース電極及びドレイン電極に印加
される。このように、特定のＴＦＴがゲートオフされる
場合、いくらかの電荷は関連づけられる配列コンデンサ
から切り離される。次の走査中、ＴＦＴが感知動作のた
めにゲートオンされると、等しい量の電荷が配列コンデ
ンサへ戻るよう印加されるであろう。本願の発明者は、
この仮定が正しくないことを見いだし、それにより本発
明に至った。
配列上のＴＦＴは非晶質シリコン技術で形成されうる。
これらのトランジスタの動作特徴は、これらのトランジ
スタのゲートに比較的大きな走査パルスが印加されるこ
とを必要とする。大きなゲートパルス電圧は、少なくと
も部分的に、夫々のソース電極及びドレイン電極に印加
される。このように、特定のＴＦＴがゲートオフされる
場合、いくらかの電荷は関連づけられる配列コンデンサ
から切り離される。次の走査中、ＴＦＴが感知動作のた
めにゲートオンされると、等しい量の電荷が配列コンデ
ンサへ戻るよう印加されるであろう。本願の発明者は、
この仮定が正しくないことを見いだし、それにより本発
明に至った。
【０００７】
【課題を解決するための手段】比較的大きいキャパシタ
ンス値を有する配列コンデンサは、ＴＦＴのゲート・ド
レイン又はゲート・ソースの重複キャパシタンスよりも
かなり大きいキャパシタンスを有する。従って、ゲート
のターンオフ中に印加される全ての電荷は、電極（コン
デンサ）の電圧を大きくは変更させない。この場合、予
想されるように、トランジスタは、オフゲート電位が印
加されるときにターンオフされる。
ンス値を有する配列コンデンサは、ＴＦＴのゲート・ド
レイン又はゲート・ソースの重複キャパシタンスよりも
かなり大きいキャパシタンスを有する。従って、ゲート
のターンオフ中に印加される全ての電荷は、電極（コン
デンサ）の電圧を大きくは変更させない。この場合、予
想されるように、トランジスタは、オフゲート電位が印
加されるときにターンオフされる。
【０００８】比較的小さいキャパシタンス値を有する配
列コンデンサは、ＴＦＴのゲート・ドレイン又はゲート
・ソースの重複キャパシタンス値と同じオーダの又はわ
ずかに大きいキャパシタンス値を有しうる。この場合、
配列コンデンサ電極にかなりのターンオフゲート電圧が
印加されうる。ゲート・コンデンサ電圧は、ＴＦＴのタ
ーンオン値（即ち閾値）を越え、それによりＴＦＴがす
ぐにターンオフされコンデンサ電極を切り離すことを防
止しうる。コンデンサはＴＦＴをターンオフする点まで
徐々に充電される。この充電の結果、コンデンサ上に指
紋と関連づけられるキャパシタンスには関係のない追加
的な電荷ΔＱが生ずる。これは感知システムのダイナミ
ックレンジを減少させる効果を有する。予想されるシス
テムダイナミックレンジＱｍａｘ／Ｑｍｉｎは、実際に
はＱｍａｘ／（Ｑｍｉｎ＋ΔＱ）である。
列コンデンサは、ＴＦＴのゲート・ドレイン又はゲート
・ソースの重複キャパシタンス値と同じオーダの又はわ
ずかに大きいキャパシタンス値を有しうる。この場合、
配列コンデンサ電極にかなりのターンオフゲート電圧が
印加されうる。ゲート・コンデンサ電圧は、ＴＦＴのタ
ーンオン値（即ち閾値）を越え、それによりＴＦＴがす
ぐにターンオフされコンデンサ電極を切り離すことを防
止しうる。コンデンサはＴＦＴをターンオフする点まで
徐々に充電される。この充電の結果、コンデンサ上に指
紋と関連づけられるキャパシタンスには関係のない追加
的な電荷ΔＱが生ずる。これは感知システムのダイナミ
ックレンジを減少させる効果を有する。予想されるシス
テムダイナミックレンジＱｍａｘ／Ｑｍｉｎは、実際に
はＱｍａｘ／（Ｑｍｉｎ＋ΔＱ）である。
【０００９】本願の発明者は、ターンオフパルス遷移の
後に生ずるコンデンサの充電は、見かけのダイナミック
レンジを高めるために有利に使用されうることを認識し
た。上述のダイナミックレンジ比では、電荷Ｑｍｉｎ及
びΔＱが反対の極性であれば、電荷ΔＱはＱｍｉｎ電荷
のうちのいくらかを打ち消し、分母がゼロに近づき、見
かけのダイナミックレンジを増加させる。
後に生ずるコンデンサの充電は、見かけのダイナミック
レンジを高めるために有利に使用されうることを認識し
た。上述のダイナミックレンジ比では、電荷Ｑｍｉｎ及
びΔＱが反対の極性であれば、電荷ΔＱはＱｍｉｎ電荷
のうちのいくらかを打ち消し、分母がゼロに近づき、見
かけのダイナミックレンジを増加させる。
【００１０】
【発明の実施の形態】本発明は添付の図面を参照してよ
り明らかとなろう。本発明は、容量性配列指紋検出器の
環境で説明されるが、より広範な用途がある。典型的に
は、本発明は比較的大きな走査パルスが使用され、走査
するＴＦＴがいくらかのキャパシタンスを含む高インピ
ーダンス素子に結合される任意の走査される配列におい
て有用である。
り明らかとなろう。本発明は、容量性配列指紋検出器の
環境で説明されるが、より広範な用途がある。典型的に
は、本発明は比較的大きな走査パルスが使用され、走査
するＴＦＴがいくらかのキャパシタンスを含む高インピ
ーダンス素子に結合される任意の走査される配列におい
て有用である。
【００１１】図１を参照するに、走査されるコンデンサ
配列の一部が図示される。この例では、コンデンサ配列
は各コンデンサの１つの極板のみを含む。アレイは、ｘ
ｙ走査、素子走査、又はアドレス指定のための構成とさ
れ、これらの走査は各コンデンサ極板に接続されるＴＦ
Ｔによって実行される。行の全てのＴＦＴのゲート電極
又は制御電極は、共通行ゲート駆動電極に結合され、列
の全てのＴＦＴのドレイン電極は共通バスに接続され
る。回路（図示せず）の周囲付近において、行デコーダ
及び列デコーダは順次に夫々の行バス及び列バスをスト
ローブ又はアドレス指定する。一般的に、この種類の配
列では、パルスは行の全てのＴＦＴをオンとするために
行バスのうちの１つにゲート駆動として印加され、列バ
スは信号検出回路によって順次に走査される。
配列の一部が図示される。この例では、コンデンサ配列
は各コンデンサの１つの極板のみを含む。アレイは、ｘ
ｙ走査、素子走査、又はアドレス指定のための構成とさ
れ、これらの走査は各コンデンサ極板に接続されるＴＦ
Ｔによって実行される。行の全てのＴＦＴのゲート電極
又は制御電極は、共通行ゲート駆動電極に結合され、列
の全てのＴＦＴのドレイン電極は共通バスに接続され
る。回路（図示せず）の周囲付近において、行デコーダ
及び列デコーダは順次に夫々の行バス及び列バスをスト
ローブ又はアドレス指定する。一般的に、この種類の配
列では、パルスは行の全てのＴＦＴをオンとするために
行バスのうちの１つにゲート駆動として印加され、列バ
スは信号検出回路によって順次に走査される。
【００１２】図２は配列の１つのセルをより詳細に示す
図である。図２中、ＴＦＴに関連づけられる内在的且つ
寄生的な容量性素子が含まれる。ＴＦＴのゲート及びド
レイン電極間にはコンデンサＣｇｄが存在し、ゲート及
びソース電極間にはコンデンサＣｇｓが存在する。概し
て、これらのコンデンサのキャパシタンス値は技術的に
可能な限り最小とされる。通常の集積回路製造では、こ
れらのコンデンサの値は自己整列ゲート技術により非常
に小さい。残念ながら、自己整列ゲート製造技術は或る
タイプのＴＦＴの製造には使用可能でなく、結果として
生ずるＣｇｓ及びＣｇｄキャパシタンス値は比較的大き
いものでありうる。
図である。図２中、ＴＦＴに関連づけられる内在的且つ
寄生的な容量性素子が含まれる。ＴＦＴのゲート及びド
レイン電極間にはコンデンサＣｇｄが存在し、ゲート及
びソース電極間にはコンデンサＣｇｓが存在する。概し
て、これらのコンデンサのキャパシタンス値は技術的に
可能な限り最小とされる。通常の集積回路製造では、こ
れらのコンデンサの値は自己整列ゲート技術により非常
に小さい。残念ながら、自己整列ゲート製造技術は或る
タイプのＴＦＴの製造には使用可能でなく、結果として
生ずるＣｇｓ及びＣｇｄキャパシタンス値は比較的大き
いものでありうる。
【００１３】検出器コンデンサは、実線で示される配列
極板と、ファントムで示される第２の極板とを有する。
第２の極板は、例えば人間の指又はその一部によってグ
ランド電位に接続されると想定される。指の一部の近傍
にない検出器コンデンサについては、そのキャパシタン
スはゼロ値であると想定される。
極板と、ファントムで示される第２の極板とを有する。
第２の極板は、例えば人間の指又はその一部によってグ
ランド電位に接続されると想定される。指の一部の近傍
にない検出器コンデンサについては、そのキャパシタン
スはゼロ値であると想定される。
【００１４】或る量の寄生容量は、コンデンサＳＴＲＡ
Ｙによって示されるように検出器コンデンサの極板と内
在的に関連づけられる。従って検出器キャパシタンスの
最小値は寄生又は漂遊キャパシタンスとゲート・ソース
キャパシタンスＣｇｓとの並列な組合せに等しく、即ち
指コンデンサは重要ではない。
Ｙによって示されるように検出器コンデンサの極板と内
在的に関連づけられる。従って検出器キャパシタンスの
最小値は寄生又は漂遊キャパシタンスとゲート・ソース
キャパシタンスＣｇｓとの並列な組合せに等しく、即ち
指コンデンサは重要ではない。
【００１５】５０ミクロン×５０ミクロンのセンサピッ
チを有する配列（約３５×３５μｍコンデンサ極板）を
想定すると、最大指キャパシタンスは約４０ｆＦ、全漂
遊キャパシタンスは約６．８ｆＦであると計算される。
４μｍのチャネル幅を有するスイッチングトランジスタ
では、ゲート・ソースキャパシタンスは２ｆＦのオーダ
である。これらのキャパシタンス値では、指キャパシタ
ンスがない場合、選択トランジスタのゲートに印加され
るパルス電圧の約３分の１が、コンデンサＣｇｓによっ
て配列指コンデンサ極板に結合される。例えば、１５ボ
ルトのゲートパルスを選択トランジスタに印加し、配列
指極板を正の３ボルトに予め充電する場合について考慮
する。選択トランジスタがターンオフされると、約５ボ
ルトの負の電圧が指極板に結合され、負の２ボルトのプ
リチャージ値を生じさせる。通常、キャパシタンス電荷
値を読み出すために選択されたトランジスタが正のパル
スを与えられるとき、失われているプリチャージ電圧は
回復されるため、かかる結合の影響は小さい。しかしな
がら、負の結合の大きさが、結果として生ずる選択トラ
ンジスタゲート・ソース電圧が閾値又はトランジスタの
ターンオン電圧よりも大きくなるような大きさである場
合、トランジスタは予想されるようにターンオフされな
い。結果として、配列指極板の連続した充電又は放電が
生じ、それにより誤って検出されたコンデンサ値を生じ
させる。列電位が正の３ボルトのプリチャージ電位に維
持されれば、指極板コンデンサは、選択トランジスタの
ゲート・ソース電位がその閾値以下になるまで正の方向
に充電される。この充電効果の例は図３に示される（図
示される電圧の縮尺は正しくない）。
チを有する配列（約３５×３５μｍコンデンサ極板）を
想定すると、最大指キャパシタンスは約４０ｆＦ、全漂
遊キャパシタンスは約６．８ｆＦであると計算される。
４μｍのチャネル幅を有するスイッチングトランジスタ
では、ゲート・ソースキャパシタンスは２ｆＦのオーダ
である。これらのキャパシタンス値では、指キャパシタ
ンスがない場合、選択トランジスタのゲートに印加され
るパルス電圧の約３分の１が、コンデンサＣｇｓによっ
て配列指コンデンサ極板に結合される。例えば、１５ボ
ルトのゲートパルスを選択トランジスタに印加し、配列
指極板を正の３ボルトに予め充電する場合について考慮
する。選択トランジスタがターンオフされると、約５ボ
ルトの負の電圧が指極板に結合され、負の２ボルトのプ
リチャージ値を生じさせる。通常、キャパシタンス電荷
値を読み出すために選択されたトランジスタが正のパル
スを与えられるとき、失われているプリチャージ電圧は
回復されるため、かかる結合の影響は小さい。しかしな
がら、負の結合の大きさが、結果として生ずる選択トラ
ンジスタゲート・ソース電圧が閾値又はトランジスタの
ターンオン電圧よりも大きくなるような大きさである場
合、トランジスタは予想されるようにターンオフされな
い。結果として、配列指極板の連続した充電又は放電が
生じ、それにより誤って検出されたコンデンサ値を生じ
させる。列電位が正の３ボルトのプリチャージ電位に維
持されれば、指極板コンデンサは、選択トランジスタの
ゲート・ソース電位がその閾値以下になるまで正の方向
に充電される。この充電効果の例は図３に示される（図
示される電圧の縮尺は正しくない）。
【００１６】図３中、間隔ＴＩ１において、選択トラン
ジスタはパルスがオンとされ、配列指極板コンデンサは
３ボルトに予め充電される。時間Ｔ１において、選択ト
ランジスタは１５から０ボルトのゲートパルスを形成す
るよう負の方向の遷移によってスイッチオフされる。遷
移の結果として、配列極板に４．５ボルトの負の電圧が
結合される。トランジスタゲート電圧がここでゼロボル
トであるため、正の１．５ゲート・ソース電圧がある。
間隔ＴＩ２中の１ボルトのトランジスタ閾値を想定する
と、トランジスタは正の導通性を維持する。配列極板キ
ャパシタンスは、コンデンサ電圧が負の１ボルトに達
し、トランジスタが導通を止める点まで負に充電され
る。
ジスタはパルスがオンとされ、配列指極板コンデンサは
３ボルトに予め充電される。時間Ｔ１において、選択ト
ランジスタは１５から０ボルトのゲートパルスを形成す
るよう負の方向の遷移によってスイッチオフされる。遷
移の結果として、配列極板に４．５ボルトの負の電圧が
結合される。トランジスタゲート電圧がここでゼロボル
トであるため、正の１．５ゲート・ソース電圧がある。
間隔ＴＩ２中の１ボルトのトランジスタ閾値を想定する
と、トランジスタは正の導通性を維持する。配列極板キ
ャパシタンスは、コンデンサ電圧が負の１ボルトに達
し、トランジスタが導通を止める点まで負に充電され
る。
【００１７】時間Ｔ２において、配列コンデンサ上の電
荷を読み出すため、選択トランジスタのゲートに正のパ
ルスが印加される。ターンオンパルスの正の遷移は、
４．５ボルトの正の電圧を配列コンデンサに印加し、そ
の電位をマイナス１ボルトに４．５ボルトを足したも
の、即ち正の３．５ボルトに上昇させる。これはプリチ
ャージ値よりも０．５ボルト大きいか、或いは０．５ボ
ルトの誤差がある。これは０．５×Ｃｓｔｒａｙの検出
電荷誤りへ変換され、これは最小キャパシタンス値を実
際の値よりも大きく見えさせ、それによりシステムのダ
イナミックレンジを減少させる。ゲートパルスが除去さ
れたときに選択トランジスタが正しくターンオフするた
めに、配列コンデンサ上の最小電荷はＶpＣｓｔｒａｙ
に等しく、但しＶpはプリチャージ電圧である。ゲート
パルスの負の遷移を配列コンデンサに印加することによ
り、最小電荷は実際には（Ｖp＋ΔＶ）Ｃｓｔｒａｙと
なり、但しΔＶは間隔ＴＩ２に亘ってコンデンサの過剰
な充電によって生じた誤り電圧である。
荷を読み出すため、選択トランジスタのゲートに正のパ
ルスが印加される。ターンオンパルスの正の遷移は、
４．５ボルトの正の電圧を配列コンデンサに印加し、そ
の電位をマイナス１ボルトに４．５ボルトを足したも
の、即ち正の３．５ボルトに上昇させる。これはプリチ
ャージ値よりも０．５ボルト大きいか、或いは０．５ボ
ルトの誤差がある。これは０．５×Ｃｓｔｒａｙの検出
電荷誤りへ変換され、これは最小キャパシタンス値を実
際の値よりも大きく見えさせ、それによりシステムのダ
イナミックレンジを減少させる。ゲートパルスが除去さ
れたときに選択トランジスタが正しくターンオフするた
めに、配列コンデンサ上の最小電荷はＶpＣｓｔｒａｙ
に等しく、但しＶpはプリチャージ電圧である。ゲート
パルスの負の遷移を配列コンデンサに印加することによ
り、最小電荷は実際には（Ｖp＋ΔＶ）Ｃｓｔｒａｙと
なり、但しΔＶは間隔ＴＩ２に亘ってコンデンサの過剰
な充電によって生じた誤り電圧である。
【００１８】システムのダイナミックレンジは比率Ｑｍ
ａｘ／Ｑｍｉｎによって与えられ、これはＶpＣｍａｘ
／（Ｖp＋ΔＶ）Ｃｓｔｒａｙ＝Ｃｍａｘ／（１＋ΔＶ
／Ｖp）Ｃｓｔｒａｙに対応する。本願の発明者は、Δ
Ｖ／Ｖpの項が負であれば、分母は小さくなり、有効ダ
イナミックレンジは高められることを認識した。これ
は、正ではなく負のプリチャージ電圧へ予め充電し、ゲ
ートパルスの電圧レベルを適当に変化させることによっ
て達成されうる。例えば、プリチャージ電圧を負の３ボ
ルトに変更することは、システム駆動パラメータが等し
いままであるためには負の６ボルトから正の９ボルトへ
のゲートパルス電圧レベルの変化を必要とする。ターン
オフ遷移はやはり負の４．５ボルトを配列コンデンサ上
に印加し、結果としてのゲート・ソース電圧は正の１．
５ボルトとなり、トランジスタがターンオフされること
を防止する。コンデンサは、ゲート・ソース電圧が負の
７ボルトに達するまで正の０．５ボルトを充電し、その
時点でトランジスタはターンオフされる。有効ダイナミ
ックレンジはここで、Ｃｍａｘ／（１−ΔＶ／Ｖp）Ｃ
ｓである。
ａｘ／Ｑｍｉｎによって与えられ、これはＶpＣｍａｘ
／（Ｖp＋ΔＶ）Ｃｓｔｒａｙ＝Ｃｍａｘ／（１＋ΔＶ
／Ｖp）Ｃｓｔｒａｙに対応する。本願の発明者は、Δ
Ｖ／Ｖpの項が負であれば、分母は小さくなり、有効ダ
イナミックレンジは高められることを認識した。これ
は、正ではなく負のプリチャージ電圧へ予め充電し、ゲ
ートパルスの電圧レベルを適当に変化させることによっ
て達成されうる。例えば、プリチャージ電圧を負の３ボ
ルトに変更することは、システム駆動パラメータが等し
いままであるためには負の６ボルトから正の９ボルトへ
のゲートパルス電圧レベルの変化を必要とする。ターン
オフ遷移はやはり負の４．５ボルトを配列コンデンサ上
に印加し、結果としてのゲート・ソース電圧は正の１．
５ボルトとなり、トランジスタがターンオフされること
を防止する。コンデンサは、ゲート・ソース電圧が負の
７ボルトに達するまで正の０．５ボルトを充電し、その
時点でトランジスタはターンオフされる。有効ダイナミ
ックレンジはここで、Ｃｍａｘ／（１−ΔＶ／Ｖp）Ｃ
ｓである。
【００１９】（１−ΔＶ／Ｖp）の項の値は、寄生パラ
メータ及び印加される電圧の関数である。寄生パラメー
タは、製造工程における予想できない変化により正確な
評価を導かないことがある。これらのパラメータの変動
を吸収するため、電圧値の幾つかは所望の（１−ΔＶ／
Ｖp）値を発生するよう調整されうる。プリチャージ値
Ｖpは、（１−ΔＶ／Ｖp）の値を制御するために調整さ
れうる１つの変数である。しかしながら、信号対雑音比
の考慮事項は、このパラメータが減少される量を決定す
る。ＱｍａｘはＶpＣｍａｘに等しいため、信号のサイ
ズはＶpに正比例する。Ｃｍａｘは数十ｆＦのオーダで
あり、良い信号対雑音比を達成するためにはＶpはでき
る限り大きくなくてはならない。
メータ及び印加される電圧の関数である。寄生パラメー
タは、製造工程における予想できない変化により正確な
評価を導かないことがある。これらのパラメータの変動
を吸収するため、電圧値の幾つかは所望の（１−ΔＶ／
Ｖp）値を発生するよう調整されうる。プリチャージ値
Ｖpは、（１−ΔＶ／Ｖp）の値を制御するために調整さ
れうる１つの変数である。しかしながら、信号対雑音比
の考慮事項は、このパラメータが減少される量を決定す
る。ＱｍａｘはＶpＣｍａｘに等しいため、信号のサイ
ズはＶpに正比例する。Ｃｍａｘは数十ｆＦのオーダで
あり、良い信号対雑音比を達成するためにはＶpはでき
る限り大きくなくてはならない。
【００２０】調整を受ける他の変数はゲートパルス振幅
である。この値は、多少のΔＶを配列コンデンサ極板に
印加させるよう調整されうる。この電圧に対するただ１
つの制約は絶縁破壊制約である。第３に、配列コンデン
サ極板への適切な結合を確実とするため、ゲート・ソー
ス重複コンデンサは製造中に意図的に増加されうる。
である。この値は、多少のΔＶを配列コンデンサ極板に
印加させるよう調整されうる。この電圧に対するただ１
つの制約は絶縁破壊制約である。第３に、配列コンデン
サ極板への適切な結合を確実とするため、ゲート・ソー
ス重複コンデンサは製造中に意図的に増加されうる。
【００２１】図４は、列バスのうちの１つに結合された
感知増幅器を含むＴＦＴ走査されるコンデンサ配列の一
部を示す図である。望ましくは各列は別個の感知増幅器
に結合されるが、列はより少ない数の感知増幅器へと多
重化されうる。
感知増幅器を含むＴＦＴ走査されるコンデンサ配列の一
部を示す図である。望ましくは各列は別個の感知増幅器
に結合されるが、列はより少ない数の感知増幅器へと多
重化されうる。
【００２２】図４中、列バスはスイッチＳ１によって可
変電圧源Ｐｒｅｃｈａｒｇｅに選択的に結合され、電荷
感知増幅器に選択的に結合される。電荷感知増幅器は、
帰還コンデンサＣintegrateに接続される演算増幅器即
ちオペアンプである。スイッチＳ３は帰還コンデンサに
またがって接続され、所与の配列コンデンサ上の電荷を
感知する前にコンデンサをリセットする。オペアンプ
は、公知のように電荷の蓄積をするように動作するとき
に、略ゼロの入力インピーダンスを表わす高利得装置で
ある。従って、列バスに関連づけられるいずれのキャパ
シタンスも関連性がなく、検出機能の感度に影響を与え
ない。
変電圧源Ｐｒｅｃｈａｒｇｅに選択的に結合され、電荷
感知増幅器に選択的に結合される。電荷感知増幅器は、
帰還コンデンサＣintegrateに接続される演算増幅器即
ちオペアンプである。スイッチＳ３は帰還コンデンサに
またがって接続され、所与の配列コンデンサ上の電荷を
感知する前にコンデンサをリセットする。オペアンプ
は、公知のように電荷の蓄積をするように動作するとき
に、略ゼロの入力インピーダンスを表わす高利得装置で
ある。従って、列バスに関連づけられるいずれのキャパ
シタンスも関連性がなく、検出機能の感度に影響を与え
ない。
【００２３】予め充電している間、スイッチＳ１は閉成
され、スイッチＳ２は開成される。予め充電している
間、選択トランジスタは一行毎にターンオンされるか、
又は同時にターンオンされる。プリチャージサイクル
中、配列全体は順次に走査され、次に読み出しのために
配列全体が順次に走査される。或いは、コンデンサの夫
々の行がまず予め充電され、次に感知される。
され、スイッチＳ２は開成される。予め充電している
間、選択トランジスタは一行毎にターンオンされるか、
又は同時にターンオンされる。プリチャージサイクル
中、配列全体は順次に走査され、次に読み出しのために
配列全体が順次に走査される。或いは、コンデンサの夫
々の行がまず予め充電され、次に感知される。
【００２４】信号読出し中、スイッチＳ１は開成され、
スイッチＳ２は閉成される。通常、スイッチ値Ｓ２及び
Ｓ３は交互に動作し、即ち、スイッチＳ２が閉成してい
るときスイッチＳ３は開成し、その逆に、スイッチＳ２
が開成しているときスイッチＳ３は閉成する。スイッチ
Ｓ３は、夫々の電荷パケットの検出の間に蓄積コンデン
サをリセットするために閉成される。スイッチＳ３は、
走査ＴＦＴが導通しているとき、即ち感知間隔中はいつ
でも開成している。
スイッチＳ２は閉成される。通常、スイッチ値Ｓ２及び
Ｓ３は交互に動作し、即ち、スイッチＳ２が閉成してい
るときスイッチＳ３は開成し、その逆に、スイッチＳ２
が開成しているときスイッチＳ３は閉成する。スイッチ
Ｓ３は、夫々の電荷パケットの検出の間に蓄積コンデン
サをリセットするために閉成される。スイッチＳ３は、
走査ＴＦＴが導通しているとき、即ち感知間隔中はいつ
でも開成している。
【００２５】スイッチＳ２は、プリチャージ及び感知の
いずれのモードにおいても夫々の行を感知する間に開成
及び閉成するようにされている。或いは、Ｓ２は配列全
体を順次に走査している間に閉成したままとされうる。
いずれのモードにおいても夫々の行を感知する間に開成
及び閉成するようにされている。或いは、Ｓ２は配列全
体を順次に走査している間に閉成したままとされうる。
【００２６】行選択電極に結合されるゲート駆動は、可
変直流源４２と可変振幅パルス発生器４０の直接接続を
含む。装置は、夫々の機能を示す別個の回路素子として
図示されるが、単一の総合的なパルス供給として配置さ
れても良い。これらは、パルスの振れ及びその絶対振幅
値は、レンジ制御の潜在的な源であることを示すよう図
示されている。例えば、システムのダイナミックレンジ
は、プリチャージ電圧Ｖpを変更することによって調整
される場合、パルス電圧の振れを変化させずにゲートパ
ルスの直流レベルを調整することが必要である。過剰な
コンデンサ電荷の量がゲート・ソース電圧の関数である
ため、パルスの最も負の値はゲート・ソース電位式に入
る。従って、ＶPが過剰なコンデンサ充電量に影響を与
えるのと同様に、ゲート駆動パルスの最も負の直流値又
はオフ電圧を変更させる。或いは、ΔＶの値を調整する
ために、ダイナミックレンジがパルス振幅を変更させる
ために変更されねばならない場合、可変振幅パルス発生
器が必要である。検出された信号のダイナミックレンジ
は、ゲート駆動パルス振幅、ゲート駆動パルスの最も負
の値、及びプリチャージ電圧の値によって制御されう
る。
変直流源４２と可変振幅パルス発生器４０の直接接続を
含む。装置は、夫々の機能を示す別個の回路素子として
図示されるが、単一の総合的なパルス供給として配置さ
れても良い。これらは、パルスの振れ及びその絶対振幅
値は、レンジ制御の潜在的な源であることを示すよう図
示されている。例えば、システムのダイナミックレンジ
は、プリチャージ電圧Ｖpを変更することによって調整
される場合、パルス電圧の振れを変化させずにゲートパ
ルスの直流レベルを調整することが必要である。過剰な
コンデンサ電荷の量がゲート・ソース電圧の関数である
ため、パルスの最も負の値はゲート・ソース電位式に入
る。従って、ＶPが過剰なコンデンサ充電量に影響を与
えるのと同様に、ゲート駆動パルスの最も負の直流値又
はオフ電圧を変更させる。或いは、ΔＶの値を調整する
ために、ダイナミックレンジがパルス振幅を変更させる
ために変更されねばならない場合、可変振幅パルス発生
器が必要である。検出された信号のダイナミックレンジ
は、ゲート駆動パルス振幅、ゲート駆動パルスの最も負
の値、及びプリチャージ電圧の値によって制御されう
る。
【００２７】信号処理の分野の当業者によれば、キャパ
シタンスセンサから生成される表示された画像のコント
ラストは、同様の上述の変数によって調整されうること
が認識されよう。
シタンスセンサから生成される表示された画像のコント
ラストは、同様の上述の変数によって調整されうること
が認識されよう。
【００２８】例示的なキャパシタンス感知配列といった
マトリクスを走査するために使用されるトランジスタの
走査のタイプとは関係なく、夫々の配列コンデンサ極板
に関連づけられる漂遊キャパシタンスがある。過剰なコ
ンデンサ充電なしにターンオフされるトランジスタを走
査するため、本発明によって教示されるように漂遊キャ
パシタンス上に蓄積される電荷を打ち消すためにかかる
過剰な充電を実際に誘導することが有利である。これは
単純に、走査パルスに通常必要とされる振幅を超過する
こと、又はより大きなトランジスタ重複キャパシタン
ス、例えばＣｇｓを設計すること、そして漂遊キャパシ
タンス上に存在する電荷を打ち消すためにシステムを適
切にバイアスすることによって達成されうる。
マトリクスを走査するために使用されるトランジスタの
走査のタイプとは関係なく、夫々の配列コンデンサ極板
に関連づけられる漂遊キャパシタンスがある。過剰なコ
ンデンサ充電なしにターンオフされるトランジスタを走
査するため、本発明によって教示されるように漂遊キャ
パシタンス上に蓄積される電荷を打ち消すためにかかる
過剰な充電を実際に誘導することが有利である。これは
単純に、走査パルスに通常必要とされる振幅を超過する
こと、又はより大きなトランジスタ重複キャパシタン
ス、例えばＣｇｓを設計すること、そして漂遊キャパシ
タンス上に存在する電荷を打ち消すためにシステムを適
切にバイアスすることによって達成されうる。
【００２９】請求の範囲において、遷移に関して「極
性」という用語が用いられるときは、遷移が相対的に負
の値から相対的に正の値に振れるときは正であり、相対
的に正の値から相対的に負の値に振れるときは負である
ものとする。
性」という用語が用いられるときは、遷移が相対的に負
の値から相対的に正の値に振れるときは正であり、相対
的に正の値から相対的に負の値に振れるときは負である
ものとする。
【図１】従来技術の走査されるコンデンサ配列を示す部
分概略図である。
分概略図である。
【図２】図１の配列の１つのセルをより詳細に示す概略
図である。
図である。
【図３】ＴＦＴゲートパルスターンオフ遷移の発生の直
前及び直後の配列コンデンサに伴う電圧を示す波形図で
ある。
前及び直後の配列コンデンサに伴う電圧を示す波形図で
ある。
【図４】本発明を実施するＴＦＴ走査される配列を示す
概略図である。
概略図である。
４０ 可変振幅パルス発生器 ４２ 可変直流源 Ｓ１乃至Ｓ３ スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホンジン キム アメリカ合衆国 ニュージャージー州 08540 プリンストン セイアー・ドライ ヴ 420
Claims (7)
- 【請求項１】 順次にプリチャージ電圧へ予め充電され
るコンデンサのマトリックスを夫々のコンデンサに接続
される関連する薄膜トランジスタ装置のマトリックスに
よって走査する方法であって、 列バスと上記コンデンサの間を導通させるよう上記薄膜
トランジスタ装置を調整するために、上記コンデンサが
予め充電された後に上記薄膜トランジスタ装置を導通状
態でなくさせるよう調整する極性のターンオフ遷移を有
する走査パルスを上記薄膜トランジスタ装置に与える段
階と、 上記列バスに結合され、上記遷移と同じ極性を有する直
流プリチャージ電圧源を与える段階とを有する方法。 - 【請求項２】 上記配列はキャパシタンスセンサ配列で
あり、 上記方法は、夫々のマトリックスコンデンサ上の電荷を
感知するよう動作し、 上記方法は、感知された電荷のダイナミックレンジを調
整するために上記走査パルスの振幅を可変に調整する段
階を更に含む、請求項１記載の方法。 - 【請求項３】 上記配列は、夫々のマトリックスコンデ
ンサ上の電荷を感知することによって動作するキャパシ
タンスセンサ配列であり、 上記方法は、感知された電荷のダイナミックレンジを調
整するために上記プリチャージ電圧の直流値を可変に調
整する段階を更に含む、請求項１記載の方法。 - 【請求項４】 上記配列は、夫々のマトリックスコンデ
ンサ上の電荷を感知することによって動作するキャパシ
タンスセンサ配列であり、 上記方法は、感知された電荷のダイナミックレンジを調
整するために上記走査パルスの直流振幅を可変に調整す
る段階を更に含む、請求項１記載の方法。 - 【請求項５】 上記配列はキャパシタンスセンサ配列で
あり、 上記方法は、夫々のマトリックスコンデンサ上の電荷を
感知するよう動作し、 上記方法は、上記走査パルスの直流レベル及び上記走査
パルスの振幅のうちの１つを調整することによって感知
されたコンデンサ値を表わす画像信号の彩度を調整する
段階を更に含む、請求項１記載の方法。 - 【請求項６】 可変キャパシタンスのマトリックスと、 列バスと夫々の上記キャパシタンスとの間に接続される
夫々の薄膜トランジスタの導通路を有する走査薄膜トラ
ンジスタのマトリックスと、 上記薄膜トランジスタを導通させるよう調整するため
に、上記薄膜トランジスタを導通状態でなくさせるよう
調整する極性の遷移を有する走査パルスを夫々の上記薄
膜トランジスタに与えるタイミング及びパルス発生器
と、 上記遷移と同じ極性を有するプリチャージ電圧源と、 電荷センサと、 上記プリチャージ電圧源又は上記電荷センサを上記列バ
スに交番に接続するためのスイッチとを含む装置。 - 【請求項７】 上記走査パルスの直流値及び振幅値のう
ちの１つを調整するための可変制御回路を更に含む、請
求項６記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37692599A | 1999-08-18 | 1999-08-18 | |
| US376925 | 1999-08-18 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001076130A true JP2001076130A (ja) | 2001-03-23 |
| JP2001076130A5 JP2001076130A5 (ja) | 2007-09-27 |
| JP4531219B2 JP4531219B2 (ja) | 2010-08-25 |
Family
ID=23487062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000247363A Expired - Fee Related JP4531219B2 (ja) | 1999-08-18 | 2000-08-17 | 容量性薄膜トランジスタ配列を動作させる方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4531219B2 (ja) |
| KR (1) | KR100767648B1 (ja) |
| CN (1) | CN1182484C (ja) |
| TW (1) | TW501069B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473383B1 (ko) * | 2002-07-19 | 2005-03-10 | 매그나칩 반도체 유한회사 | 정전용량식 지문감지센서의 단위화소 및 그를 이용한지문감지장치 |
| KR100943271B1 (ko) * | 2003-05-06 | 2010-02-23 | 삼성전자주식회사 | 지문 인식신호 처리장치 |
| JP3741282B2 (ja) * | 2003-07-28 | 2006-02-01 | セイコーエプソン株式会社 | 入力装置、電子機器及び入力装置の駆動方法 |
| CN104408441A (zh) * | 2014-12-10 | 2015-03-11 | 杨鹏飞 | 基于tft薄膜晶体管的指纹识别传感器及其测量方法 |
| CN105989350B (zh) * | 2015-03-05 | 2019-11-22 | 上海箩箕技术有限公司 | 像素单元、结构、结构阵列、读出电路及控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05215625A (ja) * | 1991-10-15 | 1993-08-24 | Xerox Corp | 容量性触覚センサアレイ |
| JPH05506347A (ja) * | 1991-02-14 | 1993-09-16 | トムソン ソシエテ アノニム | デマルチプレクサ及びそれに使用される３状態ゲート |
| JPH11508806A (ja) * | 1996-04-26 | 1999-08-03 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 指紋検知装置及びこれを組み込んだシステム |
| JP2000514227A (ja) * | 1997-04-29 | 2000-10-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 指紋感知装置及びこれを組み込んだシステム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
| US5973658A (en) * | 1996-12-10 | 1999-10-26 | Lg Electronics, Inc. | Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same |
-
2000
- 2000-08-08 TW TW089115927A patent/TW501069B/zh not_active IP Right Cessation
- 2000-08-16 CN CNB001226878A patent/CN1182484C/zh not_active Expired - Fee Related
- 2000-08-17 JP JP2000247363A patent/JP4531219B2/ja not_active Expired - Fee Related
- 2000-08-17 KR KR1020000047443A patent/KR100767648B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05506347A (ja) * | 1991-02-14 | 1993-09-16 | トムソン ソシエテ アノニム | デマルチプレクサ及びそれに使用される３状態ゲート |
| JPH05215625A (ja) * | 1991-10-15 | 1993-08-24 | Xerox Corp | 容量性触覚センサアレイ |
| JPH11508806A (ja) * | 1996-04-26 | 1999-08-03 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 指紋検知装置及びこれを組み込んだシステム |
| JP2000514227A (ja) * | 1997-04-29 | 2000-10-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 指紋感知装置及びこれを組み込んだシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010050098A (ko) | 2001-06-15 |
| JP4531219B2 (ja) | 2010-08-25 |
| CN1182484C (zh) | 2004-12-29 |
| TW501069B (en) | 2002-09-01 |
| KR100767648B1 (ko) | 2007-10-17 |
| CN1285568A (zh) | 2001-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491436B1 (en) | Matrix display device with write-in facility | |
| US6556646B1 (en) | Shift register | |
| US6556935B2 (en) | Small shape recognizing capacitive sensor device | |
| EP0980563B1 (en) | Fingerprint sensing device, with capacitive matrix and system incorporating such device | |
| KR100968401B1 (ko) | 디스플레이 구동장치 | |
| US8310887B2 (en) | Semiconductor device having single-ended sensing amplifier | |
| JP3701924B2 (ja) | Ｅｌアレイ基板の検査方法及びその検査装置 | |
| WO2003008899A1 (fr) | Appareil de detection de capacite electrostatique et appareil utilise dans la comparaison d'empreintes digitales | |
| JPH08263028A (ja) | シフトレジスタ | |
| JPS62164300A (ja) | 電気的に消去可能なプログラム可能な半導体メモリ・セル | |
| RU2489756C2 (ru) | Дисплейное устройство | |
| US7262985B2 (en) | Memory | |
| JP3289126B2 (ja) | ビデオ表示装置 | |
| US6198654B1 (en) | Ferroelectric memory device and method of reading data therefrom | |
| JP4531219B2 (ja) | 容量性薄膜トランジスタ配列を動作させる方法 | |
| JPS59151396A (ja) | 半導体読み出し専用メモリ回路 | |
| US6272037B1 (en) | Ferroelectric memory device and method for generating reference level signal therefor | |
| US20030128571A1 (en) | Negative voltage generating circuit | |
| US20090115760A1 (en) | Field-Through Compensation Circuit and Display Device | |
| JP3606233B2 (ja) | 半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器 | |
| US20210142025A1 (en) | Sensor pixel and fingerprint sensing sensor including the same | |
| US20070091709A1 (en) | DRAM Semiconductor Memory Device with Increased Reading Accuracy | |
| US20240232599A9 (en) | Neural network circuit with delay line | |
| US20240135157A1 (en) | Neural network circuit with delay line | |
| JP3425945B2 (ja) | 表面形状認識センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070814 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4531219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |