CN1182484C - 操作电容薄膜晶体管阵列的方法 - Google Patents
操作电容薄膜晶体管阵列的方法 Download PDFInfo
- Publication number
- CN1182484C CN1182484C CNB001226878A CN00122687A CN1182484C CN 1182484 C CN1182484 C CN 1182484C CN B001226878 A CNB001226878 A CN B001226878A CN 00122687 A CN00122687 A CN 00122687A CN 1182484 C CN1182484 C CN 1182484C
- Authority
- CN
- China
- Prior art keywords
- tft
- capacitor
- array
- charge
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 title description 4
- 239000011159 matrix material Substances 0.000 claims abstract description 23
- 230000007704 transition Effects 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Image Input (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
一种扫描电容器矩阵的方法,利用连接到相应电容器的TFT器件的相关矩阵,包括扫描电容器的矩阵以便顺序地对相应电容器预充电到预充电压,然后扫描电容器矩阵以便顺序检测电容器电荷,并因此确定相应电容器的值。TFT起开关作用将相应电容器连接到列电极,列电极另外起预充电电压源和读取电极作用。将预充电压选择为具有和施加于TFT的扫描脉冲的关断跃变相同的极性,势必提高检测电荷的有效动态范围。
Description
技术领域
本发明涉及TFT(薄膜晶体管)阵列的操作,并且更具体地涉及对用于扫描电容矩阵阵列的TFT的操作。
背景技术
已知利用薄膜晶体管阵列(TFT)为矩阵元件编址。例如,一种进行指纹检查的方法是,设置一个电极矩阵,作为相应各电容器其中的一个极板。例如参见图1,将与该阵列接近的含脊状部分(ridge)和谷状部分(valley)的手指作为相应电容器的第二个极板。可以将阵列中电容器的电容值转化为与阵列接近的手指印的电子图像。
通过以已知的顺序,xy扫描该阵列和检测电容值,可以形成电子图像。通过一个测量电容器上电荷的步骤,可以间接地确定电容值。接连扫描两次阵列。在第一次扫描中,通过TFT对每一个电容器编址,并对其预充电到已知电压Vp。相应电容器上所带的电荷是CiVp,其中Ci是相应阵列电容器的电容。在第二次扫描中,对相应的阵列电容器进行放电。也就是说,移走电荷和进行积分,以提供输出电压值。检测到的电压值与电容值直接相关。
现在考虑在除硅之外的基片上形成TFT的处理过程,例如形成所扫描的电容器阵列。该处理过程不如通常的集成电路处理技术精确。这种不精确会给所制造的电路系统带来不希望的特性。例如,如果首先通过在底层的基片上沉积栅极,和然后在栅极上形成TFT主体,形成的晶体管通常具有不希望的较大的栅极-源极和栅极-漏极重叠电容。其次,形成的器件通常具有不希望的较大阈值电压,和必然需要较大的激励电压,等等。
考虑这些特性多么可能影响电容器阵列指纹检测器工作。通过可以检测到的最大和最小电容值之间的比率,或者适当地通过可以检测到的最大和最小相关电荷之间的比率,给出电容器阵列指纹检测器的动态范围。假设最大电容和与脊状部分接近的电极有关并且相应于Qmax的电荷,并且最小电容相应于Qmin的电荷。因此所预期的动态范围是Qmax/Qmin。阵列中的最小电容值与不和手指任何部分接近的电极有关。期望其值仅由杂散电容决定,并且可能是非常小的一个恒值。
由于经济的原因,可以在非晶硅技术中形成TFT阵列。这些晶体管的工作特性需要比较大的扫描脉冲施加给这些晶体管的栅极。将较大的栅极脉冲电压至少部分地耦合给相应的源极和漏极。因此当将一个特定的TFT控制关断时,将从相关的阵列电容器中耦合出一些电荷。在下一次扫描期间,当为了检测控制导通TFT时,大概相等数量的电荷将耦合返回到阵列电容器上。本发明人已经发现该假设是错误的,并因此提出本发明。
具有较大电容值的阵列电容器明显地具有比TFT的栅极-漏极和栅极-源极的重叠电容更大的电容。照这样,在栅极关断期间在此处耦合的一些电荷不会明显改变电极(电容器)电压。在这种情况下,当施加关断栅极电位时,将如所预期的一样关断晶体管。
另一方面,具有比较小电容值的阵列电容器可以具有相同数量级的电容值,或者仅仅比TFT的栅极-漏极和栅极-源极重叠电容稍微大一些。在这种情况下,可以有效地关断耦合到阵列电容器电极的栅极电压。电容器的栅极电压可能超过TFT的导通值(即,阈值),因此将阻止立即关断和隔离TFT与电容器电极。最后电容器对断开TFT的点充电。作为这种充电的结果,在电容器上产生附加电荷ΔQ,附加电荷ΔQ与指纹相关的电容不相关。这将导致减小检测系统的动态范围。所期望系统的Qmax/Qmin的动态范围实际上是Qmax/(Qmin+ΔQ)。
发明内容
本发明人认识到,可以利用在关断脉冲跃变之后发生的电容器充电,其优点在于提高视在动态范围。在前述动态范围比率中,如果电荷Qmin和ΔQ的极性相反,电荷ΔQ将抵消一些Qmin电荷,并且分母将趋向于零,从而有效地增加视在动态范围。
为了实现本发明的上述目的,提出了一种扫描电容器矩阵的方法,其利用与相应电容器连接的相关的TFT器件的矩阵,其中对所述电容器矩阵顺序预充电达到预充电压,所述方法的特征在于:为所述对应的TFT器件的栅极提供扫描脉冲,用于控制所述TFT器件在列总线和所述电容器之间导通,所述扫描脉冲按一种极性的关断跃变,以控制所述TFT器件在对电容器进行预充电后不再导通;提供与所述列总线相连的DC预充电电压源,所述预充电电压源具有与所述跃变一样的极性。
为了实现本发明的上述目的,提出了一种扫描电容器矩阵的装置,其利用与相应电容器连接的相关的TFT器件的矩阵,其中对所述电容器矩阵顺序预充电达到预充电压,所述装置其特征在于:可变电容的矩阵,连接到扫描TFT;扫描式TFT矩阵,具有在列总线和相应所述电容之间连接的相应TFT的导通路径;定时和脉冲发生器,为相应的所述TFT提供扫描脉冲,用于控制所述TFT的导通,所述脉冲按极性跃变以控制所述TFT不再导通;预充电电压源,具有与所述跃变相同的极性;电荷传感器;若干开关,用于将所述预充电电压源或所述电荷传感器选择连接到所述列总线上,以及其中所述可变电容连接到扫描TFT的漏极,所述列总线有选择地连接到所述预充电电压源和有选择地连接到电荷传感器,所述扫描TFT的栅极驱动包括所述预充电电压源以及定时和脉冲发生器的串行连接。
此外将通过下面的附图描述本发明。
附图说明
图1是现有技术的扫描电容器阵列的局部示意图。
图2是更详细地表示图1中阵列的一个单元的示意图。
图3是表示在TFT栅极脉冲关断跃变(transition)之前和之后,立即伴随阵列电容器的电压波形图。
图4是本发明实施例的TFT扫描阵列的示意图。
具体实施方式
将在电容阵列指纹检测器的环境中描述本发明;但是,会发现其具有较为广阔的用途。通常,本发明可以在许多扫描阵列中使用,在这些阵列中使用相对较大的扫描脉冲,并且扫描TFT与包含一些电容的高阻抗元件相连。
参照图1,图中示出扫描的电容器阵列的一部分。在这种情况下,电容器阵列只包括每个相应电容器的一个极板。将阵列配置成用于通过连接到每个电容器极板的TFT来实现的xy扫描、和元件扫描、或编址。一行中的所有TFT栅极或控制电极与公用行的栅极驱动电极相连,并且将一列中的所有TFT漏极与公用列的总线连接。接近该电路(没有示出)的周围,行和列解码器将顺序地对相应的行和列总线选通控制或者对其编址。通常,在这种类型的阵列中,作为栅极驱动的脉冲施加给一个行总线,以导通一行中的所有TFT,然后通过信号检测电路顺序地扫描列总线。
图2更详细地表示阵列的一个单元。在图2中,包括与TFT有关的固有的和寄生的电容元件。这在TFT的栅极和漏极之间存在一个电容器Cgd,在栅极和源极之间存在一个电容器Cgs。通常,使得这些电容器的电容值尽可能小在技术上是可能的。在通常集成电路的制造中,由于自对准栅极的技术使得这些电容器的值非常小。遗憾的是,自调整栅极的制造技术不能用于某种类型TFT的制造,并且形成的Cgs和Cgd电容值可能相当大。
所示检测器的电容器具有用实线画出的阵列极板和模拟画出的第二极板。假设通过手指或其一部分将第二极板与大地电位连接。对于与手指部分不太接近的检测器的电容器,假设其电容是零值。
一定数量的寄生电容将固有地与由电容器STRAY表示的检测器的电容器的极板有关。因此,检测器电容的最小值等于寄生或杂散电容和栅极-源极电容Cgs的并联组合,也就是说,手指电容器是不明显的。
假设阵列具有50微米×50微米间距的传感器(大约是35×35微米的电容器极板),手指电容的最大值计算为大约40fF(fF=10-15法),并且总的杂散电容大约是6.8fF。对于具有宽度为4微米频道的开关晶体管,栅极-源极电容是2fF的数量级。会认识到在没有手指电容的情况下,由于这些电容值,通过电容器Cgs将大约施加于选定晶体管栅极的三分之一的脉冲电压耦合给阵列手指电容器极板。例如,考虑到对选定晶体管施加15伏的栅极脉冲,并且对阵列手指极板预充电正3伏。当关断该选定晶体管时,大约负5伏耦合到手指极板,导致负2伏的预充值。通常,这种耦合只有很小的影响,因为当选定晶体管受到正向脉冲施加而读取电容的电荷值时,将恢复所丢失的预充电电压。但是,如果负耦合到一定强度,以至于形成的选定晶体管栅极的源电压比晶体管的阈电压或闭合电压要大,则晶体管不会如预期断开。该结果是继续一些阵列手指极板的充电和放电,这将产生错误的检测电容值。如果列电位保持在正3伏的预充电位上,那么手指极板的电容器将正向充电,直到选定晶体管的栅极-源极电位等于或小于其阈电压。该充电结果的例子如图3所示(电压没有按比例给出)。
在图3中,在时间间隔TI1期间,对选定晶体管导通脉冲,并且对阵列手指极板电容器预充电到3伏。在时间T1,通过栅极脉冲从15到0的负向跃变来关断选定晶体管。跃变的结果是使负4.5伏的电压耦合到阵列极板上。阵列极板上的端电压将是3伏减去4.5伏或负的1.5伏。由于晶体管的栅极电压现为零伏,存在正1.5伏的栅极-源极电压。假设晶体管的阈值是1伏,在时间间隔TI2期间,晶体管将保持正向导通。阵列极板电容将正向充电,直到电容器电压达到负1伏,在该点晶体管将停止导通。
在时间T2,将正向脉冲施加到选定晶体管的栅极,以读取阵列电容器上的电荷。闭合脉冲的正向跃变将把4.5伏的正电压耦合给阵列电容器,将其电位提高到负1伏加上4.5伏或正3.5伏。这比预充电值大0.5伏,或者是0.5伏的误差。其跃变成0.5×Cstray的检测电荷误差,这势必产生明显比其要大的最小电容值,并因此减小系统的动态范围。
当取消栅极脉冲时,选定晶体管适当关断,阵列电容器上的最小电荷将等于Vp Cstray,其中Vp是预充电电压值。由于阵列电容器上栅极脉冲负向跃变耦合的结果,最小电荷实际上是(Vp+ΔV)Cstray,其中ΔV是在时间间隔TI2期间电容器过充电而引起的误差电压。
由比率Qmax/Qmin给出系统的动态范围,其对应于VpCmax/(Vp+ΔV)Cstray=Cmax/(1+ΔV/Vp)Cstray。本发明人认识到如果ΔV/Vp项是负的,分母将变得较小并且将增加有效的动态范围。这将通过对阵列电容器预充负电压来完成并且适当地改变栅极脉冲的电压电平,而不是对其预充正电压。例如,将预充电压改变为负3伏需要栅极脉冲电压电平在负6伏到正9伏间变化,以使系统驱动参数保持相等。关断跃变仍然在阵列电容器上耦合负4.5伏的电压,并且形成的栅极-源极电压是正1.5伏,以预防晶体管关断。电容器将正向充电0.5伏直到栅极-源极电压达到负几伏,晶体管在该点关断。有效动态范围现在是Cmax/(1-ΔV/Vp)Cs。
项(1-ΔV/Vp)的值是寄生参数和所施加的电压的函数。因为制造过程中难以预测的因素,寄生参数不可能会实现精确的估算。为适应这些参数的变化,可以对一个电压值进行调整以产生所想要的(1-ΔV/Vp)值。该预充电值Vp是一个可以调节的变量,以便控制(1-ΔV/Vp)的值。但是,所减小这个参数的数量可能是信噪比考虑的决定因素。信号规模直接与Vp成比例,因为Qmax等于VpCmax。Cmax是几十fF的量级,因此Vp将尽可能大,以达到良好的信噪比特性。
受调整的另一个变量是栅极脉冲幅值。可以对这个值进行调整,以使得更大或更小的ΔV耦合到阵列电容器极板上。该电压仅有的限制条件是击穿的限制条件。第三,为确保足够耦合到阵列电容器极板,在制造期间将有意地增加栅极-源极重叠电容器。
图4表示部分TFT扫描电容器的阵列,包括与一条列总线相连的读出放大器。最好是每一列与一个单独的读出放大器相连,但是这些列可以多路转换到较少数量的读出放大器。
在图4中,将列总线有选择地通过开关S1与可变电压源Precharge(预充电)相连,并且有选择地将其与电荷读出放大器相连。电荷读出放大器是与反馈电容器Cintegrate相连的运算放大器或Op-Amp。开关S3并联反馈电容器并且在读出指定的阵列电容器上的电荷之前对电容器进行置零。Op-Amp是高增益器件,因此当以已知的电荷积分方式进行运算时,其实际上存在零输入阻抗。因此与列总线有关的一些电容是不重要的,并且不会影响检测功能的灵敏度。
在预充电期间,开关S1闭合并且开关S2断开。在预充电期间,可以在一行中同时导通各选定晶体管,或者可以同时将它们全都导通。在预充电周期中可以顺序对整个阵列进行扫描,然后为读出而顺序扫描整个阵列。另外,可以首先对电容器的各行进行预充电,然后再对其读取。
在信号读出期间,开关S1断开并且开关S2闭合。通常,开关S2和S3是交替工作的,也就是当开关S2闭合时,开关S3断开,反之亦然。闭合开关S3,以对检测各个电荷包之间的积分电容器进行置零。只要进行扫描TFT,也就是在读出时间间隔期间,开关S3是断开的。
开关S2可能在读取相应的行之间控制断开和闭合状态,在预充电或读取模式下。另外,在顺序扫描整个阵列期间,S2可能保持闭合。
耦合到行选择电极的栅极驱动包括串联连接的可变DC源42和可变幅值脉冲发生器40。这些装置显示为不同的电路元件以指示相应的功能,虽然可以将它们配置在单个综合脉冲源中。它们按照这种方式表明即指示脉冲摆动(swing)和其绝对幅值值两者是控制范围的电位源。例如,如果通过改变预充电压Vp来调整系统的动态范围,在不改变脉冲电压摆动的情况下,可能有必要调整栅极脉冲的DC电平。记住电容过充电荷数量是栅极-源极电位的函数,最大的负值脉冲涉及栅极-源极电位均衡。因此,正如改变Vp可以影响电容过充电荷数量,也可以通过改变最大的负DC值,或者关断栅极驱动脉冲的电压来实现。另外,如果通过改变脉冲幅值来调整动态范围,来调整ΔV的值,则不需要可变幅值脉冲发生器。所检测信号的动态范围可以通过栅极驱动脉冲幅值、栅极驱动脉冲的最大负值、以及预充电压值来控制。
信号处理领域中的技术人员会明白,也可以通过上述相同的变量,来调整由电容传感器产生的图像的显示对比度。
不管用于扫描例如示范的电容读取阵列的扫描晶体管的类型,存在与相应阵列电容器极板有关的杂散电容。由于在没有电容过充电的情况下关断扫描晶体管,其实际上有益于导致这样的过充电,以取消如本发明所述的在杂散电容上的电荷积累。这可以仅通过超过扫描脉冲通常所需要的幅值来完成,或者通过特意设计例如Cgs的较大晶体管重叠电容,然后适当地对系统偏置,以取消驻留在杂散电容上的电荷。
在以下的权利要求中,当表示跃变时,如果跃变摆动是从相对负到相对正(相对正到相对负)值,术语“极性”是正(负)。
Claims (7)
1.一种扫描电容器矩阵的方法,其利用与相应电容器连接的相关的TFT器件的矩阵,其中对所述电容器矩阵顺序预充电达到预充电压,所述方法的特征在于:
为所述对应的TFT器件的栅极提供扫描脉冲,用于控制所述TFT器件在列总线和所述电容器之间导通,所述扫描脉冲按一种极性的关断跃变,以控制所述TFT器件在对电容器进行预充电后不再导通;
提供与所述列总线相连的DC预充电电压源,所述预充电电压源具有与所述跃变一样的极性。
2.根据权利要求1所述的方法,其特征在于,所述阵列是电容传感器阵列,所述方法的操作读出相应矩阵电容器上的电荷,并且该方法还包括可变调整所述扫描脉冲的幅值,以调整读出电荷的动态范围。
3.根据权利要求1所述的方法,其特征在于,所述阵列是通过在相应矩阵的电容器上读出电荷来进行操作的电容传感器阵列,并且该方法还包括可变调整所述预充电电压的DC值,以调整读出的电荷的动态范围。
4.根据权利要求3所述的方法,其特征在于,所述阵列是通过在相应矩阵的电容器上读出电荷来进行操作的电容传感器阵列,并且该方法还包括可变调整所述扫描脉冲的DC幅值,以调整检测电荷的动态范围。
5.根据权利要求1所述的方法,其特征在于,所述阵列是电容传感器阵列,所述方法操作以读出相应矩阵电容器上的电荷;并且该方法还包括通过调整所述扫描脉冲的DC电平和所述扫描脉冲的幅值,来调整代表所读取电容器值的图像信号的饱和度。
6.一种扫描电容器矩阵的装置,其利用与相应电容器连接的相关的TFT器件的矩阵,其中对所述电容器矩阵顺序预充电达到预充电压,所述装置其特征在于:
可变电容的矩阵,连接到扫描TFT;
扫描式TFT矩阵,具有在列总线和相应所述电容之间连接的相应TFT的导通路径;
定时和脉冲发生器,为相应的所述TFT提供扫描脉冲,用于控制所述TFT的导通,所述脉冲按极性跃变以控制所述TFT不再导通;
预充电电压源,具有与所述跃变相同的极性;
电荷传感器;
若干开关,用于将所述预充电电压源或所述电荷传感器选择连接到所述列总线上,以及
其中所述可变电容连接到扫描TFT的漏极,所述列总线有选择地连接到所述预充电电压源和有选择地连接到电荷传感器,所述扫描TFT的栅极驱动包括所述预充电电压源以及定时和脉冲发生器的串行连接。
7.根据权利要求6所述的装置,其进一步特征在于,通过可变控制电路来调整所述扫描脉冲的DC值和幅值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37692599A | 1999-08-18 | 1999-08-18 | |
US09/376,925 | 1999-08-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1285568A CN1285568A (zh) | 2001-02-28 |
CN1182484C true CN1182484C (zh) | 2004-12-29 |
Family
ID=23487062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001226878A Expired - Fee Related CN1182484C (zh) | 1999-08-18 | 2000-08-16 | 操作电容薄膜晶体管阵列的方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4531219B2 (zh) |
KR (1) | KR100767648B1 (zh) |
CN (1) | CN1182484C (zh) |
TW (1) | TW501069B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100473383B1 (ko) * | 2002-07-19 | 2005-03-10 | 매그나칩 반도체 유한회사 | 정전용량식 지문감지센서의 단위화소 및 그를 이용한지문감지장치 |
KR100943271B1 (ko) * | 2003-05-06 | 2010-02-23 | 삼성전자주식회사 | 지문 인식신호 처리장치 |
JP3741282B2 (ja) * | 2003-07-28 | 2006-02-01 | セイコーエプソン株式会社 | 入力装置、電子機器及び入力装置の駆動方法 |
CN104408441A (zh) * | 2014-12-10 | 2015-03-11 | 杨鹏飞 | 基于tft薄膜晶体管的指纹识别传感器及其测量方法 |
CN105989350B (zh) * | 2015-03-05 | 2019-11-22 | 上海箩箕技术有限公司 | 像素单元、结构、结构阵列、读出电路及控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175446A (en) * | 1991-02-14 | 1992-12-29 | Thomson, S.A. | Demultiplexer including a three-state gate |
US5225959A (en) * | 1991-10-15 | 1993-07-06 | Xerox Corporation | Capacitive tactile sensor array and method for sensing pressure with the array |
JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
GB9608747D0 (en) * | 1996-04-26 | 1996-07-03 | Philips Electronics Nv | Fingerprint sensing devices and systems incorporating such |
US5973658A (en) * | 1996-12-10 | 1999-10-26 | Lg Electronics, Inc. | Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same |
GB9708559D0 (en) * | 1997-04-29 | 1997-06-18 | Philips Electronics Nv | Fingerprint sensing devices and systems incorporating such |
-
2000
- 2000-08-08 TW TW089115927A patent/TW501069B/zh not_active IP Right Cessation
- 2000-08-16 CN CNB001226878A patent/CN1182484C/zh not_active Expired - Fee Related
- 2000-08-17 JP JP2000247363A patent/JP4531219B2/ja not_active Expired - Fee Related
- 2000-08-17 KR KR1020000047443A patent/KR100767648B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100767648B1 (ko) | 2007-10-17 |
CN1285568A (zh) | 2001-02-28 |
TW501069B (en) | 2002-09-01 |
JP4531219B2 (ja) | 2010-08-25 |
KR20010050098A (ko) | 2001-06-15 |
JP2001076130A (ja) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5386543A (en) | Matrix display device with light sensing function and time-shared amplifier | |
US6696687B1 (en) | Radiation detector | |
CN1116665C (zh) | 将亮度信号施加于像素上的显示装置 | |
US20060114247A1 (en) | Apparatus for measuring a capacitance and sensor array | |
US20040096061A1 (en) | Electrostatic capacitance sensor and fingerprint collator comprising it | |
US4528684A (en) | Charge-coupled device output circuit | |
WO2003008899A1 (fr) | Appareil de detection de capacite electrostatique et appareil utilise dans la comparaison d'empreintes digitales | |
WO2004039059A1 (en) | Image reading device and image reading method | |
US9647020B2 (en) | Light sensing circuit and control method thereof | |
US6049357A (en) | Image pickup apparatus including signal accumulating cells | |
CN1182484C (zh) | 操作电容薄膜晶体管阵列的方法 | |
CN1672188A (zh) | 用于驱动lcd显示器的方法和电路 | |
CN1716622A (zh) | Cmos图像传感器、复位晶体管控制电路和电压切换电路 | |
US4914319A (en) | Signal reading circuit | |
JP3968032B2 (ja) | アクティブマトリクス基板の検査方法及び装置 | |
KR100595795B1 (ko) | 화상 판독 장치 및 화상 판독 방법 | |
CN107704827B (zh) | 一种光电传感器和具有其的光电传感器阵列 | |
CN1720661A (zh) | 差分电路 | |
JP2743842B2 (ja) | 赤外線検出器 | |
JPH06195992A (ja) | 信号の追従及び保持回路 | |
JPH0381091B2 (zh) | ||
CN118736629A (zh) | 指纹识别电路及其控制方法、芯片 | |
JPS6282864A (ja) | イメ−ジセンサ | |
CN118155568A (zh) | 像素驱动电路、显示装置及显示驱动方法 | |
RU1526522C (ru) | Фоточувствительное устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041229 Termination date: 20190816 |