KR100943271B1

KR100943271B1 - 지문 인식신호 처리장치

Info

Publication number: KR100943271B1
Application number: KR1020030028651A
Authority: KR
Inventors: 주인수
Original assignee: 삼성전자주식회사
Priority date: 2003-05-06
Filing date: 2003-05-06
Publication date: 2010-02-23
Also published as: KR20040095054A

Abstract

지문 인식신호 처리장치에서, OP 앰프는 로우 상태의 클럭 신호가 인가되는 동안 적분기로 동작하고, 하이 상태의 클럭 신호가 인가되는 동안 적분된 신호의 출력을 안정화시키기 위한 전압 플로워로 동작된다. 제1 트랜지스터는 로우 상태의 클럭 신호에 응답하여 OP 앰프에 기준 전압을 인가하고, 제2 트랜지스터는 하이 상태의 클럭 신호에 응답하여 OP 앰프의 제1 입력단에 적분된 신호를 인가하며, 제3 트랜지스터는 하이 상태의 클럭 신호에 응답하여 OP 앰프의 출력 신호를 제2 입력단으로 피드백한다. 커패시터는 OP 앰프를 통해 입력되는 기준 전압을 충전하고, 충전된 기준 전압을 OP 앰프로 출력한다. 따라서, 기존에 비하여 OP 앰프의 개수가 줄어들어, 지문 인식장치의 사이즈를 감소시킬 수 있다.

Description

지문 인식신호 처리장치{APPARATUS FOR PROCESSING FINGERPRINTING SIGNAL}

도 1은 종래 기술에 따른 지문 인식신호 처리장치의 구성을 나타낸 도면이다.

도 2는 본 발명의 일 실시예에 따른 지문 인식장치를 나타낸 블록도이다.

도 3은 도 2에 도시된 지문 인식센서의 등가 회로도이다.

도 4는 도 2에 도시된 지문 인식 데이터 IC의 상세 회로도이다.

*도면의 주요부분에 대한 부호의 설명*

200 : 지문 인식영역 210 : 지문 인식 게이트 IC

220 : 지문 인식 데이터 IC 230 : 인쇄회로기판

300 : 센서 TFT 310 : 스위치 TFT

400 : OP 앰프 410 : 제1 모스 트랜지스터

420 : 제2 모스 트랜지스터 430 : 제3 모스 트랜지스터

본 발명은 지문 인식신호 처리장치에 관한 것으로서, 보다 상세하게는 지문 인식장치의 사이즈를 줄이기 위한 지문 인식신호 처리장치에 관한 것이다.

비정질 실리콘(a-Si) 박막 트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display; 이하, TFT-LCD라 칭함)는 평판 디스플레이 장치(FPD: Flat Panel Display)의 하나로서, 노트북 컴퓨터, 모니터, 텔레비전, 이동통신 단말기 등에 널리 사용되고 있다.

여기서, a-Si TFT-LCD는 스위칭 기능을 가지고 있어 디스플레이 소자로 사용된다. 또한, a-Si TFT-LCD는 빛을 받으면 화학적으로 변하는 감광성이 있어 광 감지 센서로 바이오 매트릭스(bio-metrics) 산업에도 널리 이용되고 있다.

바이오 매트릭스 산업은 지문, 음성, 얼굴, 손 또는 홍채와 같은 개인의 특유한 특징을 이용한 개인 인증 시스템에 관한 것이다. 여기서, 비용, 사용의 편의성 및 정확성의 측면에서 개인의 특유한 특징 중 지문을 이용한 개인 인증 방법이 널리 사용되고 있다.

도 1은 종래 기술에 따른 지문 인식신호 처리장치의 개략적 구성 블록도이다.

도 1에 도시된 바와 같이, 종래 기술에 따른 지문 인식신호 처리장치는 접촉되는 지문의 패턴을 감지하는 지문 인식센서(100), 지문 인식센서(100)로부터 입력되는 지문 패턴값을 적분하는 적분기(110), 적분기(110)에서 적분된 신호를 안정화시키기 위한 전압 폴로워(120) 및 전압 폴로워(120)로부터 입력되는 신호를 디지털 신호로 변환하는 A/D 컨버터(Analog/Digital Converter)(130)를 포함한다.

상기 적분기(110)는 네가티브 입력단(-)을 통해 지문 인식센서(100)로부터 지문 패턴값을 입력받고, 포지티브 입력단(+)을 통해 기준 전압(Vref)을 입력받는 제1 OP 앰프(Operational Amplifier : 이하, OP 앰프라 칭함)(112) 및 제1 OP 앰프(112)의 출력단과 네가티브 입력단(-)에 연결된 커패시터(C)를 포함한다.

또한, 전압 폴로워(120)는 포지티브 입력단(+)에 제1 OP 앰프(112)의 출력신호를 입력받고, 출력단이 네가티브 입력단자(-)로 피드백되는 제2 OP 앰프로 구성된다.

여기서, 적분기(110) 및 전압 폴로워(120)는 제1 및 제2 OP 앰프를 포함하여 구성되는데, OP 앰프는 적어도 7 내지 8개의 트랜지스터에 의해 구성된다.

그러므로, 종래 기술에 따른 지문 인식장치는 적어도 7 내지 8개의 트랜지스터에 의해 구성되는 OP 앰프를 포함하는 적분기 및 전압 폴로워를 포함하므로, 지문 인식장치의 설계시 많은 트랜지스터를 포함하는 적분기 및 전압 폴로워를 구성하기 위한 필요 공간이 너무 커지는 문제점이 있다.

따라서, 종래 기술에 따른 적분기 및 전압 폴로워를 포함하는 지문 인식장치는 경박 단소하게 구성할 수 없는 문제점이 있다.

또한, 종래 기술에 따른 지문 인식장치는 많은 트랜지스터를 포함하므로, 트랜지스터의 동작 특성에 의해 감지된 지문 패턴 신호에 미치는 영향이 커지는 문제점도 있다.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 지문 인식장치의 사이즈를 줄이기 위한 지문 인식신호 처리장치를 제공함에 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 지문 인식신호 처리장치의 OP 앰프는 로우 상태의 클럭 신호가 인가되는 동안 지문 패턴에 따른 신호를 적분하고, 하이 상태의 클럭 신호가 인가되는 동안 적분된 신호의 출력 레벨을 안정화키며, 제1 트랜지스터는 로우 상태의 클럭 신호에 응답하여 OP 앰프에 기준 전압을 인가하고, 제2 트랜지스터는 하이 상태의 클럭 신호에 응답하여 OP 앰프의 제1 입력단에 적분된 신호를 인가하며, 제3 트랜지스터는 하이 상태의 클럭 신호에 응답하여 OP 앰프의 출력 신호를 제2 입력단으로 피드백하고, 커패시터는 OP 앰프를 통해 입력되는 기준 전압을 충전하고, 충전된 기준 전압을 OP 앰프로 출력한다.

이러한, 지문 인식신호 처리장치에 따르면, 기존에 비하여 OP 앰프의 개수를 줄일 수 있어 지문 인식장치의 사이즈를 줄일 수 있다.

이하, 본 발명의 바람직한 실시예에 따른 지문 인식장치를 첨부 도면을 참조하여 상세히 설명한다.

도 2는 본 발명의 일 실시예에 따른 지문 인식장치의 구성을 나타낸 블록도이고, 도 3은 도 2에 도시된 지문 인식센서의 등가 회로도이고, 도 4는 도 2에 도시된 지문 인식 데이터 IC의 상세 회로도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 지문 인식장치는 지문 인식영역(200), 지문 인식 게이트 IC(210), 지문 인식 데이터 IC(220) 및 인쇄회로기판(230)을 포함한다.

여기서, 인쇄회로기판(230) 상에는 타이밍 컨트롤러(232), 아날로그-디지털 변환기(이하, A/D 컨버터라 칭함)(234) 및 지문 인식 프로세서(236)가 형성된다.

상기 타이밍 컨트롤러(232)는 지문 인식영역(200)으로부터 지문 인식 데이터 IC(220)를 통하여 읽어들인 지문 패턴 값을 디지털 데이터로 변환하고, 지문 인식 프로세서(236)는 A/D 컨버터(234)로부터 입력되는 디지털 데이터를 이용하여 기존에 메모리에 저장된 지문 패턴과 비교하는 등의 지문 인식에 필요한 처리를 수행한다. 또한, 타이밍 컨트롤러(232)는 지문 인식 게이트 IC(210) 및 지문 인식 데이터 IC(220)에 클럭신호(Clock) 및 동기신호(Sync) 등의 타이밍 제어신호를 제공한다.

한편, 상기 지문 인식영역(200)에는 도 3에 도시된 바와 같이, 센서 TFT(300), 스위치 TFT(310) 및 저장 커패시터(Cst)로 이루어진 지문 인식센서들이 매트릭스 형태로 형성되고, 상기 지문 인식센서들은 지문 인식 데이터 IC(220) 및 지문 인식 게이트 IC(210)의 라인수에 상응하여 형성된다.

여기서, 지문 인식 게이트 IC(210)는 타이밍 컨트롤러(232)로부터 입력되는 타이밍 제어신호에 의해 지문 인식영역(200)의 스위치 TFT(310)의 게이트 단자(G2)를 온(ON)/오프(OFF) 제어하고, 지문 인식 데이터 IC(220)는 타이밍 제어신호에 의해 센서 TFT(300)로부터 아날로그 신호 형태의 지문 패턴 값을 읽어들인다.

또한, 센서 TFT(300)의 드레인 단자(D1)는 외부 전원으로부터 소정 레벨의 직류 전압(V_DD)을 인가받고, 게이트 단자(G1)는 센서 TFT 게이트 라인에 연결되어 지문 인식 게이트 IC(210)로부터 온/오프를 제어하는 바이어스 전압을 인가받는다.

스위치 TFT(310)의 게이트 단자(G1)는 스위치 TFT 게이트 라인에 연결되어 지문 인식 게이트 IC(210)로부터 게이트 구동 신호를 인가받아 스위칭 동작을 수행하고, 스위치 TFT(310)의 드레인 단자(D2)는 센서신호 출력라인(Readout)에 연결되어 스캔된 지문 패턴 신호를 지문 인식 데이터 IC(220)로 출력한다. 즉, 지문 인식 게이트 IC(210)는 지문을 스캐닝하도록 설정된 매 프레임(Frame)마다 스위치 TFT(310)를 스위칭하기 위한 게이트 구동신호를 출력함으로써, 지문 인식영역(200)에 배열된 복수개의 센서 TFT(300)별로 지문 패턴을 스캔한다.

상기 센서 TFT(300)는 접촉되는 사용자의 손가락 지문 패턴으로부터의 반사광에 따른 포토 커런트를 생성하고, 저장 커패시터(Cst)는 센서 TFT(300)에서 생성된 포토 커런트에 따른 전하를 충전하고, 스위치 TFT(310)는 저장 커패시터(Cst)에 충전된 전하에 따른 지문 패턴 신호를 센서신호 출력라인(Readout)을 통해 지문 인식 데이터 IC(220)로 출력한다.

즉, 사용자가 손가락의 지문을 지문 인식장치에 밀착하면, 지문 인식장치의 하부에 위치하는 백라이트 어셈블리(도시되지 않음)로부터 발생된 광이 지문 패턴에 따라 반사되어 센서 TFT(300)로 수광된다. 센서 TFT(300)는 수광된 광에 의해 도통되고, 그에 따라 포토 커런트가 생성되며, 저장 커패시터(Cst)는 센서 TFT(300)에 의해 생성된 포토 커런트에 따른 전하를 충전한다.

스위치 TFT(310)는 지문 인식 게이트 IC(210)로부터 게이트 단자(G2)에 구동신호가 입력되어 턴온됨에 따라 저장 커패시터(Cst)에 충전된 전하의 양에 비례하는 전압을 센서신호 출력라인(Readout)을 통해 지문 인식 데이터 IC(220)로 출력한다. 이때, 센서신호 출력라인(Readout)을 통해 지문 인식 데이터 IC(220)로 출력되 는 전압은 아날로그 신호 형태의 지문 패턴값이다.

여기서, 지문 인식 데이터 IC(220)는 도 4에 도시된 바와 같이, OP 앰프(400), 커패시터(C) 및 제1 내지 제3 모스 트랜지스터(410,420,430)를 포함한다.

상기 OP 앰프(400)는 제1 입력단(-)을 통해 센서신호 출력라인(Readout)으로부터 아날로그 신호 형태의 지문 패턴값을 입력받고, 제2 입력단(+)을 통해 기준 전압(Vref)을 입력받도록 구성된다. 이때, 제1 입력단(-)은 네가티브 입력단자이고, 제2 입력단(+)은 포지티브 입력단자이다. 또한, 커패시터(C)는 OP 앰프(400)의 제1 입력단(-) 및 출력단에 연결된다.

상기 제1 모스 트랜지스터(410)는 OP 앰프(400)의 출력단에 드레인 전극이 접속되고, OP 앰프(400)의 제1 입력단(-)에 소오스 전극이 접속되며, 제2 모스 트랜지스터(420)는 OP 앰프(400)의 제2 입력단(+)에 소오스 전극이 접속되고, OP 앰프(400)의 출력단에 드레인 전극이 접속된다.

또한, 제3 모스 트랜지스터(430)는 OP 앰프(400)의 제2 입력단(+)에 드레인 전극이 접속되고, 소오스 전극을 통해 기준전압(Vref)이 인가되도록 구성된다.

여기서, 제1 모스 트랜지스터(410) 및 제2 모스 트랜지스터(420)는 게이트 전극에 하이 상태의 클럭신호가 인가됨에 따라 턴온되는 NMOS 트랜지스터이고, 제3 모스 트랜지스터(430)는 게이트 전극에 로우 상태의 클럭신호가 인가됨에 따라 턴온되는 PMOS 트랜지스터이다.

이와 같이 구성되는 지문 인식 게이트 IC의 동작을 설명하면 다음과 같다.

먼저, 지문 인식 게이트 IC(210)는 센서신호 출력라인(Readout)으로부터 입력되는 아날로그 형태의 지문 패턴값을 적분하는데, 상기 OP 앰프(400)가 적분기로 동작하기 위하여 제1 내지 제3 모스 트랜지스터(410,420,430)의 게이트 전극에 로우 상태의 클럭신호가 인가된다. 이때, 로우 상태의 클럭신호가 인가됨에 따라 제1 및 제2 모스 트랜지스터(410,420)는 턴오프되고, 제3 모스 트랜지스터(430)는 턴온된다.

제1 모스 트랜지스터(410)가 턴오프되고, 제3 모스 트랜지스터(430)가 턴온됨에 따라 OP 앰프(400)와 커패시터(C)는 센서신호 출력라인(Readout)으로부터 입력되는 지문 패턴신호를 적분하는 적분기로 동작된다.

즉, OP 앰프(400)는 제2 입력단(+)을 통해 입력되는 기준 전압(Vref)을 이용하여 제1 입력단(-)을 통해 센서신호 출력라인(Readout)으로부터 입력되는 지문 패턴값을 적분한다.

여기서, OP 앰프(400)의 적분 동작을 수학식으로 표현하면 다음과 같다.

상기 V는 OP 앰프(400)에서 출력되는 적분 신호이고, Vref는 기준 전압이며, Q는 저장 커패시터(Cst)에 충전된 전하량 즉, 아날로그 형태의 지문 패턴값에 상응하는 전하량이다. 또한, C는 OP 앰프(400)에 연결된 커패시터(C)의 커패시턴스이다.

커패시터(C)는 제3 모스 트랜지스터(430)가 턴온됨에 따라 OP 앰프(400)를 통해 입력되는 기준 전압을 충전한다.

이어, 적분 신호가 출력됨과 동시에 제1 내지 제3 모스 트랜지스터(410,420,430)의 게이트 전극에 하이 상태의 클럭신호가 인가되는데, 이에 따라 제1 및 제2 모스 트랜지스터(410,420)는 턴온되고, 제3 모스 트랜지스터(430)는 턴오프된다.

제1 및 제2 모스 트랜지스터(410,420)가 턴온됨에 따라 OP 앰프(400)는 적분 신호의 출력 레벨을 안정화시키기 위한 전압 폴로워로 동작된다.

즉, OP 앰프(400)는 제2 모스 트랜지스터(420)가 턴온됨에 따라 제2 입력단(+)을 통해 적분 신호를 입력받고, 제1 모스 트랜지스터(410)가 턴온됨에 따라 제1 입력단(-)을 통해 출력단의 신호가 피드백된다.

따라서, OP 앰프(400)는 제2 입력단(+)을 통해 입력되는 적분 신호가 일정 레벨 이상에 도달될 때까지 버퍼링한 후 출력한다. 이때, OP 앰프(400)로부터 출력된 신호(Vout)는 인쇄회로기판(230)의 A/D 컨버터(234)로 입력된다.

상기에서 설명한 바와 같이, 지문 인식 데이터 IC(220)의 OP 앰프(400)는 로우 상태의 클럭신호가 입력되는 동안에는 적분기로 동작되고, 하이 상태의 클럭신호가 입력되는 동안에는 전압 폴로워로 동작된다.

상술한 바와 같이, 본 발명에 따른 지문 인식신호 처리장치는 하나의 OP 앰프 및 3개의 모스 트랜지스터를 포함한다. 상기 OP 앰프는 로우 상태의 클럭 신호 가 인가되는 동안에는 지문 인식센서로부터 입력되는 아날로그 형태의 지문 패턴값을 적분하는 적분기로 동작되고, 하이 상태의 클럭 신호가 인가되는 동안에는 적분된 신호의 출력 레벨을 안정화하기 위한 전압 폴로워로 동작된다.

그러므로, 본 발명은 하나의 OP 앰프를 적분기 및 전압 폴로워로 이용하므로, 기존에 비하여 OP 앰프 개수가 줄어들어, OP 앰프 구성을 위한 필요 면적이 줄어들므로, 지문 인식장치의 사이즈를 감소시킬 수 있는 효과가 있다.

또한, 본 발명은 OP 앰프 개수가 줄어들므로, OP 앰프 구성을 위한 트랜지스터의 개수도 줄어들어, 트랜지스터 특성에 따른 영향을 감소시킬 수 있는 효과도 있다.

본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

지문 인식센서와 동일한 기판 상에 형성되고, 상기 지문 인식센서에서 감지된 지문 패턴에 따른 신호를 처리하는 지문 인식신호 처리장치에 있어서,

로우 상태의 클럭 신호가 인가되는 동안 상기 지문 패턴에 따른 신호를 적분하고, 하이 상태의 클럭 신호가 인가되는 동안 상기 적분된 신호의 출력 레벨을 안정화시키는 OP 앰프;

상기 로우 상태의 클럭 신호에 응답하여 상기 OP 앰프에 기준 전압을 인가하는 제1 트랜지스터;

상기 하이 상태의 클럭 신호에 응답하여 상기 OP 앰프의 제1 입력단에 상기 적분된 신호를 인가하는 제2 트랜지스터;

상기 하이 상태의 클럭 신호에 응답하여 상기 OP 앰프의 출력 신호를 제2 입력단으로 피드백하는 제3 트랜지스터; 및

상기 OP 앰프를 통해 입력되는 상기 기준 전압을 충전하고, 상기 충전된 기준 전압을 상기 OP 앰프로 출력하는 커패시터를 포함하는 것을 특징으로 하는 지문 인식신호 처리장치.
제1항에 있어서,

상기 제1 트랜지스터의 드레인 전극은 상기 OP 앰프의 제1 입력단에 연결되고, 상기 제1 트랜지스터의 소오스 전극은 상기 기준 전압을 입력받으며,

상기 제2 트랜지스터의 드레인 전극은 상기 OP 앰프의 제1 입력단에 연결되고, 상기 제2 트랜지스터의 소오스 전극은 상기 OP 앰프의 출력단에 연결되며,

상기 제3 트랜지스터의 드레인 전극은 상기 OP 앰프의 출력단에 연결되고, 상기 제1 트랜지스터의 소오스 전극은 상기 OP 앰프의 제2 입력단에 연결되며,

상기 커패시터는 상기 OP 앰프의 제2 입력단 및 출력단에 연결되는 것을 특징으로 하는 지문 인식신호 처리장치.
제2항에 있어서, 상기 OP 앰프의 제1 입력단은 포지티브 입력단자이고, 상기 OP 앰프의 제2 입력단은 네가티브 입력단자임을 특징으로 하는 지문 인식신호 처리장치.