KR20010050098A - 용량성 박막 트랜지스터 어레이의 작동 방법 - Google Patents

용량성 박막 트랜지스터 어레이의 작동 방법 Download PDF

Info

Publication number
KR20010050098A
KR20010050098A KR1020000047443A KR20000047443A KR20010050098A KR 20010050098 A KR20010050098 A KR 20010050098A KR 1020000047443 A KR1020000047443 A KR 1020000047443A KR 20000047443 A KR20000047443 A KR 20000047443A KR 20010050098 A KR20010050098 A KR 20010050098A
Authority
KR
South Korea
Prior art keywords
capacitor
charge
array
tft
matrix
Prior art date
Application number
KR1020000047443A
Other languages
English (en)
Other versions
KR100767648B1 (ko
Inventor
카네마이클질리스
김홍진
Original Assignee
톰슨 라이센싱 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 에스.에이. filed Critical 톰슨 라이센싱 에스.에이.
Publication of KR20010050098A publication Critical patent/KR20010050098A/ko
Application granted granted Critical
Publication of KR100767648B1 publication Critical patent/KR100767648B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

커패시터 매트릭스를 스캐닝하는 방법은 각 커패시터에 접속된 관련된 TFT 소자 매트릭스를 이용하여, 각 커패시터를 순차적으로 프리차지 전압으로 프리차징하기 위해 커패시터 매트릭스를 스캐닝한 다음, 커패시터 전하를 순차적으로 검출하여 각 커패시터값을 결정하기 위해 커패시터 매트릭스를 스캐닝하는 단계를 포함한다. TFT는 프리차지 전위의 소스로서 교대로 동작하는 컬럼 전극 및 감지 전극에 각 커패시터를 접속하여 스위치로서 동작한다. 프리차지 전압은 TFT에 인가된 스캐닝 펄스의 턴오프 변환점과 동일한 극성을 갖도록 선택된다. TFT 턴오프 변환점과 동일한 극성을 갖도록 프리차지 전압을 선택하는 것은 검출된 전하의 유효 동적 범위를 향상시키는데 도움이 된다.

Description

용량성 박막 트랜지스터 어레이의 작동 방법{METHOD OF OPERATING CAPACITIVE THIN FILM TRANSISTOR ARRAYS}
본 발명은 TFT 어레이를 작동하는 방법에 관한 것으로서, 구체적으로 용량성 매트릭스 어레이를 스캐닝하는데 사용되는 TFT를 작동하는 방법에 관한 것이다.
매트릭스 엘리먼트를 어드레스하는데 박막 트랜지스터(TFT) 어레이를 사용하는 것은 공지된 사실이다. 예컨대, 지문 검출을 수행하는 한 방법은 각 커패시터의 제1 평판의 역할을 하는 전극 매트릭스를 배열하는 것이다. 예컨대 도 1을 보라. 어레이 근처로 가져간 손가락의 등(ridge) 및 골(valley)은 각 커패시터의 제2 평판의 역할을 한다. 어레이에서 커패시터의 커패시턴스 값은 어레이 근처로 가져간 손가락 지문의 전자 화상(electronic picture)으로 변환될 수 있다.
전자 화상은 어레이를 xy 스캐닝하여 알려진 순서대로 그 커패시턴스 값을 검출함으로써 형성될 수 있다. 그 커패시턴스 값은 커패시터상의 전하를 측정하는 과정에 의해 간접적으로 결정된다. 상기 어레이는 연속해서 두 번 스캐닝된다. 제1 스캐닝 동안에, 각각의 커패시터는 TFT에 의해 어드레싱되어 공지 전압 Vp로 프리차징된다. 각 커패시터상의 전하는 CiVp이며, 여기서 Ci는 각 어레이 커패시터의 커패시턴스이다. 제2 스캐닝 동안에, 각 어레이 커패시터는 방전된다. 즉, 출력 전압값을 제공하기 위해서 전하는 통합되어 없어진다. 그 검출 전압값은 커패시턴스 값에 직접적으로 관련된다.
실리콘 보다 다른 기판상에 TFT를 형성하는 공정, 예컨대 스캐닝 커패시터 어레이를 형성하는 공정을 생각해 보자. 이러한 공정은 보통의 집적 회로 공정만큼 정확하지 않다. 이 부정확성은 제조된 회로에 바람직하지 못한 특성을 야기할 수 있다. 예컨대, 밑에 있는 기판상에 먼저 게이트 전극을 증착하고 게이트 전극 위에 TFT의 보디를 형성하여 TFT를 형성한다면, 그 결과로서 트랜지스터는 정상적으로 바람직하지 못한 큰 게이트-소스 및 게이트-드레인 중복 커패시턴스를 갖게 될 것이다. 또한, 그 결과로서 소자는 정상적으로 바람직하지 못한 큰 임계 전압을 갖게 되어 필연적으로 큰 여기 전압을 필요로 하게 될 것이다.
어떻게 이러한 특성이 커패시터 어레이 지문 검출기의 작동에 영향을 끼칠 수 있는지 생각해 보자. 커패시터 어레이 지문 검출기의 동적 범위는 검출될 수 있는 최대 커패시턴스 값 대 최소 커패시턴스 값의 비로서 주어지거나, 더 정확하게는 검출될 수 있는 최대 전하 대 최소 전하의 비로서 주어진다. 최대 커패시턴스는 손등(ridge) 부근의 전극에 관련되며 Qmax의 전하에 대응하고, 최소 커패시턴스는 Qmin의 전하에 대응한다고 가정하자. 그러므로, 기대 동적 범위는 Qmax/Qmin이다. 어레이의 최소 커패시턴스 값은 손가락의 어떠한 부분에도 근접하지 않은 전극에 관련된다. 그 값은 단지 부유 커패시턴스에 의해 결정되며, 아마 매우 작고 일정한 값으로 예상된다.
경제적인 이유로 해서, 어레이상의 TFT는 비결정 실리콘 기술로 형성될 수 있다. 이러한 트랜지스터의 동작 특성은 상대적으로 큰 스캐닝 펄스가 이들 트랜지스터의 게이트에 인가될 것을 요구한다. 큰 게이트 펄스 전압은 각 소스 및 드레인 전극에 적어도 일부분이 결합될 것이다. 따라서, 특정 TFT가 게이트 오프될 때, 다소의 전하는 관련된 어레이 커패시터를 떠나는 결합이 될 것이다. 다음 스캐닝 동안에, TFT가 감지를 위해 게이트 온될 때, 아마 같은 양의 전하는 상기 어레이 커패시터로 재이동되는 결합이 될 것이다. 발명자는 이러한 추정이 부정확함을 발견하여 본 발명을 제시한다.
큰 커패시턴스 값을 갖는 어레이 커패시터는 TFT의 게이트-드레인 또는 게이트-소스 중복 커패시턴스보다 상당히 더 큰 커패시턴스를 갖게 될 것이다. 그와 같이, 게이트 턴오프 동안에 어레이 커패시터에 결합되는 어떠한 전하도 전극(커패시터) 전압을 상당히 변경하지는 못할 것이다. 이 경우에, 예상되는 바와 같이 트랜지스터는 오프 게이트 전위가 인가될 때 턴오프될 것이다.
한편, 상대적으로 작은 커패시턴스 값을 갖는 어레이 커패시터는 TFT의 게이트-드레인 또는 게이트-소스 중복 커패시턴스 값보다 단지 약간 더 큰 커패시턴스 값이나 대략 그와 같은 크기의 커패시턴스 값을 갖게 될 것이다. 이 경우에, 상당한 턴오프 게이트 전압이 어레이 커패시터 전극에 결합될 수 있다. 게이트-커패시터 전압은 TFT의 턴-온 값(즉, 임계값)을 초과하여, TFT가 즉시 턴오프되는 것을 방지하여 커패시터 전극을 절연시킬 수도 있다. 커패시터는 결국 TFT가 턴오프되는 지점까지 충전될 것이다. 그 결과로서, 지문에 관련된 커패시턴스와 관계없이 부가적인 전하 ΔQ가 커패시터에 발생될 것이다. 이는 감지 시스템의 동적 범위를 줄이는 효과를 가져온다. Qmax/Qmin의 예상되는 시스템 동적 범위는 Qmax/(Qmin+ΔQ)이다.
턴오프 펄스 전이 후에 발생되는 커패시터 충전이 명확한 동적 범위를 향상시키는데 보다 효과적으로 사용될 수 있음을 본 발명자는 명확히 이해한다. 앞서 말한 동적 범위 비에서, 전하 Qmin과 ΔQ가 반대 극성이라면, 전하 ΔQ는 다소간의 Qmin 전하를 제거하여, 분모가 영으로 향해 감에 따라, 효과적으로 명확한 동적 범위를 증가시킬 것이다. 본 발명은 도면과 발명의 구성에서 더욱더 명확해질 것이다.
도 1은 종래의 스캐닝 커패시터 어레이의 부분 개요도.
도 2는 도 1의 어레이의 하나의 셀에 대한 상세한 개요도.
도 3은 TFT 게이트 펄스의 턴오프 전이가 발생하기 전과 발생한 후에 바로 어레이 커패시터에 따르는 전압을 나타내는 파형도.
도 4는 본 발명을 구체화한 TFT 스캐닝 어레이의 개요도.
본 발명은 용량성 어레이 지문 검출기 환경에서 설명될 것이지만, 그것은 더욱더 광범위한 사용을 제공할 것이다. 통상적으로, 본 발명은 상대적으로 큰 스캐닝 펄스가 사용되며 스캐닝 TFT가 약간의 커패시턴스를 포함하는 고임피던스 소자에 연결되는 임의의 스캐닝 어레이에서 유용할 것이다.
도 1은 스캐닝 커패시터 어레이의 일부를 나타낸다. 이 경우에, 커패시터 어레이는 각 커패시터 각각에 대해 단지 하나의 평판만을 포함한다. 커패시터 어레이는 xy 스캐닝과 엘리먼트 스캐닝 또는 어드레스를 위해 배열되며, 각각의 커패시터 평판에 접속된 TFT에 의해 실행된다. 가로열에 있는 모든 TFT의 게이트 또는 제어 전극은 공통 로우 게이트 드라이브 전극에 연결되며, 세로열에 있는 모든 TFT의 드레인 전극은 공통 컬럼 버스에 접속된다. 회로(도시되지 않음) 근방의 로우 및 컬럼 디코더는 각 로우 및 컬럼 버스를 연속적으로 스트로브(strobe) 또는 어드레스할 것이다. 통상적으로, 이러한 형태의 어레이에서, 펄스는 가로열의 모든 TFT를 턴온시키기 위해서 로우 버스들 중 하나의 로우 버스에 게이트 드라이브로서 인가될 것이며, 컬럼 버스는 신호 검출 회로에서 연속적으로 스캐닝될 것이다.
도 2는 더 상세하게 어레이의 하나의 셀을 나타낸다. 도 2에서, TFT에 연결된 고유 및 기생 용량성 요소가 포함된다. TFT의 게이트 전극과 드레인 전극 사이에 커패시터 Cgd가 존재하며, 게이트 전극과 소스 전극 사이에는 커패시터 Cgs가 존재한다. 일반적으로 이들 커패시터의 커패시턴스 값은 기술적으로 가능한 한 작에 만들어진다. 보통의 집적 회로 제조에 있어서, 이들 커패시터의 값은 자기 정렬 게이트 기술을 이용함으로써 매우 작다. 그러나, 자기 정렬 게이트 제조 기술은 어떠한 형태의 TFT 제조에 대해서는 이용할 수 없기 때문에, Cgs 및 Cgd 커패시턴스 값은 상대적으로 클 수 있다.
검출기 커패시터는 고체선(solid line)으로 만들어진 어레이 평판과 가상의 제2 평판을 포함한다. 제2 평판은 예를 들면, 인체의 손가락이나 그의 일부에 의해서 접지 전위에 접속된 것으로 추정한다. 손가락의 부분에 매우 근접하지 않은 검출기 커패시터에 대하여, 커패시턴스는 0값으로 추정한다.
일정량의 기생 커패시턴스는 커패시터 STRAY로서 표시되는 바와 같이 본래부터 검출기 커패시터의 평판에 연결될 것이다. 검출기 커패시턴스의 최소값은 기생 또는 부유 커패시턴스와 게이트-소스 커패시턴스 Cgs의 병렬 결합과 같을 것이다. 즉, 핑거 커패시터는 무의미하다.
50 미크론×50 미크론의 센서 피치를 갖는 어레이(대략 35×35 um 커패시터 평판)를 가정하면, 최대 핑거 커패시턴스는 약 40 fF로 계산되며, 총 부유 커패시턴스는 약 6.8 fF이다. 4 um의 채널 폭을 갖는 스위칭 트랜지스터에 대하여, 게이트-소스 커패시턴스는 대략 2 fF이다. 이들 커패시턴스 값에 대하여, 핑거 커패시턴스가 없는 경우에, 선택 트랜지스터의 게이트에 인가되는 대략 1/3의 펄스 전압이 커패시터 Cgs에 의해서 어레이 핑거 커패시터 평판에 결합될 것이다. 예를 들어, 15 V의 게이트 펄스를 선택 트랜지스터에 인가하고 어레이 핑거 평판을 +3 V로 프리차징했다고 간주하자. 선택 트랜지스터가 턴오프될 때, 대략 -5 V가 핑거 평판에 결합되어 -2 V의 프리차지 값을 갖게 된다. 보통 그러한 결합은 거의 문제가 되지 않는데, 그 이유는 선택 트랜지스터가 커패시턴스 전하값을 판독하기 위해 양으로 펄싱될 때, 잃은 프리차지 전압이 복원되기 때문이다. 그러나, 결합의 크기가 음이어서 선택 트랜지스터 게이트-소스 전압이 트랜지스터의 임계 또는 턴온 전압보다 크다면, 트랜지스터는 예상대로 턴오프되지 않는다. 그 결과로서, 어레이 핑거 평판이 다소간 충전 또는 방전되어 커패시터 값을 부정확하게 검출할 것이다. 컬럼 전위가 +3 V의 프리차지 전위를 유지한다면, 핑거 평판 커패시터는 선택 트랜지스터의 게이트-소스 전위가 그의 임계 전압보다 작거나 같게 될 때까지 양의 방향으로 충전될 것이다. 이러한 충전 효과의 예가 도 3에 도시된다(전압은 일정한 비율로 확대하여 그려지지 않음).
도 3에서, 간격 T｜1 동안에, 선택 트랜지스터는 펄스 온되고 어레이 핑거 평판 커패시터는 3 V로 프리차지된다. T1 시에, 선택 트랜지스터는 게이트 펄스 전압이 15 V에서 0 V로의 음의 방향으로 전이됨으로써 스위치 오프된다. 그러한 전이의 결과로서, 4.5 V의 음전압이 어레이 평판상에 결합된다. 어레이 평판상의 단자 전압은 3 V - 4.5 V 즉, -1.5 V가 될 것이다. 트랜지스터 게이트 전압이 현재 0 V이므로, 게이트-소스 전압은 +1.5 V이다. 간격 T｜2 동안에, 트랜지스터가 1 V의 임계값을 갖는다고 가정하면, 그 트랜지스터는 순방향 전도를 유지할 것이다. 어레이 평판 커패시턴스는 커패시터 전압이 트랜지스터의 전도가 중단되는 -1 V 지점에 도달할 때까지 양으로 충전될 것이다.
T2 시에, 선택 트랜지스터의 게이트에 양의 펄스가 인가되어 어레이 커패시터상의 전하를 판독한다. 턴온 펄스가 양의 방향으로 전이됨으로써, 어레이 커패시터상에 4.5 V의 양전압이 결합되고, 그 어레이 평판의 전위가 -1 V + 4.5 V, 즉 +3.5 V로 상승할 것이다. 이는 프리차지값보다 0.5 V가 더 크다. 즉, 0.5 V 에러이다. 이는 0.5×Cstray의 검출 전하 에러로 변형되어, 최소 커패시턴스 값을 그 값보다 더 크게 보이게 하여, 시스템의 동적 범위를 축소시키는 경향이 있다.
게이트 펄스가 제거될 때 선택 트랜지스터가 정확히 턴오프된다면, 어레이 커패시터상의 최소 전하는 VpCstray와 같게 될 것이며, 여기서 Vp는 프리차지 전압이다. 어레이 커패시터상에 양의 방향으로 전이된 게이트 펄스가 결합됨으로써, 최소 전하는 실제로 (Vp+ ΔV)Cstray가 되며, 여기서 ΔV는 간격 T｜2 동안에 커패시터의 과도한 충전에 의해 야기된 에러 전압이다.
시스템의 동적 범위는 Qmax/Qmin의 비로서 주어지며, VpCmax/(Vp+ ΔV)Cstray = Cmax/(1 + ΔV/Vp)Cstray에 대응한다. 항 ΔV/Vp가 음이라면 분모는 더 작아져서 유효 동적 범위는 향상될 것임을 본 발명자는 명확히 이해한다. 이는 어레이 커패시터를 양의 프리차지 전압보다는 오히려 음으로 프리차지시키고, 게이트 펄스의 전압 레벨을 적절히 변화시킴으로써 성취될 수 있다. 예컨대, 프리차지 전압의 -3 V로의 변화는 시스템 구동 파라미터를 동일하게 유지하기 위해서 게이트 펄스 전압 레벨을 -6 V에서 +9 V로 변화시켜야 한다. 턴오프 전이는 여전히 -4.5 V를 어레이 커패시터상에 결합하며, 그 결과, 게이트-소스 전압은 +1.5 V가 되어, 트랜지스터가 턴오프되는 것을 방지할 것이다. 커패시터는 게이트-소스 전압이 -7 V에 도달할 때까지, 즉 트랜지스터가 턴오프되는 지점까지 +1.5 V로 충전될 것이다. 그 유효 동적 범위는 현재 Cmax/(1 - ΔV/Vp)Cs이다.
항 (1 - ΔV/Vp)의 값은 기생 파라미터와 인가 전압의 함수이다. 기생 파라미터는 제조 공정에서의 변화로 인해 정확한 측정값으로 전도되지 않을 수도 있다. 이러한 파라미터의 변화를 수용하기 위해서, 전압값들 중 하나를 원하는 (1 - ΔV/Vp)의 값을 생성하기 위해 조절할 수 있다. 프리차지값 Vp는 (1 - ΔV/Vp)의 값을 제어하기 위해 조절될 수 있는 하나의 변수이다. 그러나, 신호 대 잡음비를 고려함에 있어서, 이 파라미터가 축소되는 양은 한정적이다. 신호의 크기는 Qmax가 VpCmax와 같기 때문에 Vp에 직접 비례한다. Cmax는 대략 10 fF이며, 그러므로 Vp는 양호한 신호 대 잡음비 특성을 얻기위해 가능한 한 크게 해야 한다.
조절될 수 있는 다른 변수는 게이트 펄스 진폭이다. 이 값은 다소간의 ΔV를 어레이 커패시터 평판상에 결합함으로써 조절될 수 있다. 이 전압에 대한 유일한 제약 조건은 브레이크다운 제약 조건이다. 셋째로, 어레이 커패시터 평판상의 적절한 결합을 보증하기 위해서, 게이트-소스 중복 커패시터를 제조 공정 동안에 계획적으로 증가시킬 수 있다.
도 4는 하나의 컬럼 버스에 결합된 감지 증폭기를 포함하는 TFT 스캐닝 커패시터 어레이의 일부를 나타낸다. 각각의 컬럼 버스는 분리된 감지 증폭기에 결합되는 것이 바람직하나, 컬럼 버스가 더 적은 수의 감지 증폭기에 멀티플렉싱될 수도 있다.
도 4에서, 컬럼 버스는 스위치 S1에 의해 가변 전압원, 즉 프리차지에 선택적으로 결합되고, 또한 전하 감지 증폭기에 선택적으로 결합된다. 전하 감지 증폭기는 피드백 커패시터 Cintegrate와 접속된 연산 증폭기, 즉 Op-Amp이다. 스위치 S3은 피드백 커패시터와 병렬로 접속되며 주어진 어레이 커패시터상의 전하를 감지하기 전에 커패시터를 리셋한다. Op-Amp는 고이득 소자이기 때문에, 알려진 전하 적분 방식으로 동작할 때, 그것은 실질적으로 0 입력 임피던스를 나타낸다. 따라서, 컬럼 버스에 연결된 어떠한 커패시턴스도 전혀 문제가 되지 않으며, 검출 기능의 감도에 영향을 줄 수 없다.
프리차징 동안에, 스위치 S1은 폐쇄되며 스위치 S2는 개방된다. 프리차징 동안에, 선택 트랜지스터는 한 열로 동시에 턴온되거나 모두 동시에 턴온될 수 있다. 전체 어레이는 프리차지 사이클 동안에 순차적으로 스캐닝될 수 있으며, 그 후 순차적으로 스캐닝된 전체 어레이는 판독될 수 있다. 양자 택일로, 각 열의 커패시터가 프리차징된 후 감지될 수 있다.
신호 판독 동안에, 스위치 S1은 개방되며 스위치 S2는 폐쇄된다. 보통 스위치 S2 및 S3은 양자 택일로 동작한다. 즉, 스위치 S2가 폐쇄될 때 스위치 S3는 개방되고, 스위치 S2가 개방될 때 스위치 S3는 폐쇄된다. 스위치 S3은 각 전하 패킷을 검출하는 시간 사이에 적분 커패시터를 리셋하기 위해 폐쇄된다. 스위치 S3은 스캐닝 TFT가 전도되는 때에, 즉 감지 간격 동안에 개방된다.
스위치 S2는 프리차징 모드나 감지 모드 중의 어느 한 모드에서 각 열을 감지하는 시간 사이에 개방 및 폐쇄되도록 조정될 수 있다. 양자 택일로, 스위치 S2는 전체 어레이의 순차적인 스캐닝 동안에 폐쇄된 상태로 유지될 수 있다.
로우 선택 전극에 결합된 게이트 드라이브는 가변 DC 전압원(42)과 가변 진폭 펄스 발생기(40)의 직렬 접속을 포함한다. 그 장치는 단일 종합 펄스 공급기로서 배열될 수도 있지만, 각 기능을 표시하기 위해서 구별되는 회로 소자로서 도시된다. 그들은 펄스 스윙과 그의 절대 진폭값 양쪽 모두가 범위 제어의 가능 원인임을 표시하기 위해서 이러한 방식으로 도시된다. 예컨대, 시스템 동적 범위가 프리차지 전압 Vp의 변화에 의해 조절될 수 있다면, 펄스 전압 스윙의 변화 없이 게이트 펄스의 DC 레벨을 조절할 필요가 있을 수 있다. 초과 커패시터 전하량은 게이트-소스 전위의 함수이며, 펄스의 최대 음의 값은 게이트-소스 전위 등식의 성분임을 기억하라. 그러므로, Vp의 변화가 초과 커패시터 전하량에 영향을 미칠 수 있음과 같이, 게이트 드라이브 펄스의 최대 음의 DC 값, 즉 오프-전압의 변화 또한 마찬가지이다. 양자 택일로, 동적 범위가 펄스 진폭의 변화에 의해 조절될 수 있다면, 가변 진폭 펄스 발생기보다는 ΔV 값의 조절이 요구된다. 검출 신호의 동적 범위는 게이트 드라이브 펄스 진폭, 게이트 드라이브 펄스의 최대 음의 값 및 프리차지 전압값에 의해 제어될 수 있다.
신호 처리 분야의 당업자는 커패시턴스 센서로부터 생성된 표시 화상의 컨트래스트(contrast)가 전술한 상기와 같은 변수에 의해 조절될 수 있음을 인지할 것이다.
예시적인 커패시턴스 감지 어레이와 같은 매트릭스를 스캐닝하는데 사용되는 스캐닝 트랜지스터의 형태와 관계없이, 각 어레이 커패시터 평판에 연결된 부유 커패시턴스가 존재할 것이다. 초과 커패시터 충전없이 턴오프되는 스캐닝 트랜지스터에 대하여, 본 발명에 의해 알게 된 바와 같이, 그러한 초과 충전에 의해 부유 커패시턴스상에 축적된 전하를 삭제하는 것은 사실상 이로울 수 있다. 이는 스캐닝 펄스가 보통 요구하는 진폭을 초과하거나, 트랜지스터 중복 커패시턴스, 예컨대 Cgs를 계획적으로 더 크게 설계하여, 부유 커패시턴스상에 남아 있는 전하를 삭제하기 위해서 적절히 시스템을 바이어스함으로써 쉽게 해결될 수 있다.
다음의 청구 범위에서, 변환점이 언급될 때의 "극성(polarity)"은 변환점이 상대적으로 음(양)의 값으로부터 상대적으로 양(음)의 값으로 스윙한다면 양(음)이다.

Claims (7)

  1. 각 커패시터에 접속되는 TFT 소자의 관련 매트릭스를 갖고 프리차지 전압으로 순차적으로 프리차징되는 커패시터 매트릭스를 스캐닝하는 방법에 있어서,
    상기 커패시터가 프리차징된 후에 상기 TFT 소자의 전도를 중지시키도록 조절하기 위한 극성의 턴오프 변환점을 갖는 스캐닝 펄스를 상기 TFT 소자에 제공하여 상기 TFT 소자가 컬럼 버스와 상기 커패시터 사이에서 전도되도록 조절하는 단계와,
    상기 컬럼 버스에 결합되고 상기 변환점과 동일한 극성을 갖는 DC 프리차지 전압원을 제공하는 단계를 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 방법.
  2. 제1항에 있어서, 상기 어레이는 커패시턴스 센서 어레이로서 각 매트릭스 커패시터상의 전하를 감지하고,
    상기 감지된 전하의 동적 범위를 조절하기 위해서 상기 스캐닝 펄스의 진폭을 가변적으로 조절하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 방법.
  3. 제1항에 있어서, 상기 어레이는 커패시턴스 센서 어레이로서 각 매트릭스 커패시터상의 전하를 감지하고,
    상기 감지된 전하의 동적 범위를 조절하기 위해서 상기 프리차지 전압의 DC 값을 가변적으로 조절하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 방법.
  4. 제3항에 있어서, 상기 어레이는 커패시턴스 센서로서 각 매트릭스 커패시터상의 전하를 감지하고,
    상기 감지된 전하의 동적 범위를 조절하기 위해서 상기 스캐닝 펄스의 DC 진폭을 가변적으로 조절하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 방법.
  5. 제1항에 있어서, 상기 어레이는 커패시턴스 센서 어레이로서 각 매트릭스 커패시터상의 전하를 감지하고,
    상기 스캐닝 펄스의 DC 레벨과 상기 스캐닝 펄스의 진폭 중 하나를 조절하는 것에 의해서 감지된 커패시터 값을 나타내는 화상 신호의 채도(saturation)를 조절하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 방법.
  6. 가변 커패시턴스 매트릭스와,
    컬럼 버스와 상기 각 커패시턴스 사이에 접속된 각 TFT 전도 경로를 갖는 스캐닝 TFT 매트릭스와,
    상기 TFT가 전도되지 않게 조절하기 위한 극성의 변환점을 갖는 스캐닝 펄스를 상기 각 TFT에 인가하여 상기 TFT의 전도 상태를 조절하는 타이밍 및 펄스 발생기와,
    상기 변환점과 동일한 극성을 갖는 프리차지 전압원과,
    전하 센서와,
    상기 프리차지 전압원 또는 상기 전하 센서를 상기 컬럼 버스에 택일적으로 접속하는 스위치를 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 장치.
  7. 제6항에 있어서, 상기 스캐닝 펄스의 DC 값과 진폭 값 중 하나를 조절하는 가변 제어 회로를 더 포함하는 것을 특징으로 하는 커패시터 매트릭스 스캐닝 장치.
KR1020000047443A 1999-08-18 2000-08-17 용량성 박막 트랜지스터 어레이의 작동 방법 KR100767648B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37692599A 1999-08-18 1999-08-18
US9/376,925 1999-08-18
US09/376,925 1999-08-18

Publications (2)

Publication Number Publication Date
KR20010050098A true KR20010050098A (ko) 2001-06-15
KR100767648B1 KR100767648B1 (ko) 2007-10-17

Family

ID=23487062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047443A KR100767648B1 (ko) 1999-08-18 2000-08-17 용량성 박막 트랜지스터 어레이의 작동 방법

Country Status (4)

Country Link
JP (1) JP4531219B2 (ko)
KR (1) KR100767648B1 (ko)
CN (1) CN1182484C (ko)
TW (1) TW501069B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473383B1 (ko) * 2002-07-19 2005-03-10 매그나칩 반도체 유한회사 정전용량식 지문감지센서의 단위화소 및 그를 이용한지문감지장치
KR100658997B1 (ko) * 2003-07-28 2006-12-21 세이코 엡슨 가부시키가이샤 입력 장치, 전자 기기 및 입력 장치의 구동방법
KR100943271B1 (ko) * 2003-05-06 2010-02-23 삼성전자주식회사 지문 인식신호 처리장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104408441A (zh) * 2014-12-10 2015-03-11 杨鹏飞 基于tft薄膜晶体管的指纹识别传感器及其测量方法
CN105989350B (zh) * 2015-03-05 2019-11-22 上海箩箕技术有限公司 像素单元、结构、结构阵列、读出电路及控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175446A (en) * 1991-02-14 1992-12-29 Thomson, S.A. Demultiplexer including a three-state gate
US5225959A (en) * 1991-10-15 1993-07-06 Xerox Corporation Capacitive tactile sensor array and method for sensing pressure with the array
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
GB9608747D0 (en) * 1996-04-26 1996-07-03 Philips Electronics Nv Fingerprint sensing devices and systems incorporating such
US5973658A (en) * 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
GB9708559D0 (en) * 1997-04-29 1997-06-18 Philips Electronics Nv Fingerprint sensing devices and systems incorporating such

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473383B1 (ko) * 2002-07-19 2005-03-10 매그나칩 반도체 유한회사 정전용량식 지문감지센서의 단위화소 및 그를 이용한지문감지장치
KR100943271B1 (ko) * 2003-05-06 2010-02-23 삼성전자주식회사 지문 인식신호 처리장치
KR100658997B1 (ko) * 2003-07-28 2006-12-21 세이코 엡슨 가부시키가이샤 입력 장치, 전자 기기 및 입력 장치의 구동방법

Also Published As

Publication number Publication date
KR100767648B1 (ko) 2007-10-17
CN1285568A (zh) 2001-02-28
TW501069B (en) 2002-09-01
JP4531219B2 (ja) 2010-08-25
CN1182484C (zh) 2004-12-29
JP2001076130A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
EP0491436B1 (en) Matrix display device with write-in facility
CN100567903C (zh) 传感设备和检测电路
US8310887B2 (en) Semiconductor device having single-ended sensing amplifier
EP0899714A2 (en) Column driver for an active matrix liquid crystal display
JPH08263028A (ja) シフトレジスタ
KR20060045973A (ko) 광센서, 광센서의 판독 방법, 매트릭스형 광센서 회로, 및전자 기기
US7262985B2 (en) Memory
JPS62164300A (ja) 電気的に消去可能なプログラム可能な半導体メモリ・セル
JP3289126B2 (ja) ビデオ表示装置
EP0329141B1 (en) Sense circuit incorporated in semiconductor memory device
KR100400527B1 (ko) 리프레시 논리 회로를 갖춘 반도체 메모리 장치 및 반도체메모리 장치의 메모리 내용을 리프레시하기 위한 방법
KR100767648B1 (ko) 용량성 박막 트랜지스터 어레이의 작동 방법
US7696463B2 (en) Photosensor circuit presenting linear and logarithimic output characteristics and image sensor using the same
US20100060560A1 (en) Large area electronic sheet and pixel circuits with disordered semiconductors for sensor actuator interface
US7474570B2 (en) Semiconductor device
US6272037B1 (en) Ferroelectric memory device and method for generating reference level signal therefor
US20030128571A1 (en) Negative voltage generating circuit
US20090115760A1 (en) Field-Through Compensation Circuit and Display Device
EP0647894A2 (en) A circuit for providing a sink for majority charge carriers
US20020015324A1 (en) Method for supplying reference potential to sense amplifier circuit in semiconductor integrated circuit, semiconductor integrated circuit, semiconductor device equipped with many of the semiconductor integrated circuits, and electronic apparatus using the simconductor device
US11227137B2 (en) Sensor pixel and fingerprint sensing sensor including the same
JP2002202761A (ja) 液晶表示装置
WO2022011790A1 (zh) 一种传感器微弱信号读取电路
US20240232599A9 (en) Neural network circuit with delay line
US5051957A (en) Sense amplifier circuit for large-capacity semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 12