JP2001068575A - 半導体装置用のシールリングとそれを用いた半導体装置の製造方法 - Google Patents

半導体装置用のシールリングとそれを用いた半導体装置の製造方法

Info

Publication number
JP2001068575A
JP2001068575A JP24075499A JP24075499A JP2001068575A JP 2001068575 A JP2001068575 A JP 2001068575A JP 24075499 A JP24075499 A JP 24075499A JP 24075499 A JP24075499 A JP 24075499A JP 2001068575 A JP2001068575 A JP 2001068575A
Authority
JP
Japan
Prior art keywords
seal ring
plating
main body
seal
ring main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24075499A
Other languages
English (en)
Other versions
JP4144826B2 (ja
Inventor
Hiroaki Miyazawa
弘明 宮澤
Keisabi Maruyama
圭佐美 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP24075499A priority Critical patent/JP4144826B2/ja
Priority to KR20000049915A priority patent/KR100659534B1/ko
Publication of JP2001068575A publication Critical patent/JP2001068575A/ja
Application granted granted Critical
Publication of JP4144826B2 publication Critical patent/JP4144826B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 シールリング本体を半導体パッケージのシー
ル層に的確にろう付けできるシールリングを得る。 【解決手段】 鉄―ニッケル―コバルト合金からなるシ
ールリング本体10の下地表面に、Cuめっき12とA
gめっき14とを、そのAgめっき14とCuめっき1
2のそれぞれの厚さが7μm以下となるように薄く順に
施す。そして、シールリングを加熱して、シールリング
本体10に施されたAgめっき14とCuめっき12と
を溶融させた際に、そのAgめっき14とCuめっき1
2とに不溶融箇所が発生するのを防ぐ。そして、そのA
gめっき14とCuめっき12とを溶融させてなる銀ろ
うを用いて、シールリング本体10を半導体パッケージ
のシール層にリークパスが発生しないように的確に気密
にろう付けできるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを収
容したセラミックからなる半導体パッケージのキャビテ
ィ上面を覆うキャップを、キャビティの開口端周縁部の
シール層に的確に気密にろう付け可能とするための半導
体装置用シールリングと、該シールリングを用いて形成
する半導体装置の製造方法とに関する。
【0002】
【従来の技術】上記のシールリングには、図7に示した
ような構造のものが、一般に用いられている。このシー
ルリングは、鉄―ニッケル―コバルト合金(コバール)
又は鉄―ニッケル合金(42アロイ)からなるシールリ
ング本体10の下地表面に、Niストライクめっき(図
示せず)が施され、そのNiストライクめっきが施され
たシールリング本体10に、Cuめっき12とAgめっ
き14とが順に施されて形成されている。Niストライ
クめっきは、コバール又は42アロイからなるシールリ
ング本体10のめっきに対しての濡れ性を向上させるた
めに施される。このNiストライクめっきが施されたシ
ールリング本体10には、Cuめっき12をふくれなく
確実に密着させて施すことができる。
【0003】このシールリングにおいては、該シールリ
ングを加熱炉に入れて加熱した際に、シールリング本体
10に施されたCuめっき12とAgめっき14とを溶
融させて、銀ろう16を形成できる。そして、その銀ろ
う16を用いて、図6に示したように、シールリング本
体10を、セラミックからなる半導体パッケージ40の
キャビティ44の開口端周縁部に形成されたシール層5
0にろう付けできる。
【0004】なお、従来より、シールリング本体10と
半導体パッケージのシール層50との間に、板状の銀ろ
うを介在させたり、シールリング本体10下面又は半導
体パッケージのシール層50上面に銀ろうペーストを塗
布したりして、それらの板状の銀ろう又は銀ろうペース
トを用いて、シールリング本体10を半導体パッケージ
のシール層50にろう付けすることも行われている。
【0005】しかしながら、そうした場合には、前記の
ようにしてシールリング本体10にCuめっき12とA
gめっき14とを施すことによりシールリング本体10
ろう付け用の銀ろう16を得る場合に比べて、その板状
の銀ろうを形成する作業や、その板状の銀ろうをシール
リング本体10とシール層50との間に介在させる作業
や、そのシールリング本体10下面に銀ろうペーストを
塗布する作業や、そのシール層50上面に銀ろうペース
トを塗布する作業に多大な手数と時間を要した。
【0006】そのため、近時は、手数の掛からない前記
のようなシールリング本体10にCuめっき12とAg
めっき14とを順に施して、シールリング本体10ろう
付け用の銀ろう16を得る方法が多く用いられている。
このシールリング本体10にシールリング本体10ろう
付け用の銀ろう16を得るためのCuめっき12とAg
めっき14とを順に施す方法は、近時の超小型の半導体
装置形成用のシールリングにおいて、特に有効であり、
多用されている。
【0007】
【発明が解決しようとする課題】しかしながら、シール
リング本体10にシールリング本体10ろう付け用の銀
ろう16を得るためのCuめっき12とAgめっき14
とを順に施す前記の方法においては、シールリングを加
熱炉に入れて加熱し、シールリング本体10に施された
Cuめっき12とAgめっき14とを溶融させて、銀ろ
う16を形成した際に、その銀ろう16が、シールリン
グ本体10下面とシール層50上面との間に的確に侵入
したり、シールリング本体10の側面とシール層50と
に亙ってメニスカスを描くようにして付着したりせず
に、図8に示したように、その銀ろう16の多くが、キ
ャップ60を抵抗溶接するシールリング本体10上面に
乗り上げた状態に付着してしまった。そして、シールリ
ング本体10とシールリング本体10がろう付けされた
シール層50との間に、リークパス(微細な空気流通
路)が形成されてしまった。そして、シールリング本体
10内側の半導体パッケージのキャビティ44の気密性
が損なわれてしまった。
【0008】それと共に、図6に示したように、コバー
ル又は42アロイからなるキャップ60をシールリング
本体10上面にシームウエルド法により抵抗溶接した際
に、シールリング本体10上面に乗り上げた状態に付着
した多量の銀ろう16の影響を受けて、キャップ60と
シールリング本体10との間にスパークが充分に発生せ
ずに、キャップ60をシールリング本体10上面に的確
に気密に接合できなかった。ここで、上記のように、キ
ャップ60をシールリング本体10上面に的確に抵抗溶
接できない理由は、シールリング10上面を抵抗値の低
い銀ろう16が覆ってしまっているからである。
【0009】また、シールリング本体10を、半導体パ
ッケージのシール層50に確実に気密にろう付けするた
めには、所定量以上の銀ろう16が必要となる。そのた
めに、シールリング本体10が大型のもの等であって、
シールリング本体10ろう付け用の多量の銀ろう16を
必要とするシールリングにあっては、そのシールリング
本体10に順に施すCuめっき12とAgめっき14と
のうちの、熱伝導率の悪いAgめっき14等の層厚を、
例えば、11μm以上等に厚く形成しなければならなか
った。その結果、そのCuめっき12とAgめっき14
とが順に施されたシールリング本体10を加熱炉に入れ
て加熱した際に、そのシールリング本体10に厚く施さ
れたAgめっき14等が均一に溶融せずに、Agめっき
16等の一部に不溶融箇所が発生してしまった。そし
て、そのシールリング本体10に施されたCuめっき1
2とAgめっきと14とを溶融させてなる銀ろう16を
用いて、シールリング本体10を半導体パッケージのシ
ール層50にろう付けした際に、その銀ろう16に、穴
あき箇所や銀ろう16の付着不足箇所が生じてしまっ
た。そして、シールリング本体10の側面とシール層5
0とに亙って銀ろう16を的確にメニスカスを描くよう
に充分に付着させて、シールリング本体10をシール層
50に的確に気密にろう付けできなかった。
【0010】本発明は、このような課題を解消可能な、
半導体装置用のシールリング(以下、シールリングとい
う)と、該シールリングを用いた半導体装置の製造方法
(以下、半導体装置の製造方法という)とを提供するこ
とを目的としている。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第1のシールリングは、鉄―ニッケル―
コバルト合金又は鉄―ニッケル合金からなるシールリン
グ本体の下地表面に、CuめっきとAgめっきとが順に
施されて、そのAgめっき及びCuめっきのそれぞれの
厚さが7μm以下に形成されてなることを特徴としてい
る。
【0012】また、本発明の発明の第2のシールリング
は、鉄―ニッケル―コバルト合金又は鉄―ニッケル合金
からなるシールリング本体の下地表面に、Agめっきと
Cuめっきとが交互に3層以上に順に施されて、その最
内側と最外側とには、Agめっきが施されると共に、そ
のAgめっき及びCuめっきのそれぞれの厚さが7μm
以下に形成されてなることを特徴としている。
【0013】また、本発明の第1又は第2のシールリン
グを用いた本発明の半導体装置の製造方法は、次の工程
を含むことを特徴としている。 a.本発明の第1又は第2のシールリングを、半導体パ
ッケージのキャビティの開口端周縁部に形成されたメタ
ライズからなるシール層であって、その表面にNiめっ
きが施されたシール層上に載置する工程。 b.前記シールリングを載置した半導体パッケージを、
還元性雰囲気中で加熱し、前記シールリングのシールリ
ング本体に施されたAgめっき及びCuめっきを溶融さ
せて、前記シールリング本体を前記半導体パッケージの
シール層に気密にろう付けする工程。 c.半導体チップを、シールリング本体がろう付けされ
た半導体パッケージのキャビティに収容して、その半導
体チップの電極と、半導体パッケージの接続線路とを電
気的に接続する工程。 d.前記半導体チップを収容したキャビティ上面を、鉄
―ニッケル―コバルト合金又は鉄―ニッケル合金からな
るキャップにより覆って、そのキャップを、前記シール
リング本体にシームウエルド法により気密に抵抗溶接す
る工程。
【0014】この第1又は第2のシールリングを用いた
半導体装置の製造方法においては、シールリング本体に
施された銀ろう形成用のAgめっきとCuめっきとが、
7μm以下の層厚に薄く形成されている。そのため、そ
のb工程において、シールリングを還元性雰囲気中で加
熱して、シールリング本体に施されたAgめっきとCu
めっきとを溶融させた際に、その7μm以下に薄く形成
されたAgめっきとCuめっきとに溶融状態の不均一な
箇所が発生するのを防ぐことができる。そして、そのA
gめっきとCuめっきとを、不溶融箇所を発生させず
に、均一に溶融させることができる。そして、そのAg
めっきとCuめっきとを溶融させてなる銀ろうを用い
て、シールリング本体を半導体パッケージのシール層に
ろう付けした際に、その銀ろうに穴あき箇所や銀ろうの
付着不足箇所が発生するのを、防ぐことができる。そし
て、シールリング本体の側面とシール層とに亙って、銀
ろうをメニスカスを描くように的確かつ充分に付着させ
ることができる。そして、シールリング本体とそれがろ
う付けされたシール層との間に、リークパス(微細な空
気流通路)が発生するのを防ぐことができる。
【0015】また、シールリング本体の下地表面には、
シールリング本体の銀ろうに対しての濡れ性を良くする
ための、Niストライクめっきが施されていない。その
ため、シールリング本体上面の銀ろうに対しての濡れ性
が低下して、そのb工程において、シールリング本体に
施されたAgめっきとCuめっきとを溶融させて銀ろう
を形成した際に、その銀ろうの多くが、シールリング本
体上面に這い上がって、シールリング本体上面に付着す
るのを、防ぐことができる。その結果、そのd工程にお
いて、その銀ろうが付着していないシールリング本体上
面又は銀ろうの付着量の少ないシールリング本体上面
に、キャップをシームウエルド法により的確に抵抗溶接
できる。
【0016】また、第2のシールリングを用いた半導体
装置の製造方法にあっては、そのシールリング本体の最
内側の下地表面に、鉄―ニッケル―コバルト合金又は鉄
―ニッケル合金からなるシールリング本体との密着性の
良いAgめっきが施されている。そのため、シールリン
グ本体の下地表面にAgめっきとCuめっきとを順に施
した際に、そのAgめっきやCuめっきにふくれを発生
させずに、そのAgめっきとCuめっきとをシールリン
グ本体に密着性良く付着させることができる。また、シ
ールリング本体の最外側には、Niめっき等との密着性
の良いAgめっきが施されている。そのため、シールリ
ング本体に外装用のNiめっき等を施した際に、シール
リング本体の最外側に残存するAgめっきを介して、そ
の外装用のNiめっき等を、シールリング本体に、ふく
れを発生させずに、密着性良く付着させることができ
る。
【0017】
【発明の実施の形態】図1は本発明の第1のシールリン
グの好適な実施の形態を示し、図1はその一部拡大正面
断面図である。以下に、この第1のシールリングを説明
する。
【0018】図のシールリングでは、シールリング本体
10が、コバール又は42アロイから形成されている。
シールリング本体10は、方形枠体状をしている。シー
ルリング本体10には、Niストライクめっきが施され
ずに、そのコバール又は42アロイからなるシールリン
グ本体10の下地表面に、Cuめっき12と、Agめっ
き14とが、順に施されている。
【0019】Agめっき14及びCuめっき12は、7
μm以下の層厚に薄く形成されている。具体的には、比
重が8.96のCuめっき12が、3μmの層厚に形成
されていると共に、比重が10.49のAgめっき14
が、6μmの層厚に形成されている。そして、そのシー
ルリング本体10に施されたCuめっき12とAgめっ
き14とを溶融させて銀ろう16を形成した際に、その
銀ろう16が、Cuを28重量%含み、Agを72重量
%含む、低融点の共晶銀ろうに形成されるようにしてい
る。ここで、Agめっき14及びCuめっき12を7μ
m以下の層厚に薄く形成している理由は、本発明者らが
実験結果から得られたデータに基づくものであって、A
gめっき14及びCuめっき12を7μm以下の層厚に
薄く形成することにより、そのAgめっき14及びCu
めっき12が施されたシールリング本体10を加熱炉に
入れて加熱した際に、その薄く形成されたAgめっき1
4及びCuめっき12を不溶融箇所が発生しないように
均一に溶融できるからである。
【0020】この第1のシールリングにおいては、Ag
めっき14及びCuめっき12を7μmの層厚に形成す
る必要がある都合上、そのAgめっき14及びCuめっ
き12を溶融させて形成する銀ろう16の量が少量に限
定されてしまう。そのため、この第1のシールリング
は、シールリング本体10ろう付け用の銀ろう16の量
が少なくて済む小型のシールリングに好適なものといえ
る。
【0021】図1に示した第1のシールリングは、以上
のように構成されている。
【0022】図2は本発明の第2のシールリングの好適
な実施の形態を示し、図2はその一部拡大正面断面図で
ある。以下に、この第2のシールリングを説明する。
【0023】図の第2のシールリングでは、第1のシー
ルリングと同様にして、シールリング本体10が、コバ
ール又は42アロイから形成されている。シールリング
本体10は、方形枠体状をしている。シールリング本体
10には、Niストライクめっきが施されずに、そのコ
バール又は42アロイからなるシールリング本体10の
下地表面に、Agめっき14と、Cuめっき12とが、
交互に3層以上(図では、3層)に順に施されている。
シールリング本体10に交互に3層以上に施されたAg
めっき14とCuめっき12のうちの、最内側と最外側
とには、Agめっき14が施されている。
【0024】Agめっき14及びCuめっき12は、7
μm以下の層厚に薄く形成されている。具体的には、図
のAgめっき14とCuめっき12とが交互に3層に順
に施されてなる第2のシールリングでは、その最内側と
最外側とに施された比重が8.96のAgめっき14
が、それぞれ5.5μmの層厚に形成されていると共
に、その中間に施された比重が10.49のCuめっき
12が、6μmの層厚に形成されている。そして、その
シールリング本体10に施されたCuめっき12とAg
めっき14とを溶融させて銀ろう16を形成した際に、
その銀ろう16が、Cuを28重量%含み、Agを72
重量%含む、低融点の共晶銀ろうに形成されるようにし
ている。ここで、Agめっき14及びCuめっき12を
7μm以下の層厚に薄く形成している理由は、図1に示
した第1のシールリングの説明で述べた理由と同じであ
る。
【0025】図2に示した第2のシールリングは、以上
のように構成されている。
【0026】次に、この第1又は第2のシールリングを
用いた半導体装置の製造方法であって、本発明の半導体
装置の製造方法の好適な実施の形態を、図面に従い説明
する。
【0027】図3に示したように、第1又は第2のシー
ルリング100を、セラミックからなる半導体パッケー
ジ40のキャビティ44の開口端周縁部に形成されたメ
タライズからなる幅広い方形リング状をしたシール層5
0であって、その表面にNiめっきが施されたシール層
50上に載置している。半導体パッケージ40には、例
えば、図3に示したような、外部リードが周囲に延出さ
れていないセラミックリードレスチップキャリアと呼ば
れるパッケージを用いている。そして、本発明の半導体
装置の製造方法のa工程を行っている。
【0028】次いで、図4に示したように、シールリン
グ100を載置した半導体パッケージ40を、N、H
を充満させた還元性雰囲気に保持された加熱炉(図示
せず)に入れて、約820℃に加熱している。そして、
シールリング100のシールリング本体10に施された
Agめっき14及びCuめっき12を溶融させてなる銀
ろう16を形成している。そして、その銀ろう16を用
いて、シールリング本体10を半導体パッケージのシー
ル層50に気密にろう付けしている。そして、本発明の
半導体装置の製造方法のb工程を行っている。
【0029】次いで、図5に示したように、シールリン
グ本体10がろう付けされた半導体パッケージのキャビ
ティ44に半導体チップ42を収容している。そして、
その半導体チップ42の電極と、半導体パッケージ40
の周囲側面に形成された外部接続端子47に連なるキャ
ビティ44周囲に露出した接続線路46の内端とを、ワ
イヤ48等を介して電気的に接続している。そして、本
発明の半導体装置の製造方法のc工程を行っている。
【0030】その後、同じ図5に示したように、半導体
チップ42を収容したキャビティ44の上面を、鉄―ニ
ッケル―コバルト合金(コバール)又は鉄―ニッケル合
金(42アロイ)からなるキャップ60により覆ってい
る。そして、そのキャップ60を、シールリング本体1
0に、ローラ電極を用いたシームウエルド法により、気
密に抵抗溶接している。そして、本発明の半導体装置の
製造方法のd工程を行っている。
【0031】本発明の半導体装置の製造方法は、以上の
工程からなり、この半導体装置の製造方法によれば、半
導体チップ42の周囲を、半導体パッケージのキャビテ
ィ44とシール層50とシールリング本体10とキャッ
プ60とにより気密に覆うことができる。そして、半導
体チップ42を、半導体パッケージのキャビティ44に
気密に封止してなる半導体装置を製造できる。
【0032】この第1又は第2のシールリングを用いた
半導体装置の製造方法においては、そのb工程におい
て、シールリング100を加熱炉に入れて加熱し、シー
ルリング本体10に施されたAgめっき14とCuめっ
き12とを溶融した際に、その7μm以下に薄く形成さ
れたAgめっき14とCuめっき12とに溶融状態の不
均一な箇所が発生するのを防ぐことができる。そして、
そのAgめっき14とCuめっき12とを、不溶融箇所
を発生させずに、均一に溶融させることができる。そし
て、そのAgめっき14とCuめっき12とを溶融させ
てなる銀ろう16を用いて、シールリング本体10を半
導体パッケージのシール層50にろう付けした際に、銀
ろう16に穴あき箇所や銀ろう16の付着不足箇所が発
生するのを、防ぐことができる。そして、シールリング
本体10の側面とシール層50とに亙って、銀ろう16
をメニスカスを描くようにして的確かつ充分に付着させ
ることができる。
【0033】また、シールリング本体10の下地表面に
は、Niストライクめっきが施されていないため、その
b工程において、シールリング本体10に施されたAg
めっき14とCuめっき12とを溶融させて銀ろう16
を形成した際に、その銀ろう16の多くが、シールリン
グ本体10上面に這い上がって、シールリング本体10
上面に付着するのを、防ぐことができる。その結果、そ
のd工程において、その銀ろう16が付着していないシ
ールリング本体10上面又は銀ろう16の付着量の少な
いシールリング本体10上面に、キャップ60をシーム
ウエルド法により的確に抵抗溶接できる。
【0034】また、第2のシールリングを用いた半導体
装置の製造方法にあっては、そのシールリング本体10
の最内側の下地表面に、鉄―ニッケル―コバルト合金又
は鉄―ニッケル合金からなるシールリング本体10との
密着性の良いAgめっきが施されているため、シールリ
ング本体10にAgめっき14とCuめっき12とを順
に施した際に、そのAgめっき14やCuめっき12に
ふくれが発生するのを、防ぐことができる。そして、そ
のAgめっき14とCuめっき12とをシールリング本
体10に密着性良く付着させることができる。また、シ
ールリング本体10の最外側には、Niめっき等との密
着性の良いAgめっきが施されているため、半導体チッ
プ42を収容する前の、図4に示した状態の、半導体パ
ッケージ40のシールリング本体10に外装用のNiめ
っき等を施した際に、シールリング本体10の最外側に
残存するAgめっき14を介して、その外装用のNiめ
っき等を、シールリング本体10に、ふくれを発生させ
ずに、密着性良く付着させることができる。
【0035】
【発明の効果】以上説明したように、本発明の第1又は
第2のシールリングを用いた、本発明の半導体装置の製
造方法によれば、シールリング本体に施されたAgめっ
きとCuめっきとを不溶融箇所が発生しないように均一
に溶融させることができる。そして、そのAgめっきと
Cuめっきとを均一に溶融させてなる銀ろうを用いて、
シールリング本体を半導体パッケージのシール層にろう
付けした際に、シールリング本体とシール層とに亙っ
て、銀ろうを、穴あき箇所や付着不足箇所を発生させず
に、メニスカスを描くようにして充分に付着させること
ができる。そして、シールリング本体とシール層との間
にリークパスが発生するのを防いで、シールリング本体
をシール層に的確に気密にろう付けできる。
【0036】また、シールリング本体に施されたAgめ
っきとCuめっきとを溶融させて銀ろうを形成した際
に、その銀ろうの多くが、シールリング本体上面に這い
上がって、シールリング本体上面に付着するのを、防ぐ
ことができる。そして、キャップをシールリング本体上
面にシームウエルド法により抵抗溶接した際に、上記の
シールリング本体上面に付着した銀ろうの影響を受け
て、キャップをシールリング本体上面にシームウエルド
法により的確に抵抗溶接できなくなるのを、防ぐことが
できる。
【図面の簡単な説明】
【図1】本発明の第1のシールリングの一部省略断面図
である。
【図2】本発明の第2のシールリングの一部省略断面図
である。
【図3】本発明の半導体装置の製造方法の工程説明図で
ある。
【図4】本発明の半導体装置の製造方法の工程説明図で
ある。
【図5】本発明の半導体装置の製造方法の工程説明図で
ある。
【図6】半導体装置の構造説明図である。
【図7】従来のシールリングの一部省略断面図である。
【図8】従来の半導体装置の製造方法の工程説明図であ
る。
【符号の説明】
10 シールリング本体 12 Cuめっき 14 Agめっき 16 銀ろう 40 半導体パッケージ 42 半導体チップ 44 キャビティ 46 半導体パッケージの接続線路 50 シール層 60 キャップ 100 第1又は第2のシールリング

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 鉄―ニッケル―コバルト合金又は鉄―ニ
    ッケル合金からなるシールリング本体の下地表面に、C
    uめっきとAgめっきとが順に施されて、そのAgめっ
    き及びCuめっきのそれぞれの厚さが7μm以下に形成
    されてなることを特徴とする半導体装置用のシールリン
    グ。
  2. 【請求項2】 鉄―ニッケル―コバルト合金又は鉄―ニ
    ッケル合金からなるシールリング本体の下地表面に、A
    gめっきとCuめっきとが交互に3層以上に順に施され
    て、その最内側と最外側とには、Agめっきが施される
    と共に、そのAgめっき及びCuめっきのそれぞれの厚
    さが7μm以下に形成されてなることを特徴とする半導
    体装置用のシールリング。
  3. 【請求項3】 次の工程を含むことを特徴とする半導体
    装置の製造方法。 a.請求項1又は2記載のシールリングを、半導体パッ
    ケージのキャビティの開口端周縁部に形成されたメタラ
    イズからなるシール層であって、その表面にNiめっき
    が施されたシール層上に載置する工程。 b.前記シールリングを載置した半導体パッケージを、
    還元性雰囲気中で加熱し、前記シールリングのシールリ
    ング本体に施されたAgめっき及びCuめっきを溶融さ
    せて、前記シールリング本体を前記半導体パッケージの
    シール層に気密にろう付けする工程。 c.半導体チップを、シールリング本体がろう付けされ
    た半導体パッケージのキャビティに収容して、その半導
    体チップの電極と、半導体パッケージの接続線路とを電
    気的に接続する工程。 d.前記半導体チップを収容したキャビティ上面を、鉄
    ―ニッケル―コバルト合金又は鉄―ニッケル合金からな
    るキャップにより覆って、そのキャップを、前記シール
    リング本体にシームウエルド法により気密に抵抗溶接す
    る工程。
JP24075499A 1999-08-27 1999-08-27 半導体装置用のシールリングとそれを用いた半導体装置の製造方法 Expired - Fee Related JP4144826B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24075499A JP4144826B2 (ja) 1999-08-27 1999-08-27 半導体装置用のシールリングとそれを用いた半導体装置の製造方法
KR20000049915A KR100659534B1 (ko) 1999-08-27 2000-08-26 반도체 장치를 밀폐형으로 밀봉하는 밀봉 링과 그것을사용한 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24075499A JP4144826B2 (ja) 1999-08-27 1999-08-27 半導体装置用のシールリングとそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001068575A true JP2001068575A (ja) 2001-03-16
JP4144826B2 JP4144826B2 (ja) 2008-09-03

Family

ID=17064226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24075499A Expired - Fee Related JP4144826B2 (ja) 1999-08-27 1999-08-27 半導体装置用のシールリングとそれを用いた半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP4144826B2 (ja)
KR (1) KR100659534B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP2016006820A (ja) * 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913265B1 (ko) * 2002-07-30 2009-08-21 엘지전자 주식회사 전원 공급 단자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143241A (ja) * 1987-11-30 1989-06-05 Nec Corp 半導体装置用パッケージの製造方法
JPH11126847A (ja) * 1997-10-22 1999-05-11 Kyocera Corp 電子部品収納用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143241A (ja) * 1987-11-30 1989-06-05 Nec Corp 半導体装置用パッケージの製造方法
JPH11126847A (ja) * 1997-10-22 1999-05-11 Kyocera Corp 電子部品収納用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP2016006820A (ja) * 2014-06-20 2016-01-14 大和電機工業株式会社 封止部材、および電子部品用パッケージの製造方法

Also Published As

Publication number Publication date
JP4144826B2 (ja) 2008-09-03
KR20010021439A (ko) 2001-03-15
KR100659534B1 (ko) 2006-12-19

Similar Documents

Publication Publication Date Title
KR100271113B1 (ko) 글래스/금속 패키지 및 그 제조 방법
JP2008235531A (ja) 気密封止用パッケージおよび接続構造
JPH1022773A (ja) 振動子とその製造方法
JP2001068575A (ja) 半導体装置用のシールリングとそれを用いた半導体装置の製造方法
WO2006077974A1 (ja) 封着板およびその製造方法
JP3401781B2 (ja) 電子部品用パッケージおよび電子部品用パッケージの製造方法
JPH11186423A (ja) ハーメチックシールカバーおよびその製造方法
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JP2001110922A (ja) 電子部品用パッケージ
JP3374395B2 (ja) 電子部品用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2002016161A (ja) パッケ−ジ部品とその製造方法、及び該パッケ−ジ部品を用いたパッケ−ジの封止方法。
JP2004055580A (ja) 電子部品パッケージ封止用蓋体
JP2631397B2 (ja) 半導体素子収納用パッケージ
JP2001237333A (ja) 気密型電子部品の製造方法
JP2003133465A (ja) 気密封止パッケージおよびこれを用いたデバイス
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2004134557A (ja) ハーメチックシール用キャップ
JPH02180054A (ja) 半導体用容器
JP3318452B2 (ja) 電子部品収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP2003197797A (ja) 圧電素子の気密封止方法
JPS592355A (ja) 半導体パツケ−ジ用リ−ドフレ−ム及びそれを用いた半導体装置
JPH0216586B2 (ja)
JP2002134646A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees