JP2001068475A - 銅配線 - Google Patents

銅配線

Info

Publication number
JP2001068475A
JP2001068475A JP2000188166A JP2000188166A JP2001068475A JP 2001068475 A JP2001068475 A JP 2001068475A JP 2000188166 A JP2000188166 A JP 2000188166A JP 2000188166 A JP2000188166 A JP 2000188166A JP 2001068475 A JP2001068475 A JP 2001068475A
Authority
JP
Japan
Prior art keywords
wiring
copper
grain
twin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000188166A
Other languages
English (en)
Other versions
JP3741938B2 (ja
Inventor
Hidekazu Okabayashi
秀和 岡林
Akiko Fujii
明子 藤井
Kazuyoshi Ueno
和良 上野
Shuichi Saito
修一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000188166A priority Critical patent/JP3741938B2/ja
Publication of JP2001068475A publication Critical patent/JP2001068475A/ja
Application granted granted Critical
Publication of JP3741938B2 publication Critical patent/JP3741938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 (修正有) 【課題】信頼性の高くかつ製造コストが低い銅及び銅合
金配線を供給する。 【解決手段】銅あるいは銅合金層を含む配線において、
過半数の銅あるいは銅合金結晶粒が双晶を形成する様
に、不活性ガス環境下で熱処理を施す。銅の双晶におい
ては、通常{111}面の1つが整合した双晶境界を形
成し、このように整合した双晶境界ではエレクトロマイ
グレーション速度は小さく、双晶を形成する2つの結晶
粒は、実質的に1つの大きな結晶粒とみなすことができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信頼性が高くかつ
製造しやすい銅あるいは銅合金を用いた配線に関する。
【0002】
【従来の技術】銅または銅に錫等を添加した銅合金は、
アルミニウムあるいはアルミニウム合金より低抵抗であ
りかつマイグレーション(エレクトロマイグレーション
やストレスマイグレーション)に対して高い耐性を有す
るので、高性能でかつ高信頼度のLSI用配線としてア
ルミニウムに換えて集積回路の配線として使用されつつ
ある。
【0003】アルミニウム系配線においては、配線の信
頼性を向上させるため大粒径な膜や<111>配向の強
い膜を作る努力がなされてきた。大粒径でかつ<111
>配向の強い膜を用いるということは、本質的には、原
子のマイグレーション速度の大きい粒界を減らすという
ことである。
【0004】一般に、粒界を形成する隣接結晶粒間の方
位の違い(ミスオリエンテーション)が大きくかつ両結
晶粒間に特定の方位関係がないランダム粒界や方位関係
の弱い粒界(いわゆる対応粒界での対応格子点密度の逆
数として定義されるΣ値の大きい粒界)を通じた原子の
マイグレーション速度は、格子、あるいは、Σ値の低い
対応粒界を通じた場合に比してきわめて大きい。
【0005】したがって、粒界を通じたマイグレーショ
ンが支配的となる電源線用配線等の幅の広い配線(一般
的には、平均粒径より広い配線、あるいは、石垣状粒界
構造配線という表現が用いられるている)において、そ
のような原子のマイグレーション速度の大きな粒界を減
少させることがマイグレーション耐性を高める基本指針
の一つと考えられる。
【0006】配線幅が平均粒径よりも小さくなると、配
線の粒界構造は石垣状粒界部とバンブー粒界部とが混在
した擬バンブー粒界構造となり、さらに微細な配線で
は、石垣状粒界部をほとんど含まないバンブー粒界構造
となる。擬バンブー粒界構造配線でのマイグレーション
耐性は、基本的には石垣状粒界部での粒界を通じたマイ
グレーション速度によって支配される。
【0007】しかし、バンブー粒界配線では配線長方向
につながった粒界は存在しないので、原子の長距離マイ
グレーションは、基本的には配線金属と絶縁膜との界面
や多層に積層された配線金属間の界面を通じたマイグレ
ーションによって支配される。
【0008】また、配線内部から界面への短距離マイグ
レーションではバンブー粒界を経由する成分が大きいと
考えられるので、石垣状配線におけるほどではないが、
この場合にもΣ値の低い対応粒界を増やすこと、すなわ
ち、<111>配向性を高めることがマイグレーション
耐性の向上に有効と考えられる。
【0009】マイグレーション耐性は、上述のマイグレ
ーション速度だけでなく、ボイドの発生しやすさや発生
箇所に依存する。ボイドは、粒界と配線表面(側面や底
面を含む)との交点において発生しやすい。特に、ラン
ダム粒界やΣ値の高い対応粒界が表面と交わる箇所では
ボイドが発生しやすいので、<111>配向性を高めて
そのような粒界を減少させることもマイグレーション耐
性の改善に有効と考えられる。
【0010】銅配線においても、マイグレーション耐性
を高めるために、大粒径膜を用いることや(特開平5−
315327号公報)、大粒径でかつ<111>配向の
強い膜を形成する方法(特開平1−125954号公
報)が報告されている。さらに、<111>配向率が9
0%以上の銅膜を用いるとCu配線の耐酸化性が向上し
(特開平6−275617号公報)、あるいは、マイグ
レーション耐性が向上する(特開昭61−27656号
公報)との報告がある。
【0011】
【発明が解決しようとする課題】しかしながら、銅配線
の場合には、一方向に強い配向を有し、かつ大粒径の膜
を形成することは、アルミニウム配線の場合のように容
易ではなく、そのため特殊な製造工程を導入したり、製
造工程の条件を狭い範囲に限定しなければならないとい
う問題があることを発明者らは見いだした。
【0012】本発明の目的は、従来の技術において求め
られてきたような製造が難しい極めて強く1方向に配向
した膜を用いなくても、信頼性が高くかつ製造が容易な
銅あるいは銅合金を含む配線を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
の本発明によれば、銅あるいは銅合金層を含む配線にお
いて、過半数の銅あるいは銅合金結晶粒が双晶を形成し
ていることを特徴とする銅配線が提供される。
【0014】
【発明の実施の形態】銅の双晶においては、通常{11
1}面の1つが整合した双晶境界を形成する(ここで
は、整合した双晶境界をも結晶粒界とみなして、結晶粒
を定義する)。このような整合した双晶境界を通じた原
子のエレクトロマイグレーション速度は、本質的に結晶
格子を通じた場合と同程度に小さく、従って、信頼性の
観点からは、この双晶境界は実質的に存在を無視するこ
とができ、双晶を形成する2つの結晶粒は、実質的に1
つの大きな結晶粒とみなすことができる。
【0015】すなわち、実効的に大粒径化が実現され
る。結晶粒が大きくなると、配線幅が平均粒径よりも大
きい石垣状粒界構造配線において配線長方向に連なる粒
界数が減少し、マイグレーション速度が低下するので、
より顕著なエレクトロマイグレーション耐性の向上をも
たらす。
【0016】また、配線幅が平均粒径以下の擬バンブー
あるいはバンブー粒界配線においても、近距離のマイグ
レーションが低減するので、石垣状粒界配線におけるほ
どではないがマイグレーション耐性が向上する。
【0017】さらに、双晶の形成は、膜全体の粒界エネ
ルギーの減少をもたらす。すなわち、エネルギーの高い
粒界が消滅し、エネルギーの低い粒界と双晶粒界が形成
される。従って、双晶境界以外の粒界のエネルギーが減
少する。
【0018】粒界エネルギーの低い粒界は、基本的にΣ
値の低い粒界であり、そのような粒界を通じた原子のエ
レクトロマイグレーション速度は、粒界エネルギーの高
い粒界を通じた原子のエレクトロマイグレーション速度
より小さいと考えられる。すなわち、双晶が形成される
ことによって、実質的に大粒径化されランダム粒界が減
少するだけでなく、双晶境界以外の粒界においても粒界
のエレクトロマイグレーション速度の減少が期待され
る。
【0019】また、しばしばボイドの発生点となる粒界
と表面との交点においても、粒界エネルギーが低い場合
にはボイドは発生し難くなり、マイグレーション耐性の
向上が期待される。この効果は、石垣状粒界配線だけで
なく、配線幅が平均粒径よりも小さい擬バンブー粒界あ
るいはバンブー粒界配線においても有効と考えられる。
【0020】さらに、発明者らは、2つの方位(A及び
Bとする)からなる双晶A/Bが、A/B/A・・・の
ように繰り返した構造もしばしば発生することを見いだ
した(図1における結晶粒1と2に相当。この場合に
は、結晶粒1と2の方位は、それぞれ<111>及び<
511>配向であったが、他の方位の組み合わせの場合
も観察された)。このような場合には、実質的に極めて
大きな結晶粒と見なすことができる。また、銅の場合に
は、双晶形成エネルーが低いため、このような2つの方
向に優先配向しかつそれらの大部分が双晶関係にある膜
は、容易に形成することができ、膜の製作が従来のよう
に強い<111>配向膜を形成する場合に比べて著しく
容易になる。
【0021】以下に、本発明の銅あるいは銅合金層を含
む配線の製造方法を説明する。
【0022】先ず、メッキ法、気相堆積(CVD)法、
スパッタ法等により、銅あるいは銅合金膜(銅系膜とも
記載する)を成膜する。得られた銅系膜は、過半数の銅
あるいは銅合金結晶粒が双晶となるよう、熱処理に供さ
れる。
【0023】熱処理は、例えば、以下の手順により行わ
れる。先ず、銅系膜が形成された基板を加熱炉に配置
し、加熱炉内を窒素、ヘリウム、アルゴン等の銅系膜と
反応しないガス(不活性ガス)により充満する。その
後、加熱炉を昇温し、基板温度を80〜120℃の範囲
とする。なお、以降の工程は、全て不活性ガス環境下で
行われる。
【0024】次に、昇温速度を制御しながら、基板温度
を上昇する。昇温速度は、得られる結晶粒の構造に影響
を与えるため、過半数の銅あるいは銅合金結晶粒を双晶
とするために、1℃/分以上が好ましく、5℃/分以上
がより好ましい。また、50℃/分以下が好ましく、3
0℃/分以下がより好ましい。
【0025】基板温度が目標温度に到達後は、基板温度
が目標温度の±5℃の範囲内となるよう温調する。目標
温度は、得られる結晶粒の構造に影響を与えるため、過
半数の銅あるいは銅合金結晶粒を双晶とするために、1
80℃以上が好ましく、200℃以上がより好ましい。
また、500℃以下が好ましく、400℃以下がより好
ましい。また、目標温度での保持時間は、銅系膜の面積
に依存して設定され、通常、5分以上10時間以下とさ
れる。
【0026】目標温度での処理終了後は、降温速度を制
御しながら、基板温度を降温する。降温速度の絶対値
は、得られる結晶粒の構造に影響を与えるため、過半数
の銅あるいは銅合金結晶粒を双晶とするために、1℃/
分以上が好ましく、5℃/分以上がより好ましい。ま
た、50℃/分以下が好ましく、30℃/分以下がより
好ましい。
【0027】以上の様にして得られた銅系膜は、化学機
械研磨法(CMP)、ウエットエッチング法、ドライエ
ッチング法等の配線化加工法により、配線とされる。
【0028】なお、以上では、熱処理後に配線化加工を
行う例を示したが、配線化加工により配線を形成後に熱
処理を行うこともできる。後者の方法を採用する際に
は、熱処理における目標温度の保持時間は、配線幅に依
存してして至適化され、配線幅が広い場合は、保持時間
を長くする。
【0029】以上に説明した様な製造方法によれば、銅
配線の場合には、一方向に強い配向を有し、かつ大粒径
の膜を形成することは、アルミニウムの場合のように容
易ではないにも関わらず、特殊な製造工程を導入した
り、製造工程の条件を狭い範囲に限定する必要はない。
【0030】そして、以上の様な製造方法により、銅系
膜の双晶は、整合した双晶境界を形成する。このような
整合した双晶境界を通じた原子のエレクトロマイグレー
ション速度は、本質的に結晶格子を通じた場合と同程度
に小さく、信頼性の観点からは、この双晶境界は実質的
に存在を無視することができ、双晶を形成する2つの結
晶粒は、実質的に1つの大きな結晶粒とみなすことがで
き、実効的に大粒径化が実現される。結晶粒径の拡大
は、粒界数の減少によるマイグレーション速度を低下さ
せる。また、双晶形成によって粒界エネルギーが減少す
る。粒界エネルギーの減少は、粒界部でのボイド発生確
率を減少させる。これらの効果により、エレクトロマイ
グレーション耐性の向上がもたらされる。
【0031】
【実施例】以下、本発明を実施例により具体的に説明す
る。
【0032】(実施例1)第1の実施例として、バリヤ
膜タンタルとコリメーションスパッタで形成した銅シー
ド層を用いた銅シード層/タンタル/酸化シリコン/シ
リコン基板上に電解メッキされた<511>配向銅膜
(膜1)に対する結果を述べる。
【0033】図1には、銅膜のメッキ後、210℃の目
標温度により窒素ガス中で30分間熱処理を施した膜に
ついて、電子線後方散乱回折(以下では、英語名Ele
ctron back−scatter diffra
ctionの略称であるEBSDという表現も用いる)
法によって測定した結晶粒マップの一部を示した。
【0034】なお、基板温度を100℃まで昇温後は、
10℃/分の昇温速度で210℃とした。また、210
℃で30分保持後は、15℃/分の降温速度で冷却し
た。
【0035】EBSD測定では、個々の結晶粒の方位を
測定することができ、かつ、その測定結果を用いて各結
晶粒間のミスオリエンテーションを算出することができ
る。この技術の詳細に関しては、V.Randle著の
MicrotextureDetermination
and Its Applications(The
Institute of Materials、L
ondon、1992)を参照されたい。
【0036】図1のすべての結晶粒間の双晶関係を調べ
た結果、図1に示した2測定点以上(この測定例では
0.04μm2)の大きさの結晶粒では50個中46個
(92%)の結晶粒が双晶関係にあることがわかった。
【0037】図1では、隣接する結晶粒界が互いに双晶
関係にある粒界を白い線で、双晶関係にない結晶粒間の
粒界を黒い線で示してある。大部分の結晶粒が白い線で
示された双晶境界であることがわかる。
【0038】このような結晶粒マップから、<100
>、<110>、<111>及び<511>方位の結晶
粒の表面積を比較すると、この膜では、<100>配向
粒0%、<110>配向粒2%、<111>配向粒20
%、<511>配向粒56%、その他22%以下(この
中には測定不能領域を含む。)と、<511>配向粒が
支配的であった。
【0039】(実施例2)第2の実施例として、ロング
スロースパッタシード上にメッキした<111>配向膜
(膜2)に関する結果を述べる。この結果は、常温で2
000時間放置後に測定したものであるが、この試料に
おいても、図2に示された双晶境界からわかるように、
ほとんどすべての大きな結晶粒は双晶を伴っている。
【0040】しかし、この膜の場合には、<111>配
向粒30%、<511>配向粒23%、<110>配向
粒8%、<100>配向粒7%、その他の方位の粒32
%と上述のメッキ銅膜1の場合とは異なった配向性であ
った。
【0041】また、銅、タンタル、ガリウム等のイオン
を注入した銅膜では、<100>配向粒が増加したが、
それらの膜においても過半数の結晶粒が双晶を形成して
いることを確認できた。
【0042】(実施例3)第3の実施例として、標準的
な埋め込み配線形成法を用いて製作した埋め込み配線に
対する結果を図3に示す。この実施例は、幅5μmの配
線に対する結果であるが、ベタ膜の場合と同様に測定さ
れた結晶粒の過半数が双晶関係にあることが確認でき
た。なお、埋め込み配線の場合には、ベタ膜での測定結
果に比して測定できない領域(図3における最小寸法の
点状の領域)が多いが、これは、化学機械研磨(CM
P)法によって配線パターンを形成する際に生じた研磨
傷等によると考えられる。
【0043】(実施例4)第4の実施例として、配線幅
が平均粒径より小さい配線(幅0.56μm)の配線長
方向に平行な断面での測定結果を図4に示す。この例に
おいても、90%以上の結晶粒が双晶関係にある。配線
構造は、この断面の粒界図からは擬バンブー粒界構造で
あるが、配線表面からの測定結果でもやはり擬バンブー
粒界構造となっている。また、EBSD測定データの解
析により、図1に示したような多重双晶構造が存在する
とともにバンブー粒界部の多くの双晶境界は整合境界で
あると結論された。
【0044】この結果は、本実施例での配線では配線途
中でのボイドの発生率が減少することを示唆している。
なお、図4での配線断面が一様でなくうねっているの
は、EBSD測定時に配線の周囲の絶縁膜への帯電によ
って電子線にドリフトが生じたことによるものである。
【0045】実施例1及び2の膜と同条件で形成した2
種類のメッキ銅膜を用い、集積回路の標準的な埋め込み
配線形成方法を用いて、配線幅が平均粒径よりも大きい
配線(配線幅8μm)と小さい配線(配線幅0.4μ
m)の埋め込み配線を製作した。製作した配線を温度2
75℃、電流密度2MA/cm2でエレクトロマイグレ
ーション試験を行った。その結果、表1に示したよう
に、比較に用いたアルミ配線に比べて、太い配線では約
10倍、細い配線では約2.5倍の寿命となり、いずれ
の膜においても高い信頼性が得られた。
【0046】
【表1】
【0047】実施例の配線を構成する結晶粒の過半数
は、双晶を構成している。この結果マイグレーションに
悪影響を及ぼす結晶粒界の減少をもたらし、マイグレー
ション耐性を向上させたものと考えられる。
【0048】発明者らは、今回メッキ条件は一定として
実施例を説明したが、メッキ条件・シードの材質及びそ
の製造条件により膜の配向性や双晶の配向が変化するこ
とを見いだしているが、双晶の形成には大きな影響は与
えないことも見いだしている。
【0049】本実施例は、メッキ埋め込み配線を用いて
説明したが、本発明は銅配線であればメッキ埋め込み配
線に限るものではなく、気相堆積(CVD)法やスパッ
タ法等の銅膜堆積方法や、ドライエッチング等によって
形成される従来型の配線に対しても適用できることは明
らかである。
【0050】
【発明の効果】本発明により、信頼性の高くかつ製造コ
ストが低い銅及び銅合金配線を供給することができる。
【図面の簡単な説明】
【図1】 第1の実施例の膜での双晶状態を示す図
【図2】 第2の実施例の膜での双晶状態を示す図
【図3】 第3の実施例の配線での双晶状態を示す図
【図4】 第4の実施例の配線での双晶状態を示す図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 和良 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 斉藤 修一 東京都港区芝五丁目7番1号 日本電気株 式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 銅あるいは銅合金層を含む配線におい
    て、過半数の銅あるいは銅合金結晶粒が双晶を形成して
    いることを特徴とする銅配線。
  2. 【請求項2】 前記銅あるいは銅合金の双晶を形成する
    結晶粒の平均粒径よりも配線幅が大きいことを特徴とす
    る請求項1記載の銅配線。
  3. 【請求項3】 前記銅あるいは銅合金の双晶を形成する
    結晶粒の平均粒径よりも配線幅が小さいことを特徴とす
    る請求項1記載の銅配線。
JP2000188166A 1999-06-22 2000-06-22 銅配線の形成方法 Expired - Fee Related JP3741938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000188166A JP3741938B2 (ja) 1999-06-22 2000-06-22 銅配線の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17556499 1999-06-22
JP11-175564 1999-06-22
JP2000188166A JP3741938B2 (ja) 1999-06-22 2000-06-22 銅配線の形成方法

Publications (2)

Publication Number Publication Date
JP2001068475A true JP2001068475A (ja) 2001-03-16
JP3741938B2 JP3741938B2 (ja) 2006-02-01

Family

ID=26496805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000188166A Expired - Fee Related JP3741938B2 (ja) 1999-06-22 2000-06-22 銅配線の形成方法

Country Status (1)

Country Link
JP (1) JP3741938B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206322A (ja) * 2008-02-28 2009-09-10 Renesas Technology Corp 半導体装置、半導体装置の製造方法、半導体製造検査装置、および検査装置
US7728432B2 (en) 2004-08-05 2010-06-01 Nec Electronics Corporation Narrow and wide copper interconnections composed of (111), (200) and (511) surfaces
US8053863B2 (en) 2008-08-11 2011-11-08 Renesas Electronics Corporation Electrical fuse and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728432B2 (en) 2004-08-05 2010-06-01 Nec Electronics Corporation Narrow and wide copper interconnections composed of (111), (200) and (511) surfaces
JP2009206322A (ja) * 2008-02-28 2009-09-10 Renesas Technology Corp 半導体装置、半導体装置の製造方法、半導体製造検査装置、および検査装置
US8946895B2 (en) 2008-02-28 2015-02-03 Renesas Electronics Corporation Semiconductor device, manufacturing method of semiconductor device, semiconductor manufacturing and inspecting apparatus, and inspecting apparatus
US9362184B2 (en) 2008-02-28 2016-06-07 Renesas Electronics Corporation Semiconductor device, manufacturing method of semiconductor device, semiconductor manufacturing and inspecting apparatus, and inspecting apparatus
US8053863B2 (en) 2008-08-11 2011-11-08 Renesas Electronics Corporation Electrical fuse and semiconductor device

Also Published As

Publication number Publication date
JP3741938B2 (ja) 2006-02-01

Similar Documents

Publication Publication Date Title
JP3096699B2 (ja) アルミニウム合金配線層およびその製法、ならびにアルミニウム合金スパッタリングターゲット
US6339020B1 (en) Method for forming a barrier layer
JP3413782B2 (ja) スパッタリング用チタンタ−ゲットおよびその製造方法
KR100451279B1 (ko) 구리 배선
JP2006066930A (ja) 軟金属導体およびその形成方法
JPWO2004053971A1 (ja) 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
JP2951636B2 (ja) メタライゼーション構造を製造する方法
JP2019102896A (ja) アルミニウム合金膜
US20030160326A1 (en) Method and structure to reduce defects in integrated circuits and substrates
JP4817536B2 (ja) スパッタターゲット
JP2001068475A (ja) 銅配線
JP3816091B1 (ja) 半導体装置及びその製造方法
JP3293783B2 (ja) 半導体装置の製造方法
Ueki et al. Effects of Ti addition on via reliability in Cu dual damascene interconnects
Liu et al. Crystallinity control of electroplated interconnections for improving their stability and lifetime
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JP2007242947A (ja) 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット
JP2007242951A (ja) 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット
JP4066820B2 (ja) 半導体上に銅(Cu)を主成分とする配線層を形成するための製造方法
Nakauchi et al. Microtexture Dependence of Mechanical and Electrical Properties of Gold Thin Films Used for Micro Bumps of 3D Stacking Structures
JP2000323434A (ja) スパッタターゲット、配線膜および電子部品
US5565380A (en) Semiconductor device and process for production thereof
JP3021900B2 (ja) 半導体素子用高純度導電性膜,それを用いた半導体素子および半導体素子用高純度導電性膜の形成方法
US8334206B2 (en) Method for producing metallic interconnect lines
Hu et al. Copper interconnect: fabrication and reliability

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020522

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131118

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees