JP2001067131A - 電源監視用素子 - Google Patents

電源監視用素子

Info

Publication number
JP2001067131A
JP2001067131A JP24475199A JP24475199A JP2001067131A JP 2001067131 A JP2001067131 A JP 2001067131A JP 24475199 A JP24475199 A JP 24475199A JP 24475199 A JP24475199 A JP 24475199A JP 2001067131 A JP2001067131 A JP 2001067131A
Authority
JP
Japan
Prior art keywords
power supply
output
potential
arithmetic unit
supply potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24475199A
Other languages
English (en)
Inventor
Katsuya Koyama
克也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24475199A priority Critical patent/JP2001067131A/ja
Publication of JP2001067131A publication Critical patent/JP2001067131A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】電源電位が、低電圧時でも演算装置の制御信号
出力のアースレベルを保持するために、演算装置の電源
電位の低電圧化により演算装置のポートレベルのダイナ
ミックレンジが狭くなっても、演算装置の誤起動が発生
する可能性を皆無とする。 【解決手段】演算装置の電源電位を監視する電源監視用
素子と、前記電源監視用素子は演算装置の動作を決定す
る制御信号を電気的上下流間をスイッチングする素子を
用いて出力する手段を有し、前記スイッチング素子は電
気的中性点も有り得る構成の電源監視用素子において、
前記電源監視用素子の動作限界電圧以下の状態でも前記
制御信号の出力を安定させる手段を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、演算装置の電源電
位を監視する電源監視用素子に係り、特に、電源電位に
より演算装置の動作を制御する電源監視用素子から出力
する制御信号の出力段回路に関する。
【0002】
【従来の技術】この種の従来の演算装置の電源電位を監
視する電源監視素子は、前記電源電位により、演算装置
の動作を制御する信号を演算装置に出力している。
【0003】
【発明が解決しようとする課題】ところで、近年の演算
装置の高処理化により、演算装置の駆動周波数は高くな
る傾向がある。しかし、演算装置の駆動周波数が高くな
ると、駆動周波数に比例して演算装置の消費電力が増加
するために、演算装置の発熱量が大きくなり、演算装置
が過熱破壊する可能性がある。この対策として、演算装
置の駆動周波数を高くするためには、演算装置の電源電
位を下げて消費電力を低減して発熱量を従来以上になら
ないように演算装置を設計している。
【0004】この演算装置の電源電位の低電圧化のため
に、従来に比べ演算装置のポートレベルのダイナミック
レンジ(ハイ、ローレベル判定電位差)が狭くなる傾向
があり、従来の演算装置制御信号の出力回路では、電源
電位が低電圧(トランジスタ1個分の駆動電位0.7V程度
以下)時、出力回路のスイッチング素子が不定となるた
めに、演算装置の電源電位と同レベルの電位が出力され
るため、演算装置の制御信号をハイレベルと誤認識して
演算装置が動作を開始する可能性がある。
【0005】
【課題を解決するための手段】前記課題を解決するため
に、本発明の電源監視用素子は、演算装置の電源電位を
監視する電源監視用素子と、前記電源監視用素子は演算
装置の動作を決定する制御信号を電気的上下流間をスイ
ッチングする素子を用いて出力する手段を有し、前記ス
イッチング素子は電気的中性点も有り得る構成の電源監
視用素子において、前記電源監視用素子の動作限界電圧
以下の状態でも前記制御信号の出力を安定させる手段を
有することを特徴としている。また、本発明の電源監視
用素子において、前記制御信号の出力段は前記電気的中
性点と電気的下流間に電荷除去用手段を有することを特
徴としている。
【0006】本発明の演算装置の電源電位を監視する電
源監視用素子では、前記電源電位が、低電圧時でも演算
装置の制御信号出力のアースレベルを保持するために、
演算装置の電源電位の低電圧化により演算装置のポート
レベルのダイナミックレンジが狭くなっても、演算装置
の誤起動が発生する可能性が皆無になる。
【0007】
【発明の実施の形態】以下、図面に基づき本発明の電源
監視用素子の一実施形態を詳細に説明する。
【0008】図1は、本実施形態における電源監視用素
子4を包括したエンジン制御装置1の電源システムを示
すものである。
【0009】該電源システムは、エンジンを最適制御す
るエンジン制御装置1、車輌で使用する全電子制御装置
の電源となるバッテリ5、前記エンジン制御装置1の電
源投入および遮断を制御するキースイッチ6から構成さ
れている。
【0010】前記エンジン制御装置1は、エンジンを最
適制御する演算装置2と前記演算装置2に最適な電位の
電源を供給する制御回路と前記電源電位を監視する機能
を備えている電源監視用素子4と前記電源監視用素子4
により制御され、前記電源電位を生成するスイッチング
素子3とを備えている。
【0011】前記エンジン制御装置1の電源投入は、キ
ースイッチ6のオンにより行う。前記キースイッチ6を
オンすることにより、バッテリ5の電位が信号線5aとキ
ースイッチ6とキースイッチ6の下流信号線6aを経由し
てエンジン制御装置1に電位が供給される。前記電位6a
により電源監視用素子4が起動し、演算装置2に最適な
電源電位3aになるようにスイッチング素子3を制御信号
4bにより制御し、演算装置2に供給する電源電位3aを信
号線3bにより監視し、制御信号4bにフィードバックをか
け、電源電位3aを最適な一定電位に制御する。また、前
記演算装置2は電源電位3aの制御とともに、電源電位3a
を監視して演算装置2の動作状態を決定する電源監視用
素子4からの制御信号4a〜4cに基づき動作する。演算装
置2の制御信号4a〜4cの機能分担は下記の通りとする。
演算装置2の制御信号4aは、演算装置2が電源電位3aの
低下により動作不能となる前に演算装置2のハードウェ
ア動作を停止させ、演算装置2の不定動作を防止する制
御信号である(以下、STBY信号4a)。また、演算装置2
の制御信号4bは、演算装置2が電源電位3aの低下によ
り、演算装置2とエンジン制御装置1外部とのインター
フェイスの機能に支障を生じる前に演算装置2のソフト
ウェアの動作を一時停止する制御信号である(以下、NMI
信号4b)。演算装置2の制御信号4cは、STBY信号4a、NMI
信号4bの動作により演算制御装置2にハードウェアリセ
ットを発生させ、演算装置2をリセット状態にする制御
信号である(以下、RESET信号4c)。
【0012】前記エンジン制御装置1の電源遮断は、キ
ースイッチ6をオフすることにより、バッテリ5aの電位
供給が遮断され、エンジン制御装置1に電位を供給して
いる信号線6aの電位が低下により行われる。
【0013】図2は、エンジン制御装置1の電位供給線
6aと電源電位3aによる電源監視用素子4の演算装置2の
制御信号4a〜4cの動作を述べた図である。
【0014】キースイッチ6のオンにより、電位供給線
6aの電位がバッテリ5と同レベルに上昇し(21)、電位6
aがエンジン制御装置1に供給され、電源監視用素子4
が動作を開始する。電源監視用素子4の動作により、ス
イッチング素子3の動作を開始し、電源電位3aが上昇す
る。電位11まで電源電位3aが上昇すると、電源監視用素
子4内のリセット信号4cの出力段の動作が確定し、電源
電位3aと同じ電位からアースレベルに変化する(22)。
この間、STBY信号4aとNMI信号4bはアースレベルを維持
し、演算装置2が動作を開始することはない。電位12ま
で電源電位3aが上昇すると、演算装置2の動作が可能と
なる電位になるため、電源監視用素子4はSTBY信号4aを
アースレベルから電源電位3aと同電位に変化させ、演算
装置2のハードウェア動作を開始させる(23)。電位13
まで電源電位3aが上昇すると、演算装置2とエンジン制
御装置1外部とのインターフェイスの機能が正常となる
ため、電源監視用素子4はNMI信号4bをアースレベルか
ら電源電位3aと同電位に変化させ、演算装置2のソフト
ウェアの動作を一時停止する制御信号であるNMI信号4b
を解除する(24)。STBY信号4aとNMI信号4bの両方が解
除されてから(24)、演算装置2のソフトウェアの起動
が十分可能となる時間24a経過後、リセット信号4cをア
ースレベルから電源電位3aと同電位に変化させて演算装
置2のハードウェアリセットを解除し、演算装置2のソ
フトウェアが起動し、エンジンを最適制御する。
【0015】エンジン制御中に電源電位3aが低下して13
レベル以下になると(25)、演算装置2とエンジン制御
装置1外部とのインターフェイス機能が異常となるた
め、電源監視用素子4はNMI信号4bをアースレベルに変
化、即ち、演算装置2のソフトウェアを一時停止させ
る。そして、演算制御装置2のソフトウェアの一時停止
後(NMI発生から25a経過後)、RESET信号4cをアースレ
ベルに変化させ、演算装置2にハードウェアリセットを
かけて、演算装置2内のハードウェアレジスタを初期化
する。次に電源電位3aが電位13以上となると(26)、電
源監視用素子4はNMI信号4bをアースレベルから電源電
位3aと同電位に変化、即ち、NMI信号4bを解除させ、ソ
フトウェアが起動可能となる時間26a経過後にリセット
信号4cを電源電位3aと同電位に変化させ、ハードウェア
リセットを解除する。
【0016】キースイッチ6をオフ時させると、信号線6
aの電位が0になり(27)、エンジン制御装置1に電位供給
が遮断され、電源電位3aが低下する。電源電位3aが電位
13以下になると、演算装置2とエンジン制御装置1外部
とのインターフェイス機能が異常となるため、NMI信号4
bを電源電位3aと同電位からアースレベルに変化させ、
即ち、演算装置2のソフトウェアを一時停止させる(2
8)。そして、演算制御装置2のソフトウェアの一時停
止後(NMI発生から28a経過後)、RESET信号4cを電源電
位3aと同電位からアースレベルに変化させ、演算装置2
にハードウェアリセットをかけて、演算装置2のハード
ウェアレジスタを初期化する。電源電位3aが電位12以下
になると、演算装置2の正常動作が不可能となるため、
STBY信号4aを電源電位3aと同電位からアースレベルに変
化させ、演算装置2のハードウェアを完全停止させる
(29)。電源電位3aが電位11以下になると、電源監視用
素子4内のリセット信号4cの出力段の動作が停止し、供
給電位3aと同電位になる(30)。 しかし、STBY信号4a
とNMI信号4bはアースレベルを維持し、演算装置2は完全
に停止した状態である。
【0017】そして、電源電位3aが0になると、これに
追従してRESET信号4cも0に低下する(31)。
【0018】図3は、電源監視用素子4の内部回路を示
した図である。
【0019】供給電位6aにより電源監視用素子4が起動
すると、電源監視用素子4内のレギュレータ制御部41
は、演算装置2に最適な電源電位3aになるように電源電
位3aを信号線3b経由でモニタし、電源監視用素子4の内
部電源41bとの電位を比較し、3b > 41b の時は、スイ
ッチング素子3をオフさせるために信号41aをハイレベル
に、逆に41b > 3bの時は、スイッチング素子3をオン
させるために信号41aをローレベルに制御している。
【0020】STBY発生部42は、演算装置2に供給してい
る電源電位3aの電位を信号線3b経由でモニタし、電源監
視用素子4の内部電源12と比較し、3b > 12の時は正常
時と判断してSTBY出力4aを電源電位3aと同電位出力する
ために、STBY出力回路43に対しローレベルを出力する
(42a)。逆に12 > 3bの時は、演算装置2の正常動作
が不可能となる電源電位3aになるために演算装置2のハ
ードウェア動作を停止させるため、STBY出力4aをアース
レベル出力するために、STBY出力回路43に対しハイレベ
ルを出力する(42a)。
【0021】NMI発生部44は、演算装置2に供給してい
る電源電位3aの電位を信号線3b経由でモニタし、3b >
13の時は正常時と判断してNMI出力4bを電源電位3aと同
電位出力するために、NMI出力回路45に対しローレベル
を出力する(44a)。逆に13> 3bの時は、演算装置2と
エンジン制御装置1外部とのインターフェイス機能に異
常が生じるために演算装置2のソフトウェアを一時停止
させるために、NMI出力4bをアースレベル出力するため
に、NMI出力回路45に対しハイレベルを出力する(44
a)。
【0022】RESET出力部48は、NMI発生遅延出力46aと
パワーオンリセット出力49aを論理和ゲート47で生成し
た論理和出力47aにより駆動され、リセット信号4cを演
算装置2に出力する。NMI発生遅延出力46aは、NMI発生
部44aにより、演算装置2とエンジン制御装置1外部と
のインターフェイスの機能に異常が生じるために演算装
置2のソフトウェアを一時停止させるために、NMIが発
生したこと(信号44aが、ローからハイレベルに変化し
たこと)を検出し、25aの時間遅延後出力する。パワー
オンリセット出力49aは、供給電位6aにより電源監視用
素子4が起動するときに、STBY出力4a、NMI出力4bが解
除されてから、演算装置2のソフトウェア起動が可能と
なる時間24a経過後にハードウェアリセットを解除する
ための信号である。
【0023】図4は、図3のSTBY出力部43、および、NM
I出力部45の内部回路を示す図である。
【0024】ここでは、STBY出力部43を一例として述べ
ることにする。
【0025】STBY出力部43は、STBY発生部42の出力信号
42aにより、STBY出力4aを出力する。即ち、図3で記述
したように、STBY出力部43がローレベルの時は、スイッ
チング素子51がオン、スイッチング素子52がオフとな
り、STBY出力42aは電源電位3bと同電位となり、また、
逆にSTBY出力部43がハイレベルの時は、スイッチング素
子51がオフ、スイッチング素子52がオンし、STBY出力42
はアースレベルになる。しかし、電源電位3bが低電圧
時、例えば0.7V程度時は、駆動電位不足のためスイッチ
ング素子51、52を駆動することはできないため、STBY出
力4aはアースレベルを保持できなくなり電気的に中性と
なる。そのために、STBY出力4aとアース間に電荷除去手
段53を設定し、低電圧時もSTBY出力部4aをアースレベル
に確定する。
【0026】図5は、図3のRESET出力部48の内部回路
を示す図である。
【0027】RESET出力部48は、論理和ゲート47の出力
信号47aにより、RESET信号4cを出力する。即ち、図3で
記述したように、論理ゲート47の出力信号47aがローレ
ベルの時は、スイッチング素子62がオフし、RESET出力4
cは電流制限抵抗61経由で電源電位3bと同電位が出力さ
れ、また逆に、論理ゲート47の出力信号47aがハイレベ
ルの時は、スイッチング素子62がオンし、RESET出力4c
はアースレベルが出力される。しかし、電源電位3bが低
電圧時、例えば0.7V程度時は、駆動電位不足のためスイ
ッチング素子62を駆動することはできないためスイッチ
ング素子62はオフし、RESET出力4cはアースレベルから
電源電位3bに変化する。しかし、前記STBY出力4a、NMI
出力4bはアースレベルを確保しているために、演算装置
2は停止した状態を保持する。また、RESET出力部48をS
TBY出力部43またはNMI出力部45と同様な回路構成にすれ
ば、電源電位3bが低電圧時もアースレベルの維持ができ
るが、例えば、特公平8−11942号に示されているように
エンジン制御装置1内に設定された演算装置2のRESET
信号4c入力を防止するスイッチング素子63により、アー
スレベルに電荷を除去される際に電源電位3bの電流制限
抵抗61が設定されていないと、電源電位3bとアース間が
短絡するために、RESET出力部48は、図5の回路構成に
するのが望ましい。
【0028】以上、本発明の一実施形態について記述し
たが、本発明は、前記実施形態に限定されるものではな
く、特許請求の範囲に記載された発明の精神を逸脱しな
い範囲で、設計において種々の変更ができるもである。
【0029】
【発明の効果】本発明の演算装置の電源電位を監視する
電源監視用素子では、前記電源電位が、低電圧時でも演
算装置の制御信号出力のアースレベルを保持するため
に、演算装置の電源電位の低電圧化により演算装置のポ
ートレベルのダイナミックレンジが狭くなっても、演算
装置の誤起動が発生する可能性が皆無になる。
【図面の簡単な説明】
【図1】本発明の一実施形態電源監視用素子を含むエン
ジン制御装置電源システム図。
【図2】図1の電源監視用素子の動作波形図。
【図3】図1の電源監視用素子の内部構成図。
【図4】図3のSTBY出力部およびNMI出力部の内部構成
図。
【図5】図3のRESET出力部内部構成図および応用例を
示す図。
【符号の説明】
1…エンジン制御装置、2…演算装置、3…スイッチン
グ素子、3a…演算装置2用電源電位、4…電源監視用素
子、4a…STBY信号、4b…NMI信号、4c…RESET信号、5…
バッテリ、6…キースイッチ、11…RESET出力確定電源
電位、12…STBY解除電源電位、13…NMI解除電源電位、4
3…STBY出力部、45…NMI出力部、48…RESET出力部、51
…上流側スイッチング素子、52…下流側スイッチング素
子、53…電荷除去手段。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 演算装置の電源電位を監視する電源監視
    用素子と、前記電源監視用素子は演算装置の動作を決定
    する制御信号を電気的上下流間をスイッチングする素子
    を用いて出力する手段を有し、前記スイッチング素子は
    電気的中性点も有り得る構成の電源監視用素子におい
    て、前記電源監視用素子の動作限界電圧以下の状態でも
    前記制御信号の出力を安定させる手段を有する電源監視
    用素子。
  2. 【請求項2】 前記請求項1の電源監視用素子におい
    て、前記制御信号の出力段は前記電気的中性点と電気的
    下流間に電荷除去用手段を有することを特徴とした電源
    監視用素子。
JP24475199A 1999-08-31 1999-08-31 電源監視用素子 Pending JP2001067131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24475199A JP2001067131A (ja) 1999-08-31 1999-08-31 電源監視用素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24475199A JP2001067131A (ja) 1999-08-31 1999-08-31 電源監視用素子

Publications (1)

Publication Number Publication Date
JP2001067131A true JP2001067131A (ja) 2001-03-16

Family

ID=17123363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24475199A Pending JP2001067131A (ja) 1999-08-31 1999-08-31 電源監視用素子

Country Status (1)

Country Link
JP (1) JP2001067131A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293492A (ja) * 2005-04-06 2006-10-26 Denso Corp 電源装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293492A (ja) * 2005-04-06 2006-10-26 Denso Corp 電源装置
JP4710386B2 (ja) * 2005-04-06 2011-06-29 株式会社デンソー 電源装置

Similar Documents

Publication Publication Date Title
JPH07200110A (ja) ポータブルコンピュータシステムおよびその電力管理方法
US8453004B2 (en) Microcomputer with reset pin and electronic control unit with the same
JP2001067131A (ja) 電源監視用素子
JP4094827B2 (ja) 駆動制御装置
US10405462B2 (en) Power supply unit having a cold redundant cold detection capability
GB2615651A (en) Method of controlling an operating state of a computer system and corresponding computer system
KR100528457B1 (ko) 배터리를 사용하는 휴대용 전자 장치의 전원 제어 회로
JPH1141787A (ja) 過電流遮断回路
JPS63264837A (ja) リレ−駆動装置
US5655070A (en) Power fault monitoring circuit with microprocessor reset
JPH0755060B2 (ja) インバ−タのリトライ制御装置
US5569965A (en) Control method for reducing quiescent current
JPH10246546A (ja) ファン回転検出方法及びファン制御装置
JPH07129278A (ja) マルチプロセッサシステムのリセット制御回路
JP2783678B2 (ja) 内燃機関における点火出力段に対する監視装置
US7080281B2 (en) Method and circuit arrangement for monitoring the operation of a processor
JPH11351917A (ja) 携帯用記録計
JP2001157360A (ja) 電子制御装置のグランド変動防止装置
JP2000209868A (ja) インバ―タ
JPH07230342A (ja) 電源バックアップ回路
JPS6017521A (ja) リセツト回路
JP2003188704A (ja) Fpga制御回路およびそれを用いたモータ駆動装置
JP2007329987A (ja) 負荷異常検出回路
JP2001191930A (ja) 負荷駆動装置及び電動パワーステアリング装置
JPH0620182Y2 (ja) 電源状態保持回路