JP2001060161A - デバッグ装置、方法及び記録媒体 - Google Patents

デバッグ装置、方法及び記録媒体

Info

Publication number
JP2001060161A
JP2001060161A JP11236972A JP23697299A JP2001060161A JP 2001060161 A JP2001060161 A JP 2001060161A JP 11236972 A JP11236972 A JP 11236972A JP 23697299 A JP23697299 A JP 23697299A JP 2001060161 A JP2001060161 A JP 2001060161A
Authority
JP
Japan
Prior art keywords
line
display
state
program
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11236972A
Other languages
English (en)
Inventor
Namiko Nakabo
奈美子 中坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP11236972A priority Critical patent/JP2001060161A/ja
Priority to US09/644,696 priority patent/US6681343B1/en
Publication of JP2001060161A publication Critical patent/JP2001060161A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3664Environments for testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 プログラムのデバッグ作業を容易にする。 【解決手段】 ソースプログラムのステップ実行を行う
場合、開始を指定した行が左側に記号“*”が付されて
いる通常行または下位階層行(下位の階層を有しない)
である場合、CPU11は、当該行の1ステートメント
のみを実行して、プログラムの実行を停止する。開始を
指定した行が左側に記号“>”が付されている見出し行
(下位の階層を有する)である場合、次の行の記号
“*”または“>”が文字下げされている状態、すなわ
ち当該行の下位の階層が表示状態となっていれば、その
見出し行の1ステートメントのみを実行して、プログラ
ムの実行を停止する。一方、次の行の記号“*”または
“>”が文字下げされていない状態、すなわち下位の階
層が非表示状態となっていれば、その見出し行とその下
位の階層に含まれる複数のステートメントを実行して、
プログラムの実行を停止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プログラムをデバ
ッグするためのデバッグ装置、方法及びそのためのプロ
グラムを記録した記録媒体に関する。
【0002】
【従来の技術】従来、プログラムのデバッグ装置は、ア
センブラ言語或いはC言語などの高級言語の1ステート
メント(命令)または複数のステートメントを1ステッ
プとして実行し、1ステップの実行毎に停止するステッ
プ実行機能を備えている。このステップ実行機能には、
1ステップの単位によって次の(1)〜(4)のように
分類される。ここで、各ステップ実行機能の説明に、図
17〜図19に示すソースプログラムを例として使用す
る。
【0003】(1)ステップイン実行 ステップイン実行は、1ステートメントを1ステップと
して実行し、プロシージャ(手続き)呼び出し実行で
は、そのプロシージャ内に入り、停止するものである。
例えば、図17に示すプログラムでは、17−8行から
ステップイン実行を開始すると、17−9行でステート
メントの実行を停止する。同様にして、17−16行、
17−17行、17−18行、17−10行の順に、ス
テートメントの実行を停止する。
【0004】(2)ステップオーバー実行 ステップオーバー実行は、1ステートメントを1ステッ
プとして実行し、プロシージャ呼び出し実行でも、1ス
テートメントを1ステップとして実行してステートメン
トの実行を停止するものである。例えば、図17に示す
プログラムでは、17−8行からステップオーバー実行
を開始すると、17−9行、17−10行、17−11
行の順に、ステートメントの実行を停止する。
【0005】(3)ステップアウト実行 ステップアウト実行は、プロシージャ内のステートメン
トから実行開始する場合に、そのプロシージャ内の残り
のステートメントすべてを1ステップとして実行し、当
該プロシージャを呼び出した次のステートメントで実行
を停止する。例えば、図17に示すプログラムでは、1
7−16行からステップアウト実行を開始すると、17
−10行でステートメントの実行を停止する。
【0006】(4)カーソル行の前までの実行 この場合、現在のプログラムカウンタ(以下、PCとい
う)の位置から表示装置上に表示されているカーソルの
位置の前のステートメントまでを1ステップとして実行
し、カーソルの位置のステートメントで実行を停止す
る。例えば、図18に示すプログラムでは、18−3行
にPCの位置があり、18−8行にカーソルの位置があ
るとすると、18−3行のステートメントを実行後、1
8−4行〜18−7行までをMAX回数実行し、18−
8行でステートメントの実行を停止する。
【0007】また、図19に示すプログラムでは、19
−8行にPCの位置があり、19−10行にカーソルの
位置がある場合、19−8行、19−9行、19−16
行、19−17行、19−18行の順に各ステートメン
トを実行し、19−10行でステートメントの実行を停
止する。
【0008】
【発明が解決しようとする課題】上記の(1)〜(3)
に示したステップ実行機能は、ステップ実行を開始する
ステートメントの位置により、いずれを実行可能である
かを操作者が選択する操作を繰り返す必要がある。例え
ば、図17の17−9行からステートメントの実行を開
始する場合には、ステップイン実行とステップオーバ実
行は選択することができるが、ステップアウト実行は選
択することができない。
【0009】ステップイン実行におけるプロシージャ命
令やプロシージャ内の命令の実行以外は、1つのステー
トメントが1つのステップとして実行される。このた
め、操作者は、実行される命令の数だけ操作を行わなけ
ればならない。例えば、図17に示すプログラムでは、
17−4行のステートメントからステップイン実行を開
始すると、17−4行から17−6行のMAX回数分の
選択操作が必要となってしまう。
【0010】このような問題を解決するために、上記の
(4)に示したカーソル行の前間での実行によってステ
ップ実行を行うこともできる。例えば、図17に示すプ
ログラムでは、17−8行にカーソルの位置を置き、1
7−4行のステートメントからカーソル行の前までの実
行を開始すると、17−4行から17−6行のMAX回
数分実行した後、17−8行でステートメントの実行を
停止する。しかしながら、この場合において操作者は、
実行を停止させたいステートメントの位置にカーソルの
位置をその都度設定する必要がある。
【0011】以上のように、上記(1)〜(3)にそれ
ぞれ示したステップ実行機能では、いずれを実行可能で
あるかを操作者が何度も選択しないため、非常に手間が
かかる。一方、上記(4)に示したステップ実行機能で
は、操作者がその都度カーソルの位置を設定するため、
やはり非常に手間がかかる。このように、従来のデバッ
グ装置が備えるステップ実行機能は、操作が煩雑でデバ
ッグ作業を困難にするという問題があった。
【0012】また、デバッグ装置は、一般に、デバッグ
の対象となるソースプログラムを表示装置上に表示する
機能を備えるが、従来のデバッグ装置では、一度に表示
装置上に表示されるソースプログラムのコード数が少な
く、操作者にとって処理の流れがつかみにくいという問
題があった。これは、表示装置上にたくさんのウィンド
ウを表示させているために各ウィンドウの幅、行数が小
さくなっていたということと、ソースプログラムをその
まま表示装置上に表示させていたということによるもの
である。
【0013】この問題により、操作者は、デバッグ対象
となるソースプログラムを紙上に印刷したり、ウィンド
ウ内に表示される範囲をスクロールバーで変更するなど
してプログラムの全体を確認するという、プログラムの
デバッグとは無関係な余計な作業が必要になっていた。
上記したような問題は、いずれも操作者の思考を停止さ
せるものであり、デバッグ作業に時間を費やしてしまう
ことの原因となっていた。
【0014】本発明は、上記の問題を解決するためにな
されたものであり、デバッグ作業を容易にするステップ
実行機能を提供することができるデバッグ装置、方法及
びデバッグのためのプログラムを記録したコンピュータ
読み取り可能な記録媒体を提供することを目的とする。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点にかかるデバッグ装置は、階層
化されて構成されたデバッグ対象となるプログラムを記
憶するプログラム記憶手段と、前記プログラム記憶手段
に記憶されたデバッグ対象となるプログラムを表示する
表示手段と、前記デバッグ対象となるプログラムに含ま
れるステートメントの前記表示手段上での表示を、第1
の状態と第2の状態とのいずれかに設定する表示状態設
定手段と、前記表示状態設定手段での設定に従って、前
記デバッグ対象となるプログラムをステップ実行するス
テップ実行手段とを備えることを特徴とする。
【0016】上記デバッグ装置では、表示状態設定手段
の設定に従って、ステップ実行手段によりデバッグ対象
となるプログラムのステップ実行が行われる。例えば、
第1の状態となっている行(第2の状態の下位階層があ
ればこれを含む)を1ステップでステップ実行すること
もできる。このため、プロシージャ内のステートメント
以外のステートメントも、1ステップでその複数を実行
することが可能となる。しかも、操作者は、表示状態設
定手段による設定操作のみを行えばよく、1ステップ実
行される都度、プログラムの停止位置を設定する必要も
ない。
【0017】また、表示状態設定手段による設定によ
り、デバッグ対象となるプログラムのうちで操作者が注
目している必要な部分のみを分かり易く表示手段に表示
させることができる。このため、デバッグ作業中におけ
るプログラム全体の見通しがよくなる。このように、上
記デバッグ装置によれば、デバッグ作業を容易にするこ
とができる。
【0018】上記デバッグ装置において、当該ステート
メントが前記表示手段上に表示される表示状態であり、
前記第2の状態は、当該ステートメントが前記表示手段
上に表示されない非表示状態であるものとすることがで
きる。
【0019】上記デバッグ装置において、前記プログラ
ム記憶手段は、前記表示状態設定手段によって設定され
た各ステートメントの状態をさらに記憶するものであっ
てもよい。この場合、前記ステップ実行手段は、前記プ
ログラム記憶手段に記憶された各ステートメントの状態
を参照して、前記デバッグ対象となるプログラムをステ
ップ実行するものとすることができる。
【0020】上記デバッグ装置において、前記ステップ
実行手段は、前記表示状態設定手段によって下位の階層
が第2の状態に設定されている場合に、次に第1の状態
となっている階層のステートメントの前までを1ステッ
プとしてステップ実行するものとすることができる。
【0021】上記デバッグ装置において、前記デバッグ
対象となるプログラムは、下位の階層を持つ見出し行
と、見出し行の下位にある下位階層行と、それ以外の通
常行とを含むものであってもよい。この場合、前記表示
手段は、前記デバッグ対象となるプログラムの各行に、
その種類に応じた記号を付して表示するものとすること
ができる。
【0022】上記デバッグ装置において、前記表示手段
は、前記デバッグ対象となるプログラムの各行を、その
階層に応じてそれぞれ文字下げして表示するものとする
こともできる。
【0023】上記デバッグ装置において、前記表示手段
は、前記ステップ実行手段がステップしている行に、ス
テップ実行中であることを示す所定の記号を付して表示
するものとすることができる。
【0024】この場合、前記表示手段は、前記ステップ
実行手段が見出し行及びその非表示状態の下位階層行を
ステップ実行しているときに、他の種類の行をステップ
実行しているときとは異なる記号を、当該見出し行に付
して表示するものとすることができる。
【0025】以上のような表示手段上の表示方法を適用
することにより、プログラム全体の見通しがさらによく
なり、また、ステップ実行を行っている位置が分かり易
くなる。これにより、さらにデバッグ作業を容易にする
ことができる。
【0026】上記目的を達成するため、本発明の第2の
観点にかかるデバッグ方法は、階層化されて構成された
デバッグ対象となるプログラムを表示する表示ステップ
と、前記デバッグ対象となるプログラムに含まれるステ
ートメントの前記表示ステップにおける表示を、第1の
状態と第2の状態とのいずれかに設定する表示状態設定
ステップと、前記表示状態設定ステップでの設定に従っ
て、前記デバッグ対象となるプログラムをステップ実行
するステップ実行ステップとを含むことを特徴とする。
【0027】上記デバッグ方法において、前記ステップ
実行ステップは、前記表示状態設定ステップで下位の階
層が第2の状態に設定された場合に、次に第1の状態と
なっている階層のステートメントの前までを1ステップ
としてステップ実行するものとすることができる。
【0028】上記目的を達成するため、本発明の第3の
観点にかかるコンピュータ読み取り可能な記録媒体は、
階層化されて構成されたデバッグ対象となるプログラム
を表示する表示手段、前記デバッグ対象となるプログラ
ムに含まれるステートメントの前記表示手段上による表
示を、第1の状態と第2の状態とのいずれかに設定する
表示状態設定手段、及び前記表示状態設定手段での設定
に従って、前記デバッグ対象となるプログラムをステッ
プ実行するステップ実行手段をコンピュータ上で実現す
るためのプログラムを記録することを特徴とする。
【0029】上記コンピュータ読み取り可能な記録媒体
において、前記ステップ実行手段は、前記表示状態設定
手段によって下位の階層が第2の状態に設定されている
場合に、次に第1の状態となっている階層のステートメ
ントの前までを1ステップとしてステップ実行するもの
とすることができる。
【0030】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。
【0031】図1に、この実施の形態の概略を示す。こ
の実施の形態にかかるデバッグ装置は、例えば、図1
(a)に示すコンピュータシステム上で実現される。図
1(a)に示すように、このコンピュータシステムは、
CPU(Central Processing Unit)11と、メモリ1
2と、プログラムファイル13と、入力装置14と、表
示装置15と、記録媒体17が着脱可能に装着される媒
体駆動装置16とを備える。
【0032】CPU11は、後述するフローチャートに
示すプログラムを実行することにより、デバッグの対象
となるソースプログラムのデバッグ処理を実行する(以
下、デバッグ処理の実行のために必要となるプログラム
を総称して、デバッグプログラムという)。メモリ12
は、CPU11が実行するデバッグプログラムを記憶す
るプログラムエリア12aと、CPU11によるデバッ
グプログラムの実行時にデータの一時記憶などに使用さ
れるワークエリア12bとを備える。
【0033】プログラムファイル13は、CPU11に
よるデバッグの対象となるソースプログラムを格納する
ファイルであり、物理的には二次記憶装置上などで実現
される。プログラムファイル13に格納されているソー
スプログラムは、命令が階層化されて構成されている。
最上位の階層が1で、階層が下位に進むほど1ずつ階層
が増えていく。入力装置14は、デバッグ処理の実行の
ための種々の指示を操作者が入力するものである。表示
装置15は、デバッグ処理の実行時において、デバッグ
処理の対象となるソースプログラムを表示する。
【0034】媒体駆動装置16は、装着された記録媒体
16を駆動し、ここからデバッグプログラムを読み出し
てメモリ12のプログラムエリア12aに転送する。記
録媒体17は、磁気ディスク、光ディスク、光磁気ディ
スク或いは不揮発性の半導体メモリなどによって構成さ
れ、メモリ12に転送され、CPU11によって実行さ
れるデバッグプログラムを記録している。
【0035】また、この実施の形態にかかるデバッグ装
置は、概略として図1(b)に示すような処理手順でス
テップ実行を行う。このデバッグ装置は、まず、階層化
されたソースプログラムをプログラムファイル13から
読み出して、表示装置15に表示するための処理を行う
(ステップ1−1)。次に、このデバッグ装置は、階層
化情報に基づいてソースプログラムをステップ実行する
(ステップ1−2)。
【0036】ここで、表示装置15へ表示される階層化
されたプログラム、及びそのステップ実行の概略を、図
16を参照して説明する。図示するように、プログラム
ファイル13から読み出されたソースプログラムでは、
第1階層(最上位の階層)に属する各行が左寄せされて
表示装置15に表示される。以下、第2階層、第3階層
と進む毎に、各行が順次表示装置15に表示される。
【0037】各行の左側にある記号“*”または“>”
は、参照符号16−2〜16−4に示すように、その表
示位置によって、それぞれの行が属する階層を示してい
る。各行の左側の記号が“*”である場合は、参照符号
16−5に示すように、下位の階層を有しない、後述す
る通常行または下位階層行であることを表している。各
行の左側の記号が“>”である場合は、参照符号16−
6に示すように、その行が下位の階層を有する、後述す
る見出し行であることを表している。
【0038】見出し行の下位の階層が表示状態に設定さ
れているか非表示状態に設定されているかは、次の行の
左側にある記号“*”または“>”が、当該行の左側に
ある記号“*”または“>”が文字下げされているかど
うかによって判断することができる。
【0039】ソースプログラムのステップ実行を行う場
合、開始を指定した行が左側に記号“*”が付されてい
る通常行または下位階層行である場合、CPU11は、
当該行の1ステートメントのみを実行して、プログラム
の実行を停止する。開始を指定した行が左側に記号
“>”が付されている見出し行である場合、当該行の下
位の階層が表示状態となっていれば、CPU11は、そ
の見出し行の1ステートメントのみを実行して、プログ
ラムの実行を停止する。一方、下位の階層が非表示状態
となっていれば、CPU11は、その見出し行とその下
位の階層に含まれる複数のステートメントを実行して、
プログラムの実行を停止する。
【0040】以下、この実施の形態にかかるデバッグ装
置が実行する処理の詳細を、図2〜図4のフローチャー
トを参照して説明する。
【0041】図2は、図1(b)のステップ1−1に示
す「階層化されたソースプログラム表示処理」を詳細に
示すフローチャートである。まず、CPU11は、デバ
ッグ対象となるソースプログラムについての行情報を、
プログラムファイル13からメモリ12のワークエリア
12bに読み込ませる(ステップ2−1)。この行情報
は、プログラム作成時に設定された文字情報及び階層情
報を含み、さらに後述処理によって設定される表示状態
に関する情報を含む。
【0042】次に、CPU11は、ワークエリア12b
に読み込まれた行情報のうち、次に表示装置15に表示
すべき行情報を取り出す(ステップ2−2)。ここで、
CPU11は、行情報が終了しているかどうかを判断す
る(ステップ2−3)。終了していれば、このフローチ
ャートの処理を終了する。一方、行情報が終了していな
ければ、CPU11は、取り出した行情報に含まれる表
示状態に関する情報を調べ、当該行が表示状態に設定さ
れているか非表示状態に設定されているかを判定する
(ステップ2−4)。
【0043】非表示状態に設定されている場合には、ス
テップ2−2の処理に戻り、CPU11は、次の行の行
情報を取り出す。一方、表示状態に設定されている場合
には、CPU11は、取り出した行情報に従って当該行
が見出し行であるか見出し行以外の行であるかを判定す
る(ステップ2−5)。
【0044】見出し行であった場合は、CPU11は、
見出し行を示す記号を用意し(ステップ2−6)、ステ
ップ2−8の処理に進む。一方、見出し行以外の行であ
った場合は、CPU11は、見出し行以外の通常行を示
す記号を用意し(ステップ2−7)、ステップ2−8の
処理に進む。ステップ2−8では、CPU11は、表示
する当該行の階層数分だけ文字下げを行い、当該行を表
示装置15に表示させる。そして、ステップ2−2の処
理に戻る。
【0045】図3は、図1(b)のステップ1−2に示
す「階層化情報に基づくステップ実行処理」を詳細に示
すフローチャートである。このフローチャートの処理
は、操作者が入力装置14を操作することにより、ステ
ップ実行をCPU11に指示することによって開始す
る。一番初めににステップ実行を開始する際は、操作者
は入力装置14を操作して開始行を指定する。このと
き、当該行にPC記号(見出し行で、下位の階層が非表
示状態である場合は疑似PC記号)が付されて表示装置
15に表示される。
【0046】まず、CPU11は、実行する行(開始当
初は指定された開始行)のステートメントの階層の状態
を判断する(ステップ3−1)。最上位の階層にあっ
て、下位の階層を持たない通常行である場合は、ステッ
プ3−2の処理に進む。下位の階層を持つ見出し行であ
る場合は、ステップ3−6の処理に進む。最上位の階層
以外の行で、見出し行を持たない下位階層行である場合
は、ステップ3−7の処理に進む。
【0047】ステップ3−2では、CPU11は、PC
記号の付されている通常行の1ステートメントを実行
し、ステップ3−3に進む。ステップ3−3では、CP
U11は、ステップ3−2で実行したステートメントの
次に実行されるべきステートメントを含む行が表示状態
に設定されているか非表示状態に設定されているかを判
断する。
【0048】非表示状態に設定されている場合には、C
PU11は、その次に実行されるべきステートメントを
含む行の階層の上位の階層にある見出し行に、疑似PC
記号を付して表示装置15に表示させる(ステップ3−
4)。そして、このフローチャートの処理を終了し、次
の開始の指示が入力装置14から入力されるのを待つ。
一方、表示状態に設定されている場合には、CPU11
は、その次に実行されるべきステートメントを含む行に
PC記号を付して表示装置15に表示させる(ステップ
3−5)。そして、このフローチャートの処理を終了
し、次の開始の指示が入力装置14から入力されるのを
待つ。
【0049】ステップ3−6では、CPU11は、当該
見出し行の下位の階層にある行が表示状態に設定されて
いるか非表示状態に設定されているかを判別する。表示
状態に設定されている場合には、前述したステップ3−
2の処理に進む。一方、非表示状態に設定されている場
合には、後述するステップ3−8の処理に進む。
【0050】ステップ3−7では、CPU11は、当該
下位階層行が表示状態に設定されているか非表示状態に
設定されているかを判別する。表示状態に設定されてい
る場合には、前述したステップ3−2の処理に進む。一
方、非表示状態に設定されている場合には、CPU11
は、当該行の次に実行されるべきステートメントで表示
装置上15上に表示されているステートメント、または
当該行よりも上位の階層にあり、次に実行可能なステー
トメントにブレークを設定し、当該ブレークを設定した
ステートメントを含む行の前の行までを実行し、ステー
トメントを含む行の前の行で実行を停止する(ステップ
3−8)。そして、前述したステップ3−3の処理に進
む。
【0051】図4は、下位階層表示の状態を切り替える
ための処理を示すフローチャートである。ここでは、P
C記号が見出し行または下位階層行に付されているもの
とし、PC記号で示す下位階層行を表示状態から非表示
状態にする場合のと、PC記号で示す見出し行の下位階
層行を非表示状態から表示状態にする場合とを説明す
る。このフローチャートの処理は、入力装置14から表
示切り替えのための所定の入力をすることによって開始
する。
【0052】まず、CPU11は、PC記号が付されて
いる当該見出し行の下位階層行、またはPC記号が付さ
れている下位階層行が表示状態であるか非表示状態であ
るかを判別する(ステップ4−1)。下位階層行が表示
状態であった場合には、CPU11は、さらにPC記号
が見出し行ではなく、その下位階層行に付されているか
どうかを判別する(ステップ4−2)。
【0053】PC記号が下位階層行に表示されていた場
合には、CPU11は、PC記号が表示されていた下位
階層行の上位にある見出し行に疑似PC記号を付して、
表示装置15に表示させる(ステップ4−3)。このと
き、実際のPC記号の位置、すなわち元々PC記号が付
されていた下位階層行の位置は、システム内部で保存さ
れる。そして、ステップ4−4の処理に進む。
【0054】一方、PC記号が下位階層行に表示されて
いなかった場合には、表示装置15上での表示を変化さ
せることなく、ステップ4−4の処理に進む。
【0055】ステップ4−4では、CPU11は、当該
下位階層行を非表示状態としてソースプログラムを表示
装置15に表示させる。このとき、同一の階層にある下
位階層行はすべて表示装置15上に表示されなくなる。
また、CPU11は、この時に下位階層行を非表示状態
にしたことを示す情報をプログラムファイル13に保存
する。そして、このフローチャートの処理を終了する。
【0056】一方、ステップ4−1において下位階層行
が非表示状態であった場合には、CPU11は、見出し
行の下位階層行を表示状態にして表示装置15に表示さ
せる(ステップ4−5)。次に、CPU11は、内部で
保存されていた実際のPC記号の位置が下位階層行にあ
るかどうかを判別する(ステップ4−6)。
【0057】実際のPC位置が下位階層行にあった場合
には、CPU11は、その上位の見出し行に付されてい
る疑似PC記号を削除し、内部で保存されていた実際の
PC記号の位置にPC記号を付して、表示装置15に表
示させる。そして、このフローチャートの処理を終了す
る。一方、実際のPC位置が下位階層行になかった場
合、表示装置15上での表示に変化はない。そして、こ
のフローチャートの処理を終了する。
【0058】なお、以上の処理において、見出し行に疑
似PC記号を付す場合には、この大きさ、形、色などを
PC記号と異なるものとして、疑似PC記号が付されて
いる見出し行の下位階層行が非表示状態になっているこ
とをわかりやすく示してもよい。
【0059】以下、この実施の形態にかかるデバッグ装
置における処理を、図5〜図15を参照し、具体例を示
してさらに詳細に説明する。なお、図5と図6におい
て、行*−X(*は、図番と同一、Xは行番号)でXの
値が一致するものは、同一の行であることを示す。図7
〜図9、図10〜図12、図13〜図15でも同様とす
る。
【0060】(具体例1)この例では、図5に示すよう
に階層化されて構成され、各階層の表示状態/非表示状
態が設定されたソースプログラムがプログラムファイル
13に格納されているものとし、これをデバッグ対象の
プログラムとしてステップ実行していく場合を説明す
る。
【0061】CPU11は、まず、このソースプログラ
ムをプログラムファイル13からメモリ12のワークエ
リア12bに読み込む(ステップ2−1)。次に、CP
U11は、ワークエリア12bから先頭行である5−1
行の情報を取得する(ステップ2−2)。次に、CPU
11は、行情報の終了を判定するが(ステップ2−
3)、ここで行情報の終了はない。
【0062】次に、CPU11は、取得した5−1行が
表示状態となっているかどうか判断するが(ステップ2
−4)、5−1行は表示状態となっているので、CPU
11は、さらにこれが見出し行であるかどうかを判断す
る(ステップ2−5)。5−1行は通常行で、見出し行
でないので、CPU11は、通常行または下位階層行を
示す記号を準備する(ステップ2−7)。
【0063】次に、CPU11は、この5−1行を表示
装置15に表示させるが、5−1行は第1階層にあるの
で、文字下げを行わずにステップ2−7で準備した通常
行を示す記号とともに表示装置15に表示する(ステッ
プ2−8)。その後、ステップ2−2に戻り、5−4行
まで上記した処理と同様の処理を行って表示装置15に
表示させる。
【0064】次に、CPU11は、5−5行の情報を取
得する(ステップ2−2)。ここで、行情報は終了して
おらず(ステップ2−3)、5−5行は表示状態となっ
ており(ステップ2−4)、CPU11は、この5−5
行が見出し行であるかどうかを判断する(ステップ2−
5)。5−5行は見出し行であるので、CPU11は、
見出し行を示す記号を準備する(ステップ2−6)。
【0065】次に、CPU11は、この5−5行を表示
装置15に表示させるが、5−5行は第1階層にあるの
で、文字下げを行わずにステップ2−6で準備した見出
し行を示す記号とともに表示装置15に表示する(ステ
ップ2−8)。その後、ステップ2−2に戻る。
【0066】次に、CPU11は、5−6行の情報を取
得する(ステップ2−2)。ここで、行情報は終了して
おらず(ステップ2−3)、5−6行は表示状態となっ
ており(ステップ2−4)、CPU11は、この5−6
行が見出し行であるかどうかを判断する(ステップ2−
5)。5−6行は見出し行であるので、CPU11は、
見出し行を示す記号を準備する(ステップ2−6)。
【0067】次に、CPU11は、この5−6行を表示
装置15に表示させるが、5−6行は第2階層にあるの
で、1文字分文字下げを行ってステップ2−6で準備し
た見出し行を示す記号とともに表示装置15に表示する
(ステップ2−8)。その後、ステップ2−2に戻る。
【0068】次に、CPU11は、5−7行の情報を取
得する(ステップ2−2)。ここで、行情報は終了して
おらず(ステップ2−3)、5−7行は非表示状態とな
っており(ステップ2−4)、CPU11は、表示を行
わず、ステップ2−2へ戻る。
【0069】次に、CPU11は、5−8行を表示装置
15に表示させるが、前述したとおりステップ2−3か
らステップ2−8に従い、ステップ2−3で行情報が終
了したと判定されるまで繰り返す。
【0070】次に、図5の for命令の下位階層行(5−
6行〜5−9行)を1ステップとしてステップ実行しよ
うとする場合について説明する。この場合には、for命
令の下位階層行(5−6行〜5−9行)を非表示に設定
する。ここで、PC記号は、5−5行の位置にあるもの
とする。そして、操作者は、表示状態/非表示状態を切
り替えるための所定の指示を入力装置14から入力す
る。
【0071】まず、CPU11は、5−5行の下位階層
行(5−6行〜5−9行)が表示状態であるか非表示状
態であるかを確認する(ステップ4−1)。5−6行〜
5−9行は表示状態にあるので、CPU11は、表示装
置15上でPC記号が付されている5−5行の下位階層
行(5−6行〜5−9行)に、本来のPC記号の位置が
あるかどうかを判別する(ステップ4−2)。
【0072】ここで、下位階層行(5−6行〜5−9
行)にはPC記号がないので、CPU11は、表示装置
15行上でのPC記号の位置はそのままとして、下位階
層行5−6行〜5−9行を非表示状態に設定して、下位
階層行(5−6行〜5−9行)が省かれたソースプログ
ラムを表示装置15上に表示させる(ステップ4−
4)。このように見出し行5−5行の下位階層行(5−
6行〜5−9行)を非表示にした状態を図6に示す。
【0073】次に、この状態でステップ実行を行う場合
を、図6を参照して説明する。ここで、PC記号は、6
−5行にあるものとする。まず、CPU11は、ステッ
プ実行をすべき6−5行の階層の状態を判断する(ステ
ップ3−1)。6−5行は下位階層を持つ見出し行であ
るので、CPU11は、見出し行である6−5行の下位
階層行(図5の5−6行〜5−9行)が表示状態である
か非表示状態であるかを判別する(ステップ3−6)。
【0074】6−5行の下位階層行は非表示状態である
ので、CPU11は、次に実行されているステートメン
トで、かつ表示されているステートメントである6−1
0行にブレークを設置する。そして、6−10行の前
(すなわち、PC記号のある6−5行からその下位の階
層で非表示状態となっている5−9行)まで、ブレーク
付き実行をする(ステップ3−8)。
【0075】CPU11は、次に実行されるステートメ
ントである6−10行が表示状態であるか非表示状態で
あるかを判別する(ステップ3−3)。6−10行は表
示状態であるので、CPU11は、次に実行されるステ
ートメントである6−10行にPC記号を移動させて表
示装置15に表示させる(ステップ3−5)。これによ
り、プロシージャ以外でも、複数のステートメントを1
ステップでステップ実行することができる。
【0076】(具体例2)この例では、図7に示すよう
な階層化されて構成され、各階層の表示状態/非表示状
態が設定されたソースプログラムがプログラムファイル
13に格納されているものとし、これをデバッグ対象の
プログラムとしてステップ実行していく場合を説明す
る。図7において、見出し行である7−6行は、ステー
トメントを含まないコメント行であるものとする。
【0077】図7に示すように、7−5行にPC記号が
あり、この次に実行される下位階層(7−7行〜7−1
0行)を1ステップとして実行しようとする場合、ま
ず、見出し行である7−6行の下位階層行(7−7行〜
7−10行)を非表示状態に設定する。
【0078】この場合、まず、CPU11は、7−6行
の下位階層行(7−7行〜7−10行)が表示状態であ
るか非表示状態であるかを確認する(ステップ4−
1)。7−7行〜7−10行は表示状態にあるので、C
PU11は、表示装置15上で下位階層行(7−7行〜
7−10行)に、本来のPC記号の位置があるかどうか
を判別する(ステップ4−2)。
【0079】ここで、下位階層行(7−7行〜7−10
行)にはPC記号がないので、CPU11は、表示装置
15行上でのPC記号の位置はそのままとして、下位階
層行7−7行〜7−10行を非表示状態に設定して、下
位階層行(7−7行〜7−10行)が省かれたソースプ
ログラムを表示装置15上に表示させる(ステップ4−
4)。同様にして7−11行の下位階層行(7−12行
〜7−14行)も非表示状態にさせる。このように見出
し行7−6行の下位階層行(7−7行〜7−10行)を
非表示にした状態を図8に示す。
【0080】次に、この状態でステップ実行を行う場合
を、図8を参照して説明する。ここで、PC記号は、8
−5行にあるものとする。まず、CPU11は、ステッ
プ実行をすべき8−5行の階層の状態を確認する(ステ
ップ3−1)。8−5行は下位階層を持たない通常行で
あるので、CPU11は、8−5行のステートメント
“nCnt”を1ステップとして実行する(ステップ3−
2)。
【0081】CPU11は、次の8−6がコメント行で
あるため、次に実行されるステートメントである8−7
行が表示状態であるか非表示状態であるかを判別する
(ステップ3−3)。8−7行は非表示状態であるた
め、CPU11は、実際のPC記号の位置(8−7行を
示す位置)をワークエリア12bに保存して、図8に波
線で示す疑似PC記号を8−6行に付したソースプログ
ラムを表示装置15に表示させる(ステップ3−4)。
【0082】この状態から操作者がさらに入力装置14
からステップ実行の指示を入力すると、疑似PC記号が
付されている8−6行は見出し行であるので、CPU1
1は、次に実行されるステートメントである8−7行の
階層の状態を判別する(ステップ3−1)。8−7行は
非表示状態であるので、自分より上の階層でかつ次に実
行されるステートメントである7−12行(図8では、
非表示状態)にブレークを設置し、ブレーク付き実行を
行う(ステップ3−8)。
【0083】次に、CPU11は、次に実行されるステ
ートメントである7−12行が表示状態であるか非表示
状態であるかを判別する(ステップ3−3)。ここで、
7−12行が非表示状態であるため、CPU11は、8
−11行に疑似PC記号に表示させる(ステップ3−
4)。すなわち、図9に示すように、9−11行に疑似
PC記号が付されたソースプログラムが、表示装置15
上に表示されることとなる。このように、見出し行がコ
メント行であった場合でも、ステップ実行をすることが
できる。
【0084】(具体例3)この例では、図10に示すよ
うに階層化されて構成され、各階層の表示状態/非表示
状態が設定されたソースプログラムがプログラムファイ
ル13に格納されているものとし、これをデバッグ対象
のプログラムとしてステップ実行していく場合を説明す
る。ここで、当初PC記号が付されている10−6行
は、見出し行である10−5行の下位階層行であるもの
とする。
【0085】図10に示すように、見出し行である10
−5行の下位階層行の10−6行にPC記号があり、1
0−5行の if命令以下の下位階層行(10−6行〜1
0−19行)を1ステップとして実行しようとする場
合、まず、下位階層行(10−6行〜10−19行)を
非表示状態に設定する。
【0086】この場合、まず、CPU11は、10−5
行の下位階層行(10−6行〜10−19行)が表示状
態であるか非表示状態であるかを確認する(ステップ4
−1)。10−6行〜10−19行は表示状態にあるの
で、CPU11は、表示装置15上で下位階層行(10
−6行〜10−19行)に、本来のPC記号の位置があ
るかどうかを判別する(ステップ4−2)。
【0087】ここで、下位階層行である10−6行にP
C記号があるので、CPU11は、10−6行を指し示
す実際のPC記号の位置をワークエリア13bに保存
し、10−5行へ疑似PC記号を付す(ステップ4−
3)。そして、CPU11は、、下位階層行10−6行
〜10−19行を非表示状態に設定して、下位階層行
(10−6行〜10−19行)が省かれたソースプログ
ラムを表示装置15上に表示させる(ステップ4−
4)。このようにして下位階層行(10−6行〜10−
19行)を非表示にした状態を図11に示す。
【0088】次に、この状態でステップ実行を行う場合
を、図11を参照して説明する。まず、CPU11は、
ステップ実行をすべき10−6行の階層の状態を確認す
る(ステップ3−1)。10−6行は下位階層行である
ので、CPU11は、この下位階層行が表示状態である
か非表示状態であるかを判別する(ステップ3−7)。
下位階層行は非表示状態であるため、CPU11は、次
に実行されるステートメントで、かつ表示されているス
テートメントである11−25行にブレークを設置し、
ブレーク付き実行を行う(ステップ3−8)。
【0089】CPU11は、次に実行されるステートメ
ントである11−25行が表示状態であるか非表示状態
であるかを判別する(ステップ3−3)。11−25行
は表示状態であるので、CPU11は、次に実行される
ステートメントである11−25行にPC記号を移動さ
せて表示装置15に表示させる(ステップ3−5)。こ
れにより、プロシージャ以外でも、複数のステートメン
トを1ステップでステップアウト実行することができ
る。なお、このときの表示装置15上に表示されている
ソースプログラムの状態を図12に示す。
【0090】また、図10と図11とを参照して、実際
のPC記号の位置が非表示状態の下位階層行にあり、こ
れを表示状態に変更する場合について説明する。図11
では、11−5行に疑似PC記号が設定されている。こ
の状態で操作者は、表示状態/非表示状態を切り替える
ための所定の指示を入力装置14から入力する。
【0091】まず、CPU11は、疑似PC記号が付さ
れている11−5行の下位階層行(11−6行〜11−
19行)が表示状態であるか非表示状態であるかを確認
する(ステップ4−1)。下位階層行(11−6行〜1
1−19行)は非表示状態であるので、これを表示状態
にして表示装置15上に表示させる(ステップ4−
5)。
【0092】次に、CPU11は、11−5行(10−
5行)の下位階層行(10−6行〜10−19行)に、
本来のPC記号の位置があるかどうかを判別する(ステ
ップ4−6)。本来のPC記号は、下位階層行である1
0−6行にあるので、CPU11は、11−5行(10
−5行)に付されている疑似PC記号を削除し、本来の
位置である10−6行にPC記号を付してソースプログ
ラムを表示装置15上に表示させる(ステップ4−
7)。
【0093】このように下位階層行を表示状態と非表示
状態とに切り替える場合に、実際のPC記号と疑似PC
記号とを用いて表示装置15上に表示させることで、ス
テップ実行中の行にPC記号をうまく付加して表示でき
るようにしている。
【0094】(具体例4)この例では、図13〜図15
に示すように階層化されて構成され、すべての行が表示
状態に設定されたソースプログラムがプログラムファイ
ル13に格納されているものとし、これをデバッグ対象
のプログラムとしてステップ実行していく場合を説明す
る。
【0095】図13の状態では、PC記号が付されてい
る13−6行は見出し行であり、下位階層行として13
−7行〜13−10行を有している。これら下位階層行
(13−7行〜13−10行)は、表示状態に設定され
ている。この状態で、操作者が入力装置14を操作し
て、ステップ実行の開始を指示する。
【0096】まず、CPU11は、ステップ実行すべ
き、PC記号の付された13−6行の階層の状態を判断
する(ステップ3−1)。13−6行は下位階層を持つ
見出し行であるので、CPU11は、見出し行である1
3−6行の下位階層行(13−7行〜13−10行)が
表示状態であるか非表示状態であるかを判別する(ステ
ップ3−6)。下位階層行は表示状態であるので、CP
U11は、13−6行の1ステートメントを実行する
(ステップ3−2)。
【0097】次に、CPU11は、次に実行されるべき
ステートメントを有する13−7行が表示状態であるか
非表示状態であるか判別する(ステップ3−3)。13
−7行は表示状態であるので、CPU11は、PC記号
を13−7行に移動させてソースプログラムを表示装置
15に表示させる(ステップ3−5)。このときに表示
装置15上へのソースプログラムの表示を図14に示
す。
【0098】次に、図14の状態で、操作者が再び入力
装置14を操作して、ステップ実行の開始を指示する。
CPU11は、ステップ実行すべき、PC記号の付され
た14−7行の階層の状態を判断する(ステップ3−
1)。14−7行は下位階層行であるので、CPU11
は、14−7行が表示状態であるか非表示状態であるか
を判別する(ステップ3−7)。14−7行は表示状態
であるので、CPU11は、14−7行の1ステートメ
ントを実行する(ステップ3−2)。
【0099】次に、CPU11は、次に実行されるべき
ステートメントを有する14−8行が表示状態であるか
非表示状態であるか判別する(ステップ3−3)。14
−8行は表示状態であるので、CPU11は、PC記号
を14−8行に移動させてソースプログラムを表示装置
15に表示させる(ステップ3−5)。このときに表示
装置15上へのソースプログラムの表示を図15に示
す。このように、この実施の形態にかかるデバッグ装置
では、従来のデバッグ装置で行っていたのと同様のステ
ップイン実行も可能となる。
【0100】以上説明したように、この実施の形態にか
かるデバッグ装置では、見出し行に対する下位階層行を
非表示状態に設定すれば、当該見出し行からその下位階
層行までを1ステップでステップ実行(ステップイン実
行、ステップオーバー実行及びステップアウト実行)を
することができる。このため、プロシージャ内のステー
トメント以外のステートメントも、1ステップでその複
数を実行することが可能となる。しかも、操作者は、入
力装置14から表示状態/非表示状態の設定のみを行え
ばよく、1ステップ実行される都度、プログラムの停止
位置を設定する必要もない。
【0101】また、下位階層行を非表示状態に設定する
ことにより、デバッグ対象となるプログラムのうちで操
作者が注目している必要な部分のみを分かり易く表示装
置15に表示させることができる。さらに、階層毎に文
字下げされたり、ステップ実行中の位置を示すPC記号
(または疑似PC記号)が表示されたりする。このた
め、デバッグ作業中におけるプログラム全体の見通しが
よくなる。これにより、この実施の形態にかかるデバッ
グ装置によれば、デバッグ作業を容易なものとすること
ができる。
【0102】本発明は、上記の実施の形態に限られず、
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について説明する。
【0103】上記の実施の形態では、見出し行からその
下位階層行までを1ステップで実行させるために、下位
階層行を非表示状態として表示装置15に表示させるも
のとしていた。しかしながら、例えば、そのような下位
階層行の表示階調を見出し行の表示階調よりも低くする
などして、デバッグ対象となるソースプログラムを表示
装置15上に表示させてもよい。
【0104】上記の実施の形態では、1ステートメント
毎、または下位階層を非表示状態にしている場合には、
見出し行からその下位階層までを1ステップとしてステ
ップ実行するものを説明した。これに対して、例えば、
従来技術の(4)で説明したカーソル位置によるステッ
プ実行を、これに組み合わせて行えるようにすることも
可能である。
【0105】上記の実施の形態では、図1のコンピュー
タシステム上にデバッグ装置を実現するためのプログラ
ムは、記録媒体17に格納されて提供され、媒体駆動装
置16によって記録媒体17から読み取られてメモリ1
2のプログラムエリア12aに転送されるものとしてい
た。しかしながら、このプログラムは、例えば、ネット
ワーク上のサーバ装置から搬送波に重畳して該ネットワ
ークを介して配信されるものとしてもよい。
【0106】
【発明の効果】以上説明したように、本発明によれば、
プロシージャ内のステートメント以外のステートメント
も、1ステップでその複数を実行することが可能とな
る。しかも、操作者は、表示状態設定手段による設定操
作のみを行えばよく、1ステップ実行される都度、プロ
グラムの停止位置を設定する必要もない。
【0107】また、表示状態/非表示状態の設定によ
り、デバッグ対象となるプログラムのうちで操作者が注
目している必要な部分のみを表示させることができる。
このため、デバッグ作業中におけるプログラム全体の見
通しがよくなり、デバッグ作業を容易にすることができ
る。
【図面の簡単な説明】
【図1】(a)は、本発明の実施の形態にかかるデバッ
グ装置を実現するためのコンピュータシステムを示すブ
ロック図であり、(b)は、本発明の第1の実施の形態
にかかるデバッグ装置が実行する処理の概略構成を示す
図である。
【図2】図1(b)のステップ1−1に示す階層された
ソースプログラム表示処理を詳細に示すフローチャート
である。
【図3】図1(b)のステップ1−2に示す階層化情報
に基づくステップ実行処理を詳細に示すフローチャート
である。
【図4】下位階層表示の状態を切り替えるための処理を
示すフローチャートである。
【図5】本発明の実施の形態によるステップ実行の具体
例を説明する図である。
【図6】本発明の実施の形態によるステップ実行の具体
例を説明する図である。
【図7】本発明の実施の形態によるステップ実行の具体
例を説明する図である。
【図8】本発明の実施の形態によるステップ実行の具体
例を説明する図である。
【図9】本発明の実施の形態によるステップ実行の具体
例を説明する図である。
【図10】本発明の実施の形態によるステップ実行の具
体例を説明する図である。
【図11】本発明の実施の形態によるステップ実行の具
体例を説明する図である。
【図12】本発明の実施の形態によるステップ実行の具
体例を説明する図である。
【図13】本発明の実施の形態によるステップ実行の具
体例を説明する図である。
【図14】本発明の実施の形態によるステップ実行の具
体例を説明する図である。
【図15】本発明の実施の形態によるステップ実行の具
体例を説明する図である。
【図16】本発明の実施の形態において表示される階層
化されたプログラム、及びそのステップ実行の概略を示
す図である。
【図17】従来例におけるステップ実行機能を説明する
ためのソースプログラムの例である。
【図18】従来例におけるステップ実行機能を説明する
ためのソースプログラムの例である。
【図19】従来例におけるステップ実行機能を説明する
ためのソースプログラムの例である。
【符号の説明】
11 CPU 12 メモリ 13 プログラムファイル 14 入力装置 15 表示装置 16 媒体駆動装置 17 記録媒体

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】階層化されて構成されたデバッグ対象とな
    るプログラムを記憶するプログラム記憶手段と、 前記プログラム記憶手段に記憶されたデバッグ対象とな
    るプログラムを表示する表示手段と、 前記デバッグ対象となるプログラムに含まれるステート
    メントの前記表示手段上での表示を、第1の状態と第2
    の状態とのいずれかに設定する表示状態設定手段と、 前記表示状態設定手段での設定に従って、前記デバッグ
    対象となるプログラムをステップ実行するステップ実行
    手段とを備えることを特徴とするデバッグ装置。
  2. 【請求項2】前記第1の状態は、当該ステートメントが
    前記表示手段上に表示される表示状態であり、前記第2
    の状態は、当該ステートメントが前記表示手段上に表示
    されない非表示状態であることを特徴とする請求項1に
    記載のデバッグ装置。
  3. 【請求項3】前記プログラム記憶手段は、前記表示状態
    設定手段によって設定された各ステートメントの状態を
    さらに記憶し、 前記ステップ実行手段は、前記プログラム記憶手段に記
    憶された各ステートメントの状態を参照して、前記デバ
    ッグ対象となるプログラムをステップ実行することを特
    徴とする請求項1または2に記載のデバッグ装置。
  4. 【請求項4】前記ステップ実行手段は、前記表示状態設
    定手段によって下位の階層が第2の状態に設定されてい
    る場合に、次に第1の状態となっている階層のステート
    メントの前までを1ステップとしてステップ実行するこ
    とを特徴とする請求項1乃至3のいずれか1項に記載の
    デバッグ装置。
  5. 【請求項5】前記デバッグ対象となるプログラムは、下
    位の階層を持つ見出し行と、見出し行の下位にある下位
    階層行と、それ以外の通常行とを含み、 前記表示手段は、前記デバッグ対象となるプログラムの
    各行に、その種類に応じた記号を付して表示することを
    特徴とする請求項1乃至4のいずれか1項に記載のデバ
    ッグ装置。
  6. 【請求項6】前記表示手段は、前記デバッグ対象となる
    プログラムの各行を、その階層に応じてそれぞれ文字下
    げして表示することを特徴とする請求項1乃至5のいず
    れか1項に記載のデバッグ装置。
  7. 【請求項7】前記表示手段は、前記ステップ実行手段が
    ステップしている行に、ステップ実行中であることを示
    す所定の記号を付して表示することを特徴とする請求項
    1乃至6のいずれか1項に記載のデバッグ装置。
  8. 【請求項8】前記表示手段は、前記ステップ実行手段が
    見出し行及びその第2の状態の下位階層行をステップ実
    行しているときに、他の種類の行をステップ実行してい
    るときとは異なる記号を、当該見出し行に付して表示す
    ることを特徴とする請求項7に記載のデバッグ装置。
  9. 【請求項9】階層化されて構成されたデバッグ対象とな
    るプログラムを表示する表示ステップと、 前記デバッグ対象となるプログラムに含まれるステート
    メントの前記表示ステップにおける表示を、第1の状態
    と第2の状態とのいずれかに設定する表示状態設定ステ
    ップと、 前記表示状態設定ステップでの設定に従って、前記デバ
    ッグ対象となるプログラムをステップ実行するステップ
    実行ステップとを含むことを特徴とするデバッグ方法。
  10. 【請求項10】前記ステップ実行ステップは、前記表示
    状態設定ステップで下位の階層が第2の状態に設定され
    た場合に、次に第1の状態となっている階層のステート
    メントの前までを1ステップとしてステップ実行するこ
    とを特徴とする請求項9に記載のデバッグ方法。
  11. 【請求項11】階層化されて構成されたデバッグ対象と
    なるプログラムを表示する表示手段、 前記デバッグ対象となるプログラムに含まれるステート
    メントの前記表示手段上での表示を、第1の状態と第2
    の状態とのいずれかに設定する表示状態設定手段、及び
    前記表示状態設定手段での設定に従って、前記デバッグ
    対象となるプログラムをステップ実行するステップ実行
    手段をコンピュータ上で実現するためのプログラムを記
    録することを特徴とするコンピュータ読み取り可能な記
    録媒体。
  12. 【請求項12】前記ステップ実行手段は、前記表示状態
    設定手段によって下位の階層が第2の状態に設定されて
    いる場合に、次に第1の状態となっている階層のステー
    トメントの前までを1ステップとしてステップ実行する
    ことを特徴とする請求項11に記載のコンピュータ読み
    取り可能な記録媒体。
JP11236972A 1999-08-24 1999-08-24 デバッグ装置、方法及び記録媒体 Pending JP2001060161A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11236972A JP2001060161A (ja) 1999-08-24 1999-08-24 デバッグ装置、方法及び記録媒体
US09/644,696 US6681343B1 (en) 1999-08-24 2000-08-24 Debugging device and method as well as storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11236972A JP2001060161A (ja) 1999-08-24 1999-08-24 デバッグ装置、方法及び記録媒体

Publications (1)

Publication Number Publication Date
JP2001060161A true JP2001060161A (ja) 2001-03-06

Family

ID=17008502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11236972A Pending JP2001060161A (ja) 1999-08-24 1999-08-24 デバッグ装置、方法及び記録媒体

Country Status (2)

Country Link
US (1) US6681343B1 (ja)
JP (1) JP2001060161A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100430904C (zh) * 2003-04-21 2008-11-05 微软公司 Just-My-Code调试技术
JP2009134462A (ja) * 2007-11-29 2009-06-18 Toshiba Corp デバッグ装置及びデバッグ方法
JP2009205623A (ja) * 2008-02-29 2009-09-10 Nec Corp テキスト表示装置、テキスト表示方法及びプログラム

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231633B2 (en) * 2003-07-15 2007-06-12 Lsi Corporation Debugging with set verbosity level during read and analysis of executable code and associated comments while logging according to set verbosity level
DE602005015052D1 (de) * 2004-03-31 2009-08-06 Omron Tateisi Electronics Co Vorrichtung zur Entwicklungsunterstützung
US20070078538A1 (en) * 2005-09-30 2007-04-05 Omron Corporation Debug device
US9146832B2 (en) * 2005-10-14 2015-09-29 Oracle International Corporation Debugging functionality embedded in an application
US7979494B1 (en) 2006-11-03 2011-07-12 Quest Software, Inc. Systems and methods for monitoring messaging systems
US8676841B2 (en) * 2008-08-29 2014-03-18 Oracle International Corporation Detection of recurring non-occurrences of events using pattern matching
US8935293B2 (en) * 2009-03-02 2015-01-13 Oracle International Corporation Framework for dynamically generating tuple and page classes
US8959106B2 (en) * 2009-12-28 2015-02-17 Oracle International Corporation Class loading using java data cartridges
US9305057B2 (en) * 2009-12-28 2016-04-05 Oracle International Corporation Extensible indexing framework using data cartridges
US9430494B2 (en) * 2009-12-28 2016-08-30 Oracle International Corporation Spatial data cartridge for event processing systems
US8713049B2 (en) 2010-09-17 2014-04-29 Oracle International Corporation Support for a parameterized query/view in complex event processing
US9189280B2 (en) 2010-11-18 2015-11-17 Oracle International Corporation Tracking large numbers of moving objects in an event processing system
US8990416B2 (en) 2011-05-06 2015-03-24 Oracle International Corporation Support for a new insert stream (ISTREAM) operation in complex event processing (CEP)
US9329975B2 (en) * 2011-07-07 2016-05-03 Oracle International Corporation Continuous query language (CQL) debugger in complex event processing (CEP)
US9262479B2 (en) 2012-09-28 2016-02-16 Oracle International Corporation Join operations for continuous queries over archived views
US9563663B2 (en) 2012-09-28 2017-02-07 Oracle International Corporation Fast path evaluation of Boolean predicates
US10956422B2 (en) 2012-12-05 2021-03-23 Oracle International Corporation Integrating event processing with map-reduce
US9098587B2 (en) 2013-01-15 2015-08-04 Oracle International Corporation Variable duration non-event pattern matching
US10298444B2 (en) 2013-01-15 2019-05-21 Oracle International Corporation Variable duration windows on continuous data streams
US9047249B2 (en) 2013-02-19 2015-06-02 Oracle International Corporation Handling faults in a continuous event processing (CEP) system
US9390135B2 (en) 2013-02-19 2016-07-12 Oracle International Corporation Executing continuous event processing (CEP) queries in parallel
US9418113B2 (en) 2013-05-30 2016-08-16 Oracle International Corporation Value based windows on relations in continuous data streams
US9934279B2 (en) 2013-12-05 2018-04-03 Oracle International Corporation Pattern matching across multiple input data streams
US9244978B2 (en) 2014-06-11 2016-01-26 Oracle International Corporation Custom partitioning of a data stream
US9712645B2 (en) 2014-06-26 2017-07-18 Oracle International Corporation Embedded event processing
US9886486B2 (en) 2014-09-24 2018-02-06 Oracle International Corporation Enriching events with dynamically typed big data for event processing
US10120907B2 (en) 2014-09-24 2018-11-06 Oracle International Corporation Scaling event processing using distributed flows and map-reduce operations
WO2017018901A1 (en) 2015-07-24 2017-02-02 Oracle International Corporation Visually exploring and analyzing event streams

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053331B2 (ja) 1980-12-19 1985-11-25 富士通株式会社 計算機システム
JPS6254337A (ja) 1985-09-02 1987-03-10 Nec Corp プログラムの階層指定表示方式
JPH01255937A (ja) 1988-04-06 1989-10-12 Hitachi Ltd 実行制御条件設定方法
JPH0833846B2 (ja) 1988-08-30 1996-03-29 富士通株式会社 関数トレース・ステップトレース切り替え制御方式
JPH02118853A (ja) 1988-10-28 1990-05-07 Nec Corp プログラム表示方式
JPH02210556A (ja) 1989-02-10 1990-08-21 Fujitsu Ltd プログラム実行状態の視覚化装置
JPH0337735A (ja) 1989-07-05 1991-02-19 Toshiba Corp 構造化プログラミングのチェック方式
JPH04175926A (ja) 1990-11-08 1992-06-23 Mitsubishi Electric Corp プログラム開発用エディタ
US5410648A (en) * 1991-08-30 1995-04-25 International Business Machines Corporation Debugging system wherein multiple code views are simultaneously managed
JPH0581069A (ja) 1991-09-20 1993-04-02 Hitachi Ltd プログラムのデバツグ方法
JPH05342052A (ja) 1992-06-05 1993-12-24 Kobe Nippon Denki Software Kk デバッグ方式
JPH06314193A (ja) 1993-04-28 1994-11-08 Fujitsu Ltd 構造図記号表記リストのコンパイル方法
JPH07271565A (ja) 1994-03-25 1995-10-20 Sumitomo Metal Ind Ltd 木構造表示方法及びその装置
US5687375A (en) * 1994-10-14 1997-11-11 International Business Machines Corporation Debugging of High Performance Fortran programs with backup breakpoints
JPH08272648A (ja) * 1994-12-29 1996-10-18 Hitachi Ltd デバッグコマンドファイルを自動的に生成する方法、およびデバッグコマンドファイルにおいてブレークポイントを自動的に再生成する装置
US5652899A (en) * 1995-03-03 1997-07-29 International Business Machines Corporation Software understanding aid for generating and displaying simiplified code flow paths with respect to target code statements
JPH08286897A (ja) 1995-04-19 1996-11-01 Toshiba Corp 階層構造表示機能を有するプログラム編集装置
JPH096644A (ja) 1995-06-16 1997-01-10 Hitachi Ltd ソフトウエアデバッグ方法
US5956479A (en) * 1995-11-13 1999-09-21 Object Technology Licensing Corporation Demand based generation of symbolic information
US6091896A (en) * 1995-12-22 2000-07-18 Hewlett-Packard Company Debugging optimized code using data change points
US5812759A (en) * 1996-11-08 1998-09-22 Allen Bradley Company, Inc. Fault handling with loaded functions
EP0939368B1 (en) * 1998-02-27 2003-06-04 Hitachi, Ltd. Program debugging
US6216237B1 (en) * 1998-06-19 2001-04-10 Lucent Technologies Inc. Distributed indirect software instrumentation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100430904C (zh) * 2003-04-21 2008-11-05 微软公司 Just-My-Code调试技术
JP2009134462A (ja) * 2007-11-29 2009-06-18 Toshiba Corp デバッグ装置及びデバッグ方法
US8370810B2 (en) 2007-11-29 2013-02-05 Kabushiki Kaisha Toshiba Debugging device and debugging method
JP2009205623A (ja) * 2008-02-29 2009-09-10 Nec Corp テキスト表示装置、テキスト表示方法及びプログラム

Also Published As

Publication number Publication date
US6681343B1 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
JP2001060161A (ja) デバッグ装置、方法及び記録媒体
US9875009B2 (en) Hierarchically-organized control galleries
JP2967961B2 (ja) 月別の予定表表示の提示方法
CN100442274C (zh) 用于编辑标记语言文档的方法和数据处理系统
RU2004100523A (ru) Средство разработки активного содержимого: исполнение задач и структурированного содержимого
KR20030070685A (ko) 그래픽 사용자 인터페이스의 변경 방법 및 이를 위한기록매체
US8898631B2 (en) Editor with commands for automatically disabling and enabling program code portions
CA1277038C (en) Return to the previous revision point in document editing
EP0497327B1 (en) An animation display processor
CN114153442A (zh) 基于可视化组件的大屏可视化页面配置方法和系统
JPH09198370A (ja) マルチメディアシナリオ編集装置
JP3697274B2 (ja) ソフトウェア開発支援装置
JP2002342113A (ja) プログラム実行状況表示方法及びその実施装置並びにその処理プログラム
JPS62172444A (ja) 複数言語メツセ−ジ制御方式
JP6097118B2 (ja) プログラム変換装置、プログラム実行装置、プログラム変換方法および変換プログラム
JP4984904B2 (ja) 状態表示装置、状態表示方法及びプログラム
JP3969926B2 (ja) 帳票作成装置、帳票作成方法、および記憶媒体
JPH07334358A (ja) 手順編集装置
JP2668052B2 (ja) 複数種のプロッタ装置への出力制御方法
JPH04294424A (ja) コンピュータシステムの対話的画面制御装置
JP3129889B2 (ja) 数値制御装置
JPH086928A (ja) 文書処理方法及び装置
JP3376950B2 (ja) 画面生成装置
JP2008141298A (ja) アイテム編集装置、アイテム編集方法及びプログラム
JPH10177476A (ja) メニュー作成装置、メニュー作成方法およびメニュー作 成用プログラムを記憶した記憶媒体

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309