JP2001053217A - 三次元半導体装置用スタックキャリアおよび三次元半導体装置 - Google Patents
三次元半導体装置用スタックキャリアおよび三次元半導体装置Info
- Publication number
- JP2001053217A JP2001053217A JP11225862A JP22586299A JP2001053217A JP 2001053217 A JP2001053217 A JP 2001053217A JP 11225862 A JP11225862 A JP 11225862A JP 22586299 A JP22586299 A JP 22586299A JP 2001053217 A JP2001053217 A JP 2001053217A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- pads
- specific
- semiconductor device
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 同一の回路パターンを形成して各スタックキ
ャリアの半導体チップを個別に選択できるようにする。 【解決手段】 スタックキャリア１８の上面２０および
下面２２の特定スタックパッド９ないし１２は、各スタ
ックキャリア１８に搭載された半導体チップ１３０を選
択するために用いられ、点線２４のように、上面２０の
特定スタックパッドのそれぞれは、１配列ピッチ分だけ
右方向にずれた、下面２２の特定スタックパッドに、回
路パターンおよびスルーホールにより接続されている。
下面２２のスタックパッド９は各スタックキャリア１８
上の半導体チップ１３０のチップセレクト端子に接続さ
れている。よって最下段のスタックキャリア１８下面の
スタックパッド９ないし１２はそれぞれ最下段、２段
目、３段目、最上段の各半導体チップ１３０のチップセ
レクト端子に接続されている。
ャリアの半導体チップを個別に選択できるようにする。 【解決手段】 スタックキャリア１８の上面２０および
下面２２の特定スタックパッド９ないし１２は、各スタ
ックキャリア１８に搭載された半導体チップ１３０を選
択するために用いられ、点線２４のように、上面２０の
特定スタックパッドのそれぞれは、１配列ピッチ分だけ
右方向にずれた、下面２２の特定スタックパッドに、回
路パターンおよびスルーホールにより接続されている。
下面２２のスタックパッド９は各スタックキャリア１８
上の半導体チップ１３０のチップセレクト端子に接続さ
れている。よって最下段のスタックキャリア１８下面の
スタックパッド９ないし１２はそれぞれ最下段、２段
目、３段目、最上段の各半導体チップ１３０のチップセ
レクト端子に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、三次元半導体装置
用スタックキャリアおよび同スタックキャリアを用いた
三次元半導体装置に関するものである。
用スタックキャリアおよび同スタックキャリアを用いた
三次元半導体装置に関するものである。
【０００２】
【従来の技術】図６は従来の三次元半導体装置の一例を
示す正面図、図７は図６の三次元半導体装置を構成する
スタックキャリア（回路基板）を示す平面図、図８の
（Ａ）ないし（Ｄ）は各スタックキャリア上の回路パタ
ーンを示す透視平面図である。図６に示した三次元半導
体装置１１８は、４枚のスタックキャリア１２０、１２
２、１２４、１２６をマザーボード１２８上に積み重ね
て構成されている。各スタックキャリアは、図７に示し
たように、平面視矩形に形成され、その各長辺に沿って
１６のスタックパッド１ないし１６が配列されている。
図７は各スタックキャリアの上面を示しており、図にお
ける上側の長辺に沿ってスタックパッド１ないし８が一
定の配列ピッチで配置され、図における下側の長辺に沿
ってスタックパッド９ないし１６が一定の配列ピッチで
配置されている。
示す正面図、図７は図６の三次元半導体装置を構成する
スタックキャリア（回路基板）を示す平面図、図８の
（Ａ）ないし（Ｄ）は各スタックキャリア上の回路パタ
ーンを示す透視平面図である。図６に示した三次元半導
体装置１１８は、４枚のスタックキャリア１２０、１２
２、１２４、１２６をマザーボード１２８上に積み重ね
て構成されている。各スタックキャリアは、図７に示し
たように、平面視矩形に形成され、その各長辺に沿って
１６のスタックパッド１ないし１６が配列されている。
図７は各スタックキャリアの上面を示しており、図にお
ける上側の長辺に沿ってスタックパッド１ないし８が一
定の配列ピッチで配置され、図における下側の長辺に沿
ってスタックパッド９ないし１６が一定の配列ピッチで
配置されている。
【０００３】そして各スタックキャリアの下面にも同様
に１６のスタックパッドが配列され、下面の各スタック
パッドは上面の各スタックパッドの真下の位置に配置さ
れ、上面の各スタックパッド１ないし１６とそれぞれの
真下のスタックパッドとはスルーホールによって電気的
に接続されている。
に１６のスタックパッドが配列され、下面の各スタック
パッドは上面の各スタックパッドの真下の位置に配置さ
れ、上面の各スタックパッド１ないし１６とそれぞれの
真下のスタックパッドとはスルーホールによって電気的
に接続されている。
【０００４】三次元半導体装置１１８は、図６に示した
ように、このようなスタックキャリア１２０、１２２、
１２４、１２６を、各スタックパッドの位置が一致する
状態でマザーボード１２８上に積み重ねて構成されてい
る。各スタックキャリアには、その下面にたとえばメモ
リチップである半導体チップ１３０が搭載され、そのチ
ップセレクト端子は、各スタックキャリアごとに異なる
スタックパッドに接続され、各スタックキャリアの半導
体チップ１３０が個別に選択できるようになっている。
ように、このようなスタックキャリア１２０、１２２、
１２４、１２６を、各スタックパッドの位置が一致する
状態でマザーボード１２８上に積み重ねて構成されてい
る。各スタックキャリアには、その下面にたとえばメモ
リチップである半導体チップ１３０が搭載され、そのチ
ップセレクト端子は、各スタックキャリアごとに異なる
スタックパッドに接続され、各スタックキャリアの半導
体チップ１３０が個別に選択できるようになっている。
【０００５】そのため、もっとも下段のスタックキャリ
ア１２０では、図８の（Ａ）に示したように、半導体チ
ップ１３０のチップセレクト端子１３２とスタックパッ
ド９とを接続する回路パターン１３４がスタックキャリ
アの下面に形成されている。なお、図８は透視平面図で
あるため、三次元半導体装置１１８を上から見た場合の
各スタックキャリアの下面が示されている。下から２段
目のスタックキャリア１２２では、図８の（Ｂ）に示し
たように、半導体チップ１３０のチップセレクト端子１
３２とスタックパッド１０とを接続する回路パターン１
３６がスタックキャリアの下面に形成されている。ま
た、下から３段目のスタックキャリア１２４では、図８
の（Ｃ）に示したように、半導体チップ１３０のチップ
セレクト端子１３２とスタックパッド１１とを接続する
回路パターン１３８がスタックキャリアの下面に形成さ
れている。そして、最上段のスタックキャリア１２６で
は、図８の（Ｄ）に示したように、半導体チップ１３０
のチップセレクト端子１３２とスタックパッド１２とを
接続する回路パターン１４０がスタックキャリアの下面
に形成されている。
ア１２０では、図８の（Ａ）に示したように、半導体チ
ップ１３０のチップセレクト端子１３２とスタックパッ
ド９とを接続する回路パターン１３４がスタックキャリ
アの下面に形成されている。なお、図８は透視平面図で
あるため、三次元半導体装置１１８を上から見た場合の
各スタックキャリアの下面が示されている。下から２段
目のスタックキャリア１２２では、図８の（Ｂ）に示し
たように、半導体チップ１３０のチップセレクト端子１
３２とスタックパッド１０とを接続する回路パターン１
３６がスタックキャリアの下面に形成されている。ま
た、下から３段目のスタックキャリア１２４では、図８
の（Ｃ）に示したように、半導体チップ１３０のチップ
セレクト端子１３２とスタックパッド１１とを接続する
回路パターン１３８がスタックキャリアの下面に形成さ
れている。そして、最上段のスタックキャリア１２６で
は、図８の（Ｄ）に示したように、半導体チップ１３０
のチップセレクト端子１３２とスタックパッド１２とを
接続する回路パターン１４０がスタックキャリアの下面
に形成されている。
【０００６】その結果、図６に示したように、最下段の
スタックキャリア１２０に搭載された半導体チップ１３
０のチップセレクト端子１３２は、下面のスタックパッ
ド９によりマザーボード１２８上の回路に接続され、２
段目の半導体チップ１３０のチップセレクト端子１３２
は点線で示した経路１４２によってマザーボード１２８
に接続され、３段目および最上段の半導体チップ１３０
のチップセレクト端子１３２はそれぞれ経路１４４、経
路１４６によってマザーボード１２８に接続される。
スタックキャリア１２０に搭載された半導体チップ１３
０のチップセレクト端子１３２は、下面のスタックパッ
ド９によりマザーボード１２８上の回路に接続され、２
段目の半導体チップ１３０のチップセレクト端子１３２
は点線で示した経路１４２によってマザーボード１２８
に接続され、３段目および最上段の半導体チップ１３０
のチップセレクト端子１３２はそれぞれ経路１４４、経
路１４６によってマザーボード１２８に接続される。
【０００７】このように半導体チップ１３０のチップセ
レクト端子１３２に接続されるスタックパッド以外のス
タックパッドには、たとえば半導体チップ１３０のデー
タ端子やアドレス端子が接続され、それらは図６に点線
で示した経路１４８によってマザーボード１２８に接続
される。
レクト端子１３２に接続されるスタックパッド以外のス
タックパッドには、たとえば半導体チップ１３０のデー
タ端子やアドレス端子が接続され、それらは図６に点線
で示した経路１４８によってマザーボード１２８に接続
される。
【０００８】
【発明が解決しようとする課題】しかし、このような従
来の三次元半導体装置１１８では、各スタックキャリア
には異なる回路パターン１３４、１３６、１３８、１４
０を形成する必要があるため、各スタックキャリアはそ
れぞれ個別にパターン設計し、異なるガラスマスクを作
成して製作する必要がある。また、製作後の電気的な検
査も各スタックキャリアごとに異なる手順で行わなけれ
ばならない。そのため、製作における初期コストが高
く、この点での改善が望まれていた。
来の三次元半導体装置１１８では、各スタックキャリア
には異なる回路パターン１３４、１３６、１３８、１４
０を形成する必要があるため、各スタックキャリアはそ
れぞれ個別にパターン設計し、異なるガラスマスクを作
成して製作する必要がある。また、製作後の電気的な検
査も各スタックキャリアごとに異なる手順で行わなけれ
ばならない。そのため、製作における初期コストが高
く、この点での改善が望まれていた。
【０００９】さらに、４種類のスタックキャリアの良品
率に差が存在すると、三次元半導体装置１１８の完成率
は、良品率がもっとも低いスタックキャリアの良品数量
によって決まってしまい、三次元半導体装置１１８の完
成率が低下する結果となっていた。また、完成率が低い
と、出荷できない部品や製品が増えるので不動在庫が増
大し、結局、製造コストの上昇を招いていた。そして、
各スタックキャリアが相互に異なる部品であるため、個
別に管理しなければならず、管理コストが上昇してい
た。
率に差が存在すると、三次元半導体装置１１８の完成率
は、良品率がもっとも低いスタックキャリアの良品数量
によって決まってしまい、三次元半導体装置１１８の完
成率が低下する結果となっていた。また、完成率が低い
と、出荷できない部品や製品が増えるので不動在庫が増
大し、結局、製造コストの上昇を招いていた。そして、
各スタックキャリアが相互に異なる部品であるため、個
別に管理しなければならず、管理コストが上昇してい
た。
【００１０】本発明はこのような問題を解決するために
なされたもので、その目的は、同一の回路パターンを有
して各スタックキャリアの半導体チップを個別に選択で
きるようにした三次元半導体装置用スタックキャリア、
および同三次元半導体装置用スタックキャリアを用いた
三次元半導体装置を提供することにある。
なされたもので、その目的は、同一の回路パターンを有
して各スタックキャリアの半導体チップを個別に選択で
きるようにした三次元半導体装置用スタックキャリア、
および同三次元半導体装置用スタックキャリアを用いた
三次元半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、上記目的を達
成するため、搭載される半導体チップと電気的に接続す
る複数のスタックパッドが上面および下面のそれぞれに
間隔をおいてほぼ一列に配設され、下面の各パッドは対
応する上面のスタックパッドのほぼ真下に配置されてい
る、三次元半導体装置用のスタックキャリアであって、
所定数の上面および下面の特定スタックパッドは、半導
体チップを選択するために設けられ、上面の前記特定ス
タックパッドは、それぞれのほぼ真下の下面に配置され
た前記特定スタックパッドと電気的に絶縁され、上面の
前記特定スタックパッドのそれぞれは、１または２以上
の一定の配列ピッチ分だけ同一方向にずれた下面の前記
特定スタックパッドに電気的に接続されていることを特
徴とする。
成するため、搭載される半導体チップと電気的に接続す
る複数のスタックパッドが上面および下面のそれぞれに
間隔をおいてほぼ一列に配設され、下面の各パッドは対
応する上面のスタックパッドのほぼ真下に配置されてい
る、三次元半導体装置用のスタックキャリアであって、
所定数の上面および下面の特定スタックパッドは、半導
体チップを選択するために設けられ、上面の前記特定ス
タックパッドは、それぞれのほぼ真下の下面に配置され
た前記特定スタックパッドと電気的に絶縁され、上面の
前記特定スタックパッドのそれぞれは、１または２以上
の一定の配列ピッチ分だけ同一方向にずれた下面の前記
特定スタックパッドに電気的に接続されていることを特
徴とする。
【００１２】また、本発明は、搭載される半導体チップ
と電気的に接続する複数のスタックパッドが上面および
下面のそれぞれに間隔をおいてほぼ一列に配設され、下
面の各パッドは対応する上面のスタックパッドのほぼ真
下に配置されている、三次元半導体装置用のスタックキ
ャリアであって、所定数の上面および下面の特定スタッ
クパッドは、半導体チップを選択するために設けられ、
上面の前記特定スタックパッドは、それぞれのほぼ真下
の下面に配置された前記特定スタックパッドと電気的に
絶縁され、上面の前記特定スタックパッドのそれぞれ
は、１または２以上の一定の配列ピッチ分だけ同一方向
にずれた下面の前記特定スタックパッドに電気的に接続
されている複数の三次元半導体装置用スタックキャリア
と、マザーボードとを含み、前記スタックキャリアのそ
れぞれに半導体チップが搭載され、前記複数のスタック
キャリアは、前記マザーボード上に重ねて配置され、各
スタックキャリアは、上面の前記特定スタックパッドの
それぞれの位置が、その上に配置されたスタックキャリ
アの下面の前記特定スタックパッドの位置に一致するよ
うに配置され、上面の前記特定スタックパッドはそれぞ
れ、１段上に配置されたスタックキャリアの下面の同一
位置の前記特定スタックパッドに電気的に接続されてい
ることを特徴とする。
と電気的に接続する複数のスタックパッドが上面および
下面のそれぞれに間隔をおいてほぼ一列に配設され、下
面の各パッドは対応する上面のスタックパッドのほぼ真
下に配置されている、三次元半導体装置用のスタックキ
ャリアであって、所定数の上面および下面の特定スタッ
クパッドは、半導体チップを選択するために設けられ、
上面の前記特定スタックパッドは、それぞれのほぼ真下
の下面に配置された前記特定スタックパッドと電気的に
絶縁され、上面の前記特定スタックパッドのそれぞれ
は、１または２以上の一定の配列ピッチ分だけ同一方向
にずれた下面の前記特定スタックパッドに電気的に接続
されている複数の三次元半導体装置用スタックキャリア
と、マザーボードとを含み、前記スタックキャリアのそ
れぞれに半導体チップが搭載され、前記複数のスタック
キャリアは、前記マザーボード上に重ねて配置され、各
スタックキャリアは、上面の前記特定スタックパッドの
それぞれの位置が、その上に配置されたスタックキャリ
アの下面の前記特定スタックパッドの位置に一致するよ
うに配置され、上面の前記特定スタックパッドはそれぞ
れ、１段上に配置されたスタックキャリアの下面の同一
位置の前記特定スタックパッドに電気的に接続されてい
ることを特徴とする。
【００１３】本発明の三次元半導体装置用スタックキャ
リアにより構成した本発明の三次元半導体装置では、各
スタックキャリアの上面の特定スタックパッドは、１ま
たは２以上の配列ピッチ分だけずれた、下面の特定スタ
ックパッドにそれぞれ接続され、そして半導体チップの
チップセレクト端子は下面または上面における、配列の
端部の特定スタックパッドに接続されているので、最下
段の下面の特定スタックパッドはそれぞれ、各段のスタ
ックキャリアに搭載された半導体チップのチップセレク
ト端子に個別に電気的に接続されている。したがって、
マザーボード側では、これらの特定スタックパッドを通
じて各スタックキャリアの半導体チップに電気信号を送
り、各半導体チップを個別に選択することができる。
リアにより構成した本発明の三次元半導体装置では、各
スタックキャリアの上面の特定スタックパッドは、１ま
たは２以上の配列ピッチ分だけずれた、下面の特定スタ
ックパッドにそれぞれ接続され、そして半導体チップの
チップセレクト端子は下面または上面における、配列の
端部の特定スタックパッドに接続されているので、最下
段の下面の特定スタックパッドはそれぞれ、各段のスタ
ックキャリアに搭載された半導体チップのチップセレク
ト端子に個別に電気的に接続されている。したがって、
マザーボード側では、これらの特定スタックパッドを通
じて各スタックキャリアの半導体チップに電気信号を送
り、各半導体チップを個別に選択することができる。
【００１４】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明による三次元
半導体装置用スタックキャリアの一例を示す側面図、図
２は図１の三次元半導体装置用スタックキャリアの平面
図、図３は図１の三次元半導体装置用スタックキャリア
の透視平面図、図４は図１の三次元半導体装置用スタッ
クキャリアの断面側面図、図５は図１の三次元半導体装
置用スタックキャリアを用いて構成した本発明の三次元
半導体装置の一例を示す正面図である。図中、図６ない
し図８と同一の要素には同一の符号が付されている。
て図面を参照して説明する。図１は本発明による三次元
半導体装置用スタックキャリアの一例を示す側面図、図
２は図１の三次元半導体装置用スタックキャリアの平面
図、図３は図１の三次元半導体装置用スタックキャリア
の透視平面図、図４は図１の三次元半導体装置用スタッ
クキャリアの断面側面図、図５は図１の三次元半導体装
置用スタックキャリアを用いて構成した本発明の三次元
半導体装置の一例を示す正面図である。図中、図６ない
し図８と同一の要素には同一の符号が付されている。
【００１５】図１ないし図４に示したように、本実施の
形態例の三次元半導体装置用のスタックキャリア１８に
おいても、従来と同様、搭載される半導体チップ１３０
と電気的に接続する複数のスタックパッド１ないし１６
が上面２０および下面２２のそれぞれに間隔をおいてほ
ぼ一列に配設され、下面２２の各パッドは対応する上面
２０のスタックパッドのほぼ真下に配置されている。詳
しくは、図２に示したように、スタックキャリア１８の
上面２０では、図における上側の長辺に沿ってスタック
パッド１ないし８が一定の配列ピッチで配置され、図に
おける下側の長辺に沿ってスタックパッド９ないし１６
が一定の配列ピッチで配置されている。
形態例の三次元半導体装置用のスタックキャリア１８に
おいても、従来と同様、搭載される半導体チップ１３０
と電気的に接続する複数のスタックパッド１ないし１６
が上面２０および下面２２のそれぞれに間隔をおいてほ
ぼ一列に配設され、下面２２の各パッドは対応する上面
２０のスタックパッドのほぼ真下に配置されている。詳
しくは、図２に示したように、スタックキャリア１８の
上面２０では、図における上側の長辺に沿ってスタック
パッド１ないし８が一定の配列ピッチで配置され、図に
おける下側の長辺に沿ってスタックパッド９ないし１６
が一定の配列ピッチで配置されている。
【００１６】一方、図３に示したように、スタックキャ
リア１８の下面２２にも同様にスタックパッド１ないし
１６が配列され、下面２２の各スタックパッドは上面２
０の各スタックパッドの真下の位置に配置されている。
そして、本実施の形態例では、スタックキャリア１８の
上面２０および下面２２のスタックパッド９ないし１２
がチップセレクタ用の特定スタックパッドであり、各ス
タックキャリア１８の上面２０の特定スタックパッド９
ないし１２は、それぞれのほぼ真下の下面２２に配置さ
れた特定スタックパッド９ないし１２とは電気的に絶縁
されている。
リア１８の下面２２にも同様にスタックパッド１ないし
１６が配列され、下面２２の各スタックパッドは上面２
０の各スタックパッドの真下の位置に配置されている。
そして、本実施の形態例では、スタックキャリア１８の
上面２０および下面２２のスタックパッド９ないし１２
がチップセレクタ用の特定スタックパッドであり、各ス
タックキャリア１８の上面２０の特定スタックパッド９
ないし１２は、それぞれのほぼ真下の下面２２に配置さ
れた特定スタックパッド９ないし１２とは電気的に絶縁
されている。
【００１７】一方、上面２０の特定スタックパッドのそ
れぞれは、本実施の形態例では１配列ピッチ分だけ図に
おける右方向にずれた、下面２２の特定スタックパッド
に電気的に接続されている。図１はこの接続状態を示し
ており、各点線２４で結ばれた上面２０の特定スタック
パッド９、１０、１１と、下面２２の特定スタックパッ
ド１０、１１、１２とがそれぞれ電気的に接続されてい
る。
れぞれは、本実施の形態例では１配列ピッチ分だけ図に
おける右方向にずれた、下面２２の特定スタックパッド
に電気的に接続されている。図１はこの接続状態を示し
ており、各点線２４で結ばれた上面２０の特定スタック
パッド９、１０、１１と、下面２２の特定スタックパッ
ド１０、１１、１２とがそれぞれ電気的に接続されてい
る。
【００１８】このような接続は具体的には次のようにし
て実現されている。すなわち、特定スタックパッド９、
１０、１１の近傍には各スタックパッドに対応して３つ
のスルーホール２６、２８、３０が形成され、スタック
キャリア１８の上面２０では、図２に示したように、特
定スタックパッド９、１０、１１は回路パターン３２に
よって、それぞれスルーホール２６、２８、３０と接続
され、一方、スタックキャリア１８の下面２２では、図
３に示したように、回路パターン３２によって各スルー
ホール２６、２８、３０と各特定スタックパッド１０、
１１、１２とがそれぞれ接続されている。
て実現されている。すなわち、特定スタックパッド９、
１０、１１の近傍には各スタックパッドに対応して３つ
のスルーホール２６、２８、３０が形成され、スタック
キャリア１８の上面２０では、図２に示したように、特
定スタックパッド９、１０、１１は回路パターン３２に
よって、それぞれスルーホール２６、２８、３０と接続
され、一方、スタックキャリア１８の下面２２では、図
３に示したように、回路パターン３２によって各スルー
ホール２６、２８、３０と各特定スタックパッド１０、
１１、１２とがそれぞれ接続されている。
【００１９】本実施の形態例では、図３に示したよう
に、半導体チップ１３０はスタックキャリア１８の下面
２２に搭載されており、この半導体チップ１３０のチッ
プセレクト端子１３２は、下面２２上の回路パターン３
４により、下面２２における特定スタックパッド９ない
し１２の配列の左端に配置されたスタックパッド９に接
続されている。一方、スタックキャリア１８の上面２０
のスタックパッド１ないし１３と、これらスタックパッ
ドのそれぞれのほぼ真下の下面２２に配置された各スタ
ックパッド１ないし１３との間にはスルーホール２８
（図４）が形成され、上面２０のスタックパッド１ない
し１３とそれぞれのほぼ真下の下面２２のスタックパッ
ド１ないし１３とは従来通り電気的に接続されている。
に、半導体チップ１３０はスタックキャリア１８の下面
２２に搭載されており、この半導体チップ１３０のチッ
プセレクト端子１３２は、下面２２上の回路パターン３
４により、下面２２における特定スタックパッド９ない
し１２の配列の左端に配置されたスタックパッド９に接
続されている。一方、スタックキャリア１８の上面２０
のスタックパッド１ないし１３と、これらスタックパッ
ドのそれぞれのほぼ真下の下面２２に配置された各スタ
ックパッド１ないし１３との間にはスルーホール２８
（図４）が形成され、上面２０のスタックパッド１ない
し１３とそれぞれのほぼ真下の下面２２のスタックパッ
ド１ないし１３とは従来通り電気的に接続されている。
【００２０】図５に示したように、本発明の実施の形態
例の三次元半導体装置３６はこのようなスタックキャリ
ア１８を４枚積み重ねて構成されている。各スタックキ
ャリア１８には、その下面２２にたとえばメモリチップ
である半導体チップ１３０が搭載され、そのチップセレ
クト端子は、上述のようにいずれのスタックキャリア１
８においても下面２２の特定スタックパッド９に接続さ
れている。
例の三次元半導体装置３６はこのようなスタックキャリ
ア１８を４枚積み重ねて構成されている。各スタックキ
ャリア１８には、その下面２２にたとえばメモリチップ
である半導体チップ１３０が搭載され、そのチップセレ
クト端子は、上述のようにいずれのスタックキャリア１
８においても下面２２の特定スタックパッド９に接続さ
れている。
【００２１】そして各スタックキャリア１８は、上面２
０のスタックパッドのそれぞれの位置が、その上に配置
されたスタックキャリア１８の下面２２のスタックパッ
ドの位置に一致するように配置されている。各スタック
キャリア１８の上面２０のスタックパッドと、１段上に
配置されたスタックキャリア１８の下面２２の同一位置
のスタックパッドとは、接続材料２３を介して当接して
おり、同接続材料２３によって電気的、かつ機械的に接
続されている。この接続は、接続材料としてたとえば半
田、導電性樹脂、異方性導電樹脂などを用いて、熱圧着
法、リフロー法、加熱硬化法などを行って実現すること
ができる。
０のスタックパッドのそれぞれの位置が、その上に配置
されたスタックキャリア１８の下面２２のスタックパッ
ドの位置に一致するように配置されている。各スタック
キャリア１８の上面２０のスタックパッドと、１段上に
配置されたスタックキャリア１８の下面２２の同一位置
のスタックパッドとは、接続材料２３を介して当接して
おり、同接続材料２３によって電気的、かつ機械的に接
続されている。この接続は、接続材料としてたとえば半
田、導電性樹脂、異方性導電樹脂などを用いて、熱圧着
法、リフロー法、加熱硬化法などを行って実現すること
ができる。
【００２２】三次元半導体装置３６では、各スタックキ
ャリア１８の上面２０の特定スタックパッド９ないし１
１は、図５に点線２４で示したように、１配列ピッチず
れた下面２２の特定スタックパッド１０ないし１２にそ
れぞれ接続され、そして半導体チップ１３０のチップセ
レクト端子は上述のように下面２２の特定スタックパッ
ド９に接続されているので、最下段のスタックキャリア
２２の特定スタックパッド９、１０、１１、１２がそれ
ぞれ最下段、２段目、３段目、最上段の各スタックキャ
リア１８に搭載された半導体チップ１３０のチップセレ
クト端子に電気的に接続されている。したがって、マザ
ーボード１２８側では、これらの特定スタックパッド９
ないし１２およびこれらの特定スタックパッドに接続す
るマザーボード１２８上のパッド１５０、１５２、１５
４、１５６を通じて各スタックキャリア１８の半導体チ
ップ１３０に電気信号を送り、各半導体チップ１３０を
個別に選択することができる。たとえば最上段のスタッ
クキャリア２２に搭載された半導体チップ１３０のチッ
プセレクト端子は実線１６０により示した経路でマザー
ボード１２８のパッド１５６に接続されている。
ャリア１８の上面２０の特定スタックパッド９ないし１
１は、図５に点線２４で示したように、１配列ピッチず
れた下面２２の特定スタックパッド１０ないし１２にそ
れぞれ接続され、そして半導体チップ１３０のチップセ
レクト端子は上述のように下面２２の特定スタックパッ
ド９に接続されているので、最下段のスタックキャリア
２２の特定スタックパッド９、１０、１１、１２がそれ
ぞれ最下段、２段目、３段目、最上段の各スタックキャ
リア１８に搭載された半導体チップ１３０のチップセレ
クト端子に電気的に接続されている。したがって、マザ
ーボード１２８側では、これらの特定スタックパッド９
ないし１２およびこれらの特定スタックパッドに接続す
るマザーボード１２８上のパッド１５０、１５２、１５
４、１５６を通じて各スタックキャリア１８の半導体チ
ップ１３０に電気信号を送り、各半導体チップ１３０を
個別に選択することができる。たとえば最上段のスタッ
クキャリア２２に搭載された半導体チップ１３０のチッ
プセレクト端子は実線１６０により示した経路でマザー
ボード１２８のパッド１５６に接続されている。
【００２３】そして、この三次元半導体装置３６では各
スタックキャリア１８には同一の回路パターンが形成さ
れており４枚のスタックキャリア１８は同一種類の部品
であるから、スタックキャリア１８の製作においては、
１種類のパターン設計を行い、同一のガラスマスクを作
成して製作することができる。また、製作後の電気的な
検査も単一の手順で行うことができる。そのため、製作
における初期コストは大幅に低下する。さらに、４枚の
スタックキャリア１８は同一の部品であるから良品率は
共通であり、したがって三次元半導体装置３６の完成率
が、特定のスタックキャリア１８の良品率により制約さ
れて低下するといった問題は生じない。そのため三次元
半導体装置３６の完成率が向上し、不動在庫が減少し
て、製造コストが低下する。そして、従来のように異な
るスタックキャリアを管理する必要がないので、管理コ
ストが低下する。
スタックキャリア１８には同一の回路パターンが形成さ
れており４枚のスタックキャリア１８は同一種類の部品
であるから、スタックキャリア１８の製作においては、
１種類のパターン設計を行い、同一のガラスマスクを作
成して製作することができる。また、製作後の電気的な
検査も単一の手順で行うことができる。そのため、製作
における初期コストは大幅に低下する。さらに、４枚の
スタックキャリア１８は同一の部品であるから良品率は
共通であり、したがって三次元半導体装置３６の完成率
が、特定のスタックキャリア１８の良品率により制約さ
れて低下するといった問題は生じない。そのため三次元
半導体装置３６の完成率が向上し、不動在庫が減少し
て、製造コストが低下する。そして、従来のように異な
るスタックキャリアを管理する必要がないので、管理コ
ストが低下する。
【００２４】以上、本発明について実施の形態例をもと
に説明したが、これはあくまでも一例であり、本発明は
この例に限定されることなく種々の形態で実施すること
ができる。たとえば、上面２０と下面２２の特定スタッ
クパッドを、上記実施の形態例では１配列ピッチずらし
て接続するとしたが、２配列ピッチ以上ずらして接続し
ても同様の効果を得ることができる。また、半導体チッ
プ１３０はスタックキャリア１８の下面２２に限らず、
上面２０に搭載することも無論可能である。そして、ス
ルーホール２６、２８、３０に代えて端面スルーホール
構造を用いてもよい。
に説明したが、これはあくまでも一例であり、本発明は
この例に限定されることなく種々の形態で実施すること
ができる。たとえば、上面２０と下面２２の特定スタッ
クパッドを、上記実施の形態例では１配列ピッチずらし
て接続するとしたが、２配列ピッチ以上ずらして接続し
ても同様の効果を得ることができる。また、半導体チッ
プ１３０はスタックキャリア１８の下面２２に限らず、
上面２０に搭載することも無論可能である。そして、ス
ルーホール２６、２８、３０に代えて端面スルーホール
構造を用いてもよい。
【００２５】
【発明の効果】以上説明したように本発明の三次元半導
体装置用スタックキャリアにより構成した本発明の三次
元半導体装置では、各スタックキャリアの上面の特定ス
タックパッドは、１または２以上の配列ピッチ分だけず
れた、下面の特定スタックパッドにそれぞれ接続され、
そして半導体チップのチップセレクト端子は下面または
上面における、配列の端部の特定スタックパッドに接続
されているので、最下段の下面の特定スタックパッドは
それぞれ、各段のスタックキャリアに搭載された半導体
チップのチップセレクト端子に個別に電気的に接続され
ている。したがって、マザーボード側では、これらの特
定スタックパッドを通じて各スタックキャリアの半導体
チップに電気信号を送り、各半導体チップを個別に選択
することができる。
体装置用スタックキャリアにより構成した本発明の三次
元半導体装置では、各スタックキャリアの上面の特定ス
タックパッドは、１または２以上の配列ピッチ分だけず
れた、下面の特定スタックパッドにそれぞれ接続され、
そして半導体チップのチップセレクト端子は下面または
上面における、配列の端部の特定スタックパッドに接続
されているので、最下段の下面の特定スタックパッドは
それぞれ、各段のスタックキャリアに搭載された半導体
チップのチップセレクト端子に個別に電気的に接続され
ている。したがって、マザーボード側では、これらの特
定スタックパッドを通じて各スタックキャリアの半導体
チップに電気信号を送り、各半導体チップを個別に選択
することができる。
【００２６】そして、本発明によるスタックキャリアに
よって本発明の三次元半導体装置を構成する場合は、各
スタックキャリアが同一の回路構成であって各スタック
キャリアは同一種類の部品となるから、スタックキャリ
アの製作においては、１種類のパターン設計を行い、同
一のガラスマスクを作成して製作することができる。ま
た、製作後のスタックキャリアの電気的な検査も単一の
手順で行うことができる。そのため、スタックキャリ
ア、したがってまた三次元半導体装置の製作における初
期コストは大幅に低下する。さらに、各スタックキャリ
アは同一の部品であるから良品率は共通であり、したが
って三次元半導体装置の完成率が、特定のスタックキャ
リアの良品率により制約されて低下するといった問題は
生じない。そのため三次元半導体装置の完成率が向上
し、不動在庫が減少して、製造コストが低下する。そし
て、従来のように異なるスタックキャリアを管理する必
要がないので、管理コストが低下する。
よって本発明の三次元半導体装置を構成する場合は、各
スタックキャリアが同一の回路構成であって各スタック
キャリアは同一種類の部品となるから、スタックキャリ
アの製作においては、１種類のパターン設計を行い、同
一のガラスマスクを作成して製作することができる。ま
た、製作後のスタックキャリアの電気的な検査も単一の
手順で行うことができる。そのため、スタックキャリ
ア、したがってまた三次元半導体装置の製作における初
期コストは大幅に低下する。さらに、各スタックキャリ
アは同一の部品であるから良品率は共通であり、したが
って三次元半導体装置の完成率が、特定のスタックキャ
リアの良品率により制約されて低下するといった問題は
生じない。そのため三次元半導体装置の完成率が向上
し、不動在庫が減少して、製造コストが低下する。そし
て、従来のように異なるスタックキャリアを管理する必
要がないので、管理コストが低下する。
【図１】本発明による三次元半導体装置用スタックキャ
リアの一例を示す側面図である。
リアの一例を示す側面図である。
【図２】図１の三次元半導体装置用スタックキャリアの
平面図である。
平面図である。
【図３】図１の三次元半導体装置用スタックキャリアの
透視平面図である。
透視平面図である。
【図４】図１の三次元半導体装置用スタックキャリアの
断面側面図である。
断面側面図である。
【図５】図１の三次元半導体装置用スタックキャリアを
用いて構成した三次元半導体装置を示す正面図である。
用いて構成した三次元半導体装置を示す正面図である。
【図６】従来の三次元半導体装置の一例を示す正面図で
ある。
ある。
【図７】図６の三次元半導体装置を構成するスタックキ
ャリアを示す平面図である。
ャリアを示す平面図である。
【図８】（Ａ）ないし（Ｄ）は各スタックキャリア上の
回路パターンを示す透視平面図である。
回路パターンを示す透視平面図である。
１ないし１６……スタックパッド、１８……スタックキ
ャリア、２０……上面、２２……下面、２６、２８、３
０……スルーホール、３２、３４……回路パターン、３
６……三次元半導体装置、１１８……三次元半導体装
置、１２０、１２２、１２４、１２６……スタックキャ
リア、１２８……マザーボード、１３０……半導体チッ
プ、１３２……チップセレクト端子、１３４、１３６、
１３８、１４０……回路パターン。
ャリア、２０……上面、２２……下面、２６、２８、３
０……スルーホール、３２、３４……回路パターン、３
６……三次元半導体装置、１１８……三次元半導体装
置、１２０、１２２、１２４、１２６……スタックキャ
リア、１２８……マザーボード、１３０……半導体チッ
プ、１３２……チップセレクト端子、１３４、１３６、
１３８、１４０……回路パターン。
Claims (7)
- 【請求項１】 搭載される半導体チップと電気的に接続
する複数のスタックパッドが上面および下面のそれぞれ
に間隔をおいてほぼ一列に配設され、下面の各パッドは
対応する上面のスタックパッドのほぼ真下に配置されて
いる、三次元半導体装置用のスタックキャリアであっ
て、 所定数の上面および下面の特定スタックパッドは、半導
体チップを選択するために設けられ、上面の前記特定ス
タックパッドは、それぞれのほぼ真下の下面に配置され
た前記特定スタックパッドと電気的に絶縁され、 上面の前記特定スタックパッドのそれぞれは、１または
２以上の一定の配列ピッチ分だけ同一方向にずれた下面
の前記特定スタックパッドに電気的に接続されているこ
とを特徴とする三次元半導体装置用スタックキャリア。 - 【請求項２】 上面の前記特定スタックパッドのそれぞ
れは、１または２以上の一定の配列ピッチ分だけ同一方
向にずれた、下面の前記特定スタックパッドに、スルー
ホールまたは端面スルーホール構造を介して電気的に接
続されていることを特徴とする請求項１記載の三次元半
導体装置用スタックキャリア。 - 【請求項３】 上面または下面において配列の一方の端
部に配置された前記特定スタックパッドと、搭載される
半導体チップのチップセレクト端子とを接続する回路パ
ターンが形成されていることを特徴とする請求項１記載
の三次元半導体装置用スタックキャリア。 - 【請求項４】 半導体チップは下面（または上面）に配
置され、前記回路パターンは下面（または上面）に形成
されて下面（または上面）の前記特定スタックパッドに
接続されていることを特徴とする請求項３記載の三次元
半導体装置用スタックキャリア。 - 【請求項５】 上面に配設された少なくとも一部のスタ
ックパッドは、それぞれのほぼ真下の下面に配設された
スタックパッドに電気的に接続されていることを特徴と
する請求項１記載の三次元半導体装置用スタックキャリ
ア。 - 【請求項６】 搭載される半導体チップと電気的に接続
する複数のスタックパッドが上面および下面のそれぞれ
に間隔をおいてほぼ一列に配設され、下面の各パッドは
対応する上面のスタックパッドのほぼ真下に配置されて
いる、三次元半導体装置用のスタックキャリアであっ
て、 所定数の上面および下面の特定スタックパッドは、半導
体チップを選択するために設けられ、上面の前記特定ス
タックパッドは、それぞれのほぼ真下の下面に配置され
た前記特定スタックパッドと電気的に絶縁され、 上面の前記特定スタックパッドのそれぞれは、１または
２以上の一定の配列ピッチ分だけ同一方向にずれた下面
の前記特定スタックパッドに電気的に接続されている複
数の三次元半導体装置用スタックキャリアと、 マザーボードとを含み、 前記スタックキャリアのそれぞれに半導体チップが搭載
され、 前記複数のスタックキャリアは、前記マザーボード上に
重ねて配置され、 各スタックキャリアは、上面の前記特定スタックパッド
のそれぞれの位置が、その上に配置されたスタックキャ
リアの下面の前記特定スタックパッドの位置に一致する
ように配置され、 上面の前記特定スタックパッドはそれぞれ、１段上に配
置されたスタックキャリアの下面の同一位置の前記特定
スタックパッドに電気的に接続されていることを特徴と
する三次元半導体装置。 - 【請求項７】 前記スタックキャリアの上面の前記特定
スタックパッドと、１段上に配置されたスタックキャリ
アの下面の同一位置の前記特定スタックパッドとは、接
続材料を介して当接していることを特徴とする請求項６
記載の三次元半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11225862A JP2001053217A (ja) | 1999-08-10 | 1999-08-10 | 三次元半導体装置用スタックキャリアおよび三次元半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11225862A JP2001053217A (ja) | 1999-08-10 | 1999-08-10 | 三次元半導体装置用スタックキャリアおよび三次元半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053217A true JP2001053217A (ja) | 2001-02-23 |
Family
ID=16836022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11225862A Pending JP2001053217A (ja) | 1999-08-10 | 1999-08-10 | 三次元半導体装置用スタックキャリアおよび三次元半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053217A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060053A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法 |
| WO2004107440A1 (ja) * | 2003-05-28 | 2004-12-09 | Sharp Kabushiki Kaisha | 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法 |
| JP2006313607A (ja) * | 2005-05-09 | 2006-11-16 | Elpida Memory Inc | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
-
1999
- 1999-08-10 JP JP11225862A patent/JP2001053217A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060053A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法 |
| WO2004107440A1 (ja) * | 2003-05-28 | 2004-12-09 | Sharp Kabushiki Kaisha | 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法 |
| JP2006313607A (ja) * | 2005-05-09 | 2006-11-16 | Elpida Memory Inc | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
| US7745919B2 (en) | 2005-05-09 | 2010-06-29 | Elpida Memory, Inc. | Semiconductor device including a plurality of semiconductor chips and a plurality of through-line groups |
| JP4577688B2 (ja) * | 2005-05-09 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
| US7952201B2 (en) | 2005-05-09 | 2011-05-31 | Elpida Memory, Inc. | Semiconductor device including stacked semiconductor chips |
| US8907463B2 (en) | 2005-05-09 | 2014-12-09 | Ps4 Luxco S.A.R.L. | Semiconductor device including stacked semiconductor chips |
| US9048239B2 (en) | 2005-05-09 | 2015-06-02 | Ps4 Luxco S.A.R.L. | Semiconductor device including stacked semiconductor chips |
| US9640243B2 (en) | 2005-05-09 | 2017-05-02 | Longitude Semiconductor S.A.R.L. | Semiconductor device including stacked semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI758320B (zh) | 半導體封裝 | |
| USRE42332E1 (en) | Integrated circuit package, ball-grid array integrated circuit package | |
| KR100628286B1 (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| JP2009070965A (ja) | 半導体装置 | |
| JP2003188508A (ja) | プリント配線板、面実装形回路部品および回路モジュール | |
| KR20030055832A (ko) | 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임 | |
| US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
| US7180182B2 (en) | Semiconductor component | |
| EP1361612B1 (en) | Organic substrate for flip chip bonding | |
| KR20020016867A (ko) | 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지 | |
| JP2008124470A (ja) | パターンフィルム及びその製造方法 | |
| CN101572260B (zh) | 多芯片堆叠封装体 | |
| KR100914172B1 (ko) | 코인볼을 이용한 반도체 패키지 | |
| KR20070019475A (ko) | 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지 | |
| JP2001053217A (ja) | 三次元半導体装置用スタックキャリアおよび三次元半導体装置 | |
| JP4109839B2 (ja) | 半導体装置 | |
| US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| JPS6127667A (ja) | 半導体装置 | |
| JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| KR100649864B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US20230343717A1 (en) | Interconnect device and semiconductor assembly incorporating the same | |
| KR100800140B1 (ko) | 패키지 스택 |