JP2001028464A - フリップチップ接続アライメント精度評価方法 - Google Patents
フリップチップ接続アライメント精度評価方法Info
- Publication number
- JP2001028464A JP2001028464A JP11201166A JP20116699A JP2001028464A JP 2001028464 A JP2001028464 A JP 2001028464A JP 11201166 A JP11201166 A JP 11201166A JP 20116699 A JP20116699 A JP 20116699A JP 2001028464 A JP2001028464 A JP 2001028464A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flip
- misalignment
- integrated circuit
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、今後必要とされるミクロンからサブ
ミクロンレベルのアライメントずれ評価を、大掛かりで
高価な装置を用いることもなく可能にすることを目的と
している。 【解決手段】本発明では、集積回路チップと基板（マル
チチップモジュール、異種の集積回路チップなど）をフ
リップチップ接続した際のアライメントずれを評価する
方法として、細線抵抗の抵抗値を評価することにより、
その抵抗値の変化から、アライメント精度を求める。フ
リップ接続された評価用チップおよび基板における細線
抵抗の抵抗値を測定することにより、チップと基板との
アライメントずれ量を高精度に評価することが可能とな
る。１ミクロン程度の幅を有する細線抵抗を用いれば、
サブミクロンのアライメントずれ量を評価することが可
能となる。
ミクロンレベルのアライメントずれ評価を、大掛かりで
高価な装置を用いることもなく可能にすることを目的と
している。 【解決手段】本発明では、集積回路チップと基板（マル
チチップモジュール、異種の集積回路チップなど）をフ
リップチップ接続した際のアライメントずれを評価する
方法として、細線抵抗の抵抗値を評価することにより、
その抵抗値の変化から、アライメント精度を求める。フ
リップ接続された評価用チップおよび基板における細線
抵抗の抵抗値を測定することにより、チップと基板との
アライメントずれ量を高精度に評価することが可能とな
る。１ミクロン程度の幅を有する細線抵抗を用いれば、
サブミクロンのアライメントずれ量を評価することが可
能となる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路チップと基板
（マルチチップモジュール、異種の集積回路チップな
ど）を接続するするためのフリップチップ接続技術に関
して、接続後の集積回路チップと基板のアライメントず
れ量を電気的手法によって、多点評価する方法に関す
る。
（マルチチップモジュール、異種の集積回路チップな
ど）を接続するするためのフリップチップ接続技術に関
して、接続後の集積回路チップと基板のアライメントず
れ量を電気的手法によって、多点評価する方法に関す
る。
【０００２】
【従来の技術】フリップチップ接続技術においては、デ
バイス面が隠れてしまうフリップチップ状態にあるた
め、従来のアライメント評価技術としては、Si基板を透
過できる赤外線を利用した顕微鏡観察により、接続部の
アライメントずれ量を評価する方法が一般的であった。
また、集積回路チップと基板の接続部について、断面研
磨により接続断面を露出させた後、SEM観察することに
より、微細なアライメントずれ量を評価する方法もあっ
た。さらに、Si基板を透過できるマイクロフォーカスＸ
線を利用した透過観察装置により、接続部のアライメン
トずれ量を評価する方法もあった。
バイス面が隠れてしまうフリップチップ状態にあるた
め、従来のアライメント評価技術としては、Si基板を透
過できる赤外線を利用した顕微鏡観察により、接続部の
アライメントずれ量を評価する方法が一般的であった。
また、集積回路チップと基板の接続部について、断面研
磨により接続断面を露出させた後、SEM観察することに
より、微細なアライメントずれ量を評価する方法もあっ
た。さらに、Si基板を透過できるマイクロフォーカスＸ
線を利用した透過観察装置により、接続部のアライメン
トずれ量を評価する方法もあった。
【０００３】
【発明が解決しようとする課題】赤外線などによる透過
像の示す解像度が高々数十ミクロン程度であり、解像度
以下のアライメントずれ量の評価は困難であった。接続
断面のSEM観察によるアライメントずれ量の評価は、破
壊検査であるため、同一チップ内について、何点も観察
することは困難であった。また、Ｘ線透過観察装置によ
る接続部アライメントずれ量の評価は、非常に装置が大
掛かりで高価なため、一般に用いられてはいなかった。
いずれの方法でも、今後必要とされるミクロンからサブ
ミクロンレベルのアライメントずれ評価は、全く不可能
であった。そこで、本発明は、かかる問題点を解決し
て、今後必要とされるミクロンからサブミクロンレベル
のアライメントずれ評価を、大掛かりで高価な装置を用
いることもなく可能にすることを目的としている。
像の示す解像度が高々数十ミクロン程度であり、解像度
以下のアライメントずれ量の評価は困難であった。接続
断面のSEM観察によるアライメントずれ量の評価は、破
壊検査であるため、同一チップ内について、何点も観察
することは困難であった。また、Ｘ線透過観察装置によ
る接続部アライメントずれ量の評価は、非常に装置が大
掛かりで高価なため、一般に用いられてはいなかった。
いずれの方法でも、今後必要とされるミクロンからサブ
ミクロンレベルのアライメントずれ評価は、全く不可能
であった。そこで、本発明は、かかる問題点を解決し
て、今後必要とされるミクロンからサブミクロンレベル
のアライメントずれ評価を、大掛かりで高価な装置を用
いることもなく可能にすることを目的としている。
【０００４】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明では、集積回路チップと基板（マルチチ
ップモジュール、異種の集積回路チップなど）をフリッ
プチップ接続した際のアライメントずれを評価する方法
として、細線抵抗の抵抗値を評価することにより、その
抵抗値の変化から、アライメント精度を求めるものであ
る。本発明によれば、フリップ接続された評価用チップ
および基板における細線抵抗の抵抗値を測定することに
より、チップと基板とのアライメントずれ量を高精度に
評価することが可能となる。１ミクロン程度の幅を有す
る細線抵抗を用いれば、サブミクロンのアライメントず
れ量を評価することが可能となる。
ために、本発明では、集積回路チップと基板（マルチチ
ップモジュール、異種の集積回路チップなど）をフリッ
プチップ接続した際のアライメントずれを評価する方法
として、細線抵抗の抵抗値を評価することにより、その
抵抗値の変化から、アライメント精度を求めるものであ
る。本発明によれば、フリップ接続された評価用チップ
および基板における細線抵抗の抵抗値を測定することに
より、チップと基板とのアライメントずれ量を高精度に
評価することが可能となる。１ミクロン程度の幅を有す
る細線抵抗を用いれば、サブミクロンのアライメントず
れ量を評価することが可能となる。
【０００５】
【発明の実施の形態】図１には、本発明による実施例と
して、集積回路チップにおける超伝導配線及び細線抵抗
と、基板における超伝導配線、超伝導バンプのレイアウ
ト図(a)とフリップ接続直前の断面図(b)を示す。
して、集積回路チップにおける超伝導配線及び細線抵抗
と、基板における超伝導配線、超伝導バンプのレイアウ
ト図(a)とフリップ接続直前の断面図(b)を示す。
【０００６】基板側には、超伝導配線の端部に接続され
た四角形の超伝導バンプが配置され、集積回路チップ側
には、超伝導配線W1の端部に長さLの細線抵抗R1および
超伝導配線W2の端部に長さ2Lの細線抵抗R2を設け、R1と
R2は、バンプの一辺でコンタクトを形成するように、配
置されている。さらに、R1とR2に対して反対側のバンプ
の一辺でコンタクトを形成するように配置された超伝導
配線W３の端部に長さLの細線抵抗R3と、超伝導配線W４
の端部に長さ2Lの細線抵抗R4を設ける。なお、抵抗の長
さは、超伝導配線の端部からバンプの端辺までとする。
た四角形の超伝導バンプが配置され、集積回路チップ側
には、超伝導配線W1の端部に長さLの細線抵抗R1および
超伝導配線W2の端部に長さ2Lの細線抵抗R2を設け、R1と
R2は、バンプの一辺でコンタクトを形成するように、配
置されている。さらに、R1とR2に対して反対側のバンプ
の一辺でコンタクトを形成するように配置された超伝導
配線W３の端部に長さLの細線抵抗R3と、超伝導配線W４
の端部に長さ2Lの細線抵抗R4を設ける。なお、抵抗の長
さは、超伝導配線の端部からバンプの端辺までとする。
【０００７】基板とチップが正確にアライメントされて
フリップチップボンディングされれば、細線抵抗R1、R
３は、全く同じ抵抗値を示す。４端子法により抵抗値を
測定すれば、超伝導配線を用いているためR1、R3のみの
抵抗値を厳密に求めることができる。同様に、R2、R4も
同じ抵抗値を示す。
フリップチップボンディングされれば、細線抵抗R1、R
３は、全く同じ抵抗値を示す。４端子法により抵抗値を
測定すれば、超伝導配線を用いているためR1、R3のみの
抵抗値を厳密に求めることができる。同様に、R2、R4も
同じ抵抗値を示す。
【０００８】ここで、フリップチップボンディングの際
に基板がチップにホして右に位置ずれが生じたとする
と、R1、R3の値はR1 ＞R3 となる。ずれ量をΔとする
とR1の長さは、L+Δとなり、R3の長さは、L−Δとな
る。したがって、R1−R3は、長さ2Δの細線抵抗に相当
する。単位長さあたりの抵抗値R0が分かれば、2Δ x R0
= R1-R3 の関係から長さΔを求めることができる。な
お、R0は、(R2−R1)/Lまたは(R4−R3)/Lにより求めるこ
とができる。
に基板がチップにホして右に位置ずれが生じたとする
と、R1、R3の値はR1 ＞R3 となる。ずれ量をΔとする
とR1の長さは、L+Δとなり、R3の長さは、L−Δとな
る。したがって、R1−R3は、長さ2Δの細線抵抗に相当
する。単位長さあたりの抵抗値R0が分かれば、2Δ x R0
= R1-R3 の関係から長さΔを求めることができる。な
お、R0は、(R2−R1)/Lまたは(R4−R3)/Lにより求めるこ
とができる。
【０００９】図１(a)では、左右方向の位置ずれを評価
するものであるが、４本の細線抵抗の配置を９０度回転
させれば、上下方向の位置ずれを評価することが可能と
なる。図１の例と異なり、超伝導バンプと細線抵抗の配
置は、チップ側と基板側の間で入れ替えてもよい。
するものであるが、４本の細線抵抗の配置を９０度回転
させれば、上下方向の位置ずれを評価することが可能と
なる。図１の例と異なり、超伝導バンプと細線抵抗の配
置は、チップ側と基板側の間で入れ替えてもよい。
【００１０】細線抵抗は、Pd, Ti, Mo,NbNなどの薄膜よ
り、リフトオフ法により形成される。その線幅は、細い
程位置ずれに対する抵抗の変化量が大きくなる。しか
し、同時に線幅のばらつきも増えるため、１−２ミクロ
ン程度の幅が妥当である。また、細線抵抗のパターン形
成については、縮小率１／５程度の縮小投影露光装置を
用いると同時に、位相シフトフォトマスクあるいは近接
効果補正フォトマスクなどの解像度改善技術を用いて、
線幅のばらつき、および、再現性を向上させる必要があ
る。
り、リフトオフ法により形成される。その線幅は、細い
程位置ずれに対する抵抗の変化量が大きくなる。しか
し、同時に線幅のばらつきも増えるため、１−２ミクロ
ン程度の幅が妥当である。また、細線抵抗のパターン形
成については、縮小率１／５程度の縮小投影露光装置を
用いると同時に、位相シフトフォトマスクあるいは近接
効果補正フォトマスクなどの解像度改善技術を用いて、
線幅のばらつき、および、再現性を向上させる必要があ
る。
【００１１】図２(a)に示すようにX、Ｙ方向について、
細線抵抗を４本づつ計８本配置したもの４組をチップの
左右上下に配置する方法、または、図２（ｂ）に示すよ
うに８組をチップの左右上下および４隅に配置する方法
が考えられる。(a)の配置により、チップと基板の間の
位置ずれについて、左右、上下、回転、(b)の配置によ
り、さらに拡大、縮小、歪みなどを評価することができ
る。
細線抵抗を４本づつ計８本配置したもの４組をチップの
左右上下に配置する方法、または、図２（ｂ）に示すよ
うに８組をチップの左右上下および４隅に配置する方法
が考えられる。(a)の配置により、チップと基板の間の
位置ずれについて、左右、上下、回転、(b)の配置によ
り、さらに拡大、縮小、歪みなどを評価することができ
る。
【００１２】図３に図２(a)の場合について、測定用の
端子までの配線を含めて、基板側、チップ側のレイアウ
トを描いた。チップ側では、デバイス面がすべて隠れて
しまうので、測定端子を設けることができない。チップ
側のパッドからの配線を一つにまとめて、バッドを使っ
て、基板側にもどし、測定端子へと導くものである。な
お、細線抵抗への熱伝導配線は、左のみ示したが、上下
および右についても同様である。
端子までの配線を含めて、基板側、チップ側のレイアウ
トを描いた。チップ側では、デバイス面がすべて隠れて
しまうので、測定端子を設けることができない。チップ
側のパッドからの配線を一つにまとめて、バッドを使っ
て、基板側にもどし、測定端子へと導くものである。な
お、細線抵抗への熱伝導配線は、左のみ示したが、上下
および右についても同様である。
【００１３】超伝導配線と超伝導バンプを用いたフリッ
プチップ接続技術を適用する限り配線抵抗がゼロである
ため配線上に電位差が生じない。このため、4端子測定
における電圧端子を測定対象に近づけなくても正確な測
定が可能となる。図3においては、共通端子で4端子測定
の電圧プローブと電流プローブを接続すれば各細線抵抗
を4端子測定することが可能となる。なお、超伝導バン
プは、特許出願平成11-103905号に記載の方法により、
作製することが可能である。
プチップ接続技術を適用する限り配線抵抗がゼロである
ため配線上に電位差が生じない。このため、4端子測定
における電圧端子を測定対象に近づけなくても正確な測
定が可能となる。図3においては、共通端子で4端子測定
の電圧プローブと電流プローブを接続すれば各細線抵抗
を4端子測定することが可能となる。なお、超伝導バン
プは、特許出願平成11-103905号に記載の方法により、
作製することが可能である。
【００１４】フリップチップ接続の際に良好な超伝導コ
ンタクトが形成されるためには、チップおよび基板とも
にレジストなどの保護材でフリップチップ接続の実施直
前までカバーしておき、接続直前に保護材を溶媒で取り
除くことにより、清浄な表面を保つ必要がある。
ンタクトが形成されるためには、チップおよび基板とも
にレジストなどの保護材でフリップチップ接続の実施直
前までカバーしておき、接続直前に保護材を溶媒で取り
除くことにより、清浄な表面を保つ必要がある。
【００１５】
【発明の効果】本発明によれば、フリップ接続された評
価用チップの電気特性を測定することにより、集積回路
チップと基板（またはチップやモジュール）とのアライ
メントずれ量を高精度に評価することが可能となる。
価用チップの電気特性を測定することにより、集積回路
チップと基板（またはチップやモジュール）とのアライ
メントずれ量を高精度に評価することが可能となる。
【００１６】また、赤外線およびX線透過観察装置など
の大掛かりで高価な装置を用いることなく、テストチッ
プおよびテスト基板を作製し、それらをフリップチップ
実装後に細線抵抗の値を測定すれば、アライメントずれ
を評価できるため、新たな装置費用の発生がない。
の大掛かりで高価な装置を用いることなく、テストチッ
プおよびテスト基板を作製し、それらをフリップチップ
実装後に細線抵抗の値を測定すれば、アライメントずれ
を評価できるため、新たな装置費用の発生がない。
【図１】本発明による実施例として、(a)集積回路チッ
プにおける超伝導配線、細線抵抗と基板における超伝導
配線、超伝導バンプのレイアウト図と(b)それらのフリ
ップ接続直前の断面図である。
プにおける超伝導配線、細線抵抗と基板における超伝導
配線、超伝導バンプのレイアウト図と(b)それらのフリ
ップ接続直前の断面図である。
【図２】(a)細線抵抗８本の組を４組チップの左右上下
に配置した図と(b)細線抵抗本の組を８組チップの左右
上下および４隅に配置した図である。
に配置した図と(b)細線抵抗本の組を８組チップの左右
上下および４隅に配置した図である。
【図３】細線抵抗８本の組を４組チップの左右上下に配
置した基板とそれにフリップチップ接続される集積回路
チップの図である。
置した基板とそれにフリップチップ接続される集積回路
チップの図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 弘 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 赤穂 博司 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 Ｆターム(参考） 2G014 AA25 AA32 AB59 AC19 4M114 AA11 AA29 BB10 DB09 5F044 KK01 KK09 KK11 KK18 QQ03 QQ06
Claims (2)
- 【請求項１】 集積回路チップと基板を接続するするた
めのフリップチップ接続技術に関して、接続後の集積回
路チップと基板のアライメントずれ量を評価するフリッ
プチップ接続アライメント精度評価方法において、 集積回路チップと基板の一方に超伝導配線と超伝導バン
プを、かつ他方に超伝導配線と細線抵抗を設け、 前記集積回路チップと基板の一方に設けられた超伝導バ
ンプが、他方に設けられた複数個の細線抵抗の端部に接
触するようにフリップチップ接続を行った後に、細線抵
抗の抵抗値を４端子測定することにより、得られた抵抗
値の変化から、アライメントずれ量を評価する、 ことを特徴とするフリップチップ接続アライメント精度
評価方法。 - 【請求項２】 複数個の細線抵抗を直交する２方向に配
置したことを特徴とする請求項１に記載のフリップチッ
プ接続アライメント精度評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20116699A JP3306505B2 (ja) | 1999-07-15 | 1999-07-15 | フリップチップ接続アライメント精度評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20116699A JP3306505B2 (ja) | 1999-07-15 | 1999-07-15 | フリップチップ接続アライメント精度評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028464A true JP2001028464A (ja) | 2001-01-30 |
| JP3306505B2 JP3306505B2 (ja) | 2002-07-24 |
Family
ID=16436472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20116699A Expired - Lifetime JP3306505B2 (ja) | 1999-07-15 | 1999-07-15 | フリップチップ接続アライメント精度評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3306505B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643927B1 (ko) | 2005-09-28 | 2006-11-10 | 삼성전기주식회사 | 플립 칩 접촉 모니터링이 가능한 플립 칩 패키지 |
| JP2013058732A (ja) * | 2011-09-09 | 2013-03-28 | Jiaotong Univ | スタックエラーを測定することのできる三次元集積回路 |
| TWI393198B (zh) * | 2004-09-14 | 2013-04-11 | Tanaka Electronics Ind | Evaluation method and straightness evaluation device of fine metal wire |
| WO2024026914A1 (zh) * | 2022-08-01 | 2024-02-08 | 长鑫存储技术有限公司 | 半导体结构及测量方法 |
-
1999
- 1999-07-15 JP JP20116699A patent/JP3306505B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI393198B (zh) * | 2004-09-14 | 2013-04-11 | Tanaka Electronics Ind | Evaluation method and straightness evaluation device of fine metal wire |
| KR100643927B1 (ko) | 2005-09-28 | 2006-11-10 | 삼성전기주식회사 | 플립 칩 접촉 모니터링이 가능한 플립 칩 패키지 |
| JP2013058732A (ja) * | 2011-09-09 | 2013-03-28 | Jiaotong Univ | スタックエラーを測定することのできる三次元集積回路 |
| US8546952B2 (en) * | 2011-09-09 | 2013-10-01 | National Chiao Tung University | Electrical test structure applying 3D-ICS bonding technology for stacking error measurement |
| WO2024026914A1 (zh) * | 2022-08-01 | 2024-02-08 | 长鑫存储技术有限公司 | 半导体结构及测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3306505B2 (ja) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4647139B2 (ja) | コンタクトストラクチャ | |
| US5534784A (en) | Method for probing a semiconductor wafer | |
| TWI600099B (zh) | 平面延伸電導體超越基材邊緣的方法和設備 | |
| JPH11160356A (ja) | ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 | |
| WO2006009061A1 (ja) | プローブカセット、半導体検査装置および半導体装置の製造方法 | |
| KR20010030427A (ko) | 반도체 검사장치 | |
| US7501838B2 (en) | Contact assembly and LSI chip inspecting device using the same | |
| CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
| TWI281033B (en) | Method and apparatus for providing PCB layout for probe card | |
| JP3306505B2 (ja) | フリップチップ接続アライメント精度評価方法 | |
| US20080061812A1 (en) | Component-attach test vehicle | |
| KR100306639B1 (ko) | 플립칩본딩용부품,플립칩본딩확인용부품및플립칩본딩방법 | |
| JP2007005490A (ja) | 半導体デバイスの検査用プローブ装置、半導体デバイスの検査装置および半導体デバイスの検査方法 | |
| JPH0664086B2 (ja) | プローブカード | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| US20050275099A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
| JPH04294559A (ja) | プローブカード | |
| JP2679684B2 (ja) | 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具 | |
| JP2010054487A (ja) | プローバ装置 | |
| JP2004245671A (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP2001144149A (ja) | 半導体測定冶具 | |
| JP3128200B2 (ja) | 電子回路基板の検査方法 | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JPH04228B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3306505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |