JP2001024182A

JP2001024182A - 半導体装置

Info

Publication number: JP2001024182A
Application number: JP11197260A
Authority: JP
Inventors: Masashi Yura; 昌士由良
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 1999-07-12
Filing date: 1999-07-12
Publication date: 2001-01-26
Also published as: US6426521B1; EP1069621A3; EP1069621A2

Abstract

(57)【要約】【課題】電流通路を構成するチャネルをゲート電極に
印加するゲート電位によって制御する自己消弧型の半導
体装置において、ターンオフを高速で行うと共に破壊耐
量を向上する。【解決手段】ｎ^- 形シリコン基板１１の一方の表面に
形成したｎ形カソード領域１２と他方の表面に形成した
ｐ形アノード領域１５との間に電流通路を構成するチャ
ネルを、ゲート領域１４およびガード領域１８〜２０に
印加するゲート電位によって開閉して電流の導通遮断を
制御するようにした静電誘導サイリスタにおいて、ガー
ド領域をチャネルに隣接するｐ⁺ 形ガード領域１８およ
び１９と、これらの間に形成されたより不純物濃度の低
いｐ形の補助ガード領域２０で構成することによって、
ガード領域下側への電子の拡散を抑止し、遮断時に電子
を迅速に排出する。電子の排出は均等に行なわれるの
で、電界の集中が少なくなり、破壊耐量も高くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置、特に
一対の主表面を有する一導電形の半導体基板と、この半
導体基板の一方の主表面に形成した一方の主電極と、半
導体基板の一方の主表面に形成された制御電極と、この
制御電極の下側の半導体基板に形成された反対導電形の
制御領域と、前記半導体基板の他方の主表面に形成され
た他方の主電極とを具え、前記制御電極に印加される制
御電圧によって開閉されるチャネルを経て前記主電極間
を流れる電流を制御するようにした半導体装置に関する
ものである。

【０００２】

【従来の技術】上述した種類の半導体装置としては、
ゲートターンオフサイリスタ、電力用バイポーラトラン
ジスタ、静電誘導トランジスタや静電誘導サイリスタな
どが知られている。

【０００３】図１は従来の埋め込みゲート型静電誘導
トランジスタの典型的な構造を示す断面図である。ｎ^-
形の半導体基板１の一方の表面にｎ形のソース領域２を
形成し、このソース領域の表面にソース電極３を形成し
ている。また、半導体基板１の裏面にはｎ形またはｎ⁺
形のドレイン領域４を形成するとともにその外にドレイ
ン電極５を形成している。

【０００４】さらに、ソース領域２の下側にはｐ⁺形
のゲート領域６を埋め込み形成し、このゲート領域を、
半導体基板１の一方の表面の隣接するソース領域２の間
に形成されているゲート電極７に接続している。このゲ
ート電極７の下側には耐圧を確保するためにガード領域
８が形成されている。半導体基板１がｎ形の場合には、
このガード領域８はｐ形に形成されており、ゲート領域
６と接続されている。この場合、ガード領域８は通常３
μm 以上の深さを有する不純物拡散領域で構成されてお
り、電流遮断時の耐圧を確保するように形成されてい
る。また、ガード領域８はゲート電極７との接触抵抗を
低くして制御特性を高めるために不純物の表面濃度は高
いとともに幅も広く形成されており、したがってガード
領域８の下側では全体に亘って広い領域で同電位となっ
ている。

【０００５】ソース電極３とドレイン電極５との間に
は直流電源９が接続されている。たとえばノーマリ・オ
ン型の場合、ゲート電極７にゲート電圧が印加されてい
ないと、チャネルは開かれており、ソース電極３からド
レイン電極５へ電流が流れるが、ゲート電極７にゲート
電圧がソースに対して負に印加されるとゲート領域６か
ら空乏層が広がり、チャネルは閉じられ、ソース電極３
からドレイン電極５への電流は遮断される。

【０００６】

【発明が解決しようとする課題】上述した種類の半導体
装置においては、チャネルがオンとなってソース領域２
とドレイン領域４間に電流が流れている状態では、ガー
ド領域８の直下に存在する電子に対するポテンシャルが
低くなり、ソース領域２から注入される電子がチャネル
領域から横方向に拡がるので、ガード領域８の直下にお
ける電子濃度は高くなる。つまり、チャネルから遠いと
ころにも電子が多数存在することになる。一方、チャネ
ルをターンオフする際には、このようにチャネルから遠
い位置でガード領域８の直下に存在する電子まで処理し
なければならないが、その位置での電子濃度が高いので
多数の電子を短時間で処理することはできず、したがっ
てターンオフを高速で行うことができないという問題が
ある。

【０００７】さらに、ターンオフ動作のときには、チ
ャネルから遠く離れたところに存在する電子まで処理し
なければならないので、この領域での動作が遅れ、不均
一な動作となり、その結果半導体装置が破壊し易くな
り、破壊耐量が低下してしまい、特に高速動作を行わせ
ようとするときはきわめて大きな問題となる。

【０００８】したがって、本発明の目的は、ターンオ
フ時のスイッチング動作を高速とすると共に破壊耐量を
向上させた半導体装置を提供しようとするものである。

【０００９】

【課題を解決するための手段】本発明は、一対の主表面
を有する一導電形の半導体基板と、この半導体基板の一
方の主表面に形成した一方の主電極と、半導体基板の一
方の主表面に形成された制御電極と、この制御電極の下
側の半導体基板に形成された反対導電形の制御領域と、
前記半導体基板の他方の主表面に形成された他方の主電
極とを具え、前記主電極間に形成されるチャネルを、前
記制御電極に印加される制御電圧によって開閉して主電
極間を流れる電流を制御するようにした半導体装置にお
いて、前記反対導電形の制御領域を、その不純物濃度が
前記チャネルから遠ざかるに伴って低くなる部分を持つ
ように形成したことを特徴とするものである。

【００１０】このような本発明の半導体装置を実施す
るに当たっては、前記制御領域を、チャネルに隣接する
第１の不純物拡散領域と、そのチャネル側とは反対側に
位置する第２の不純物拡散領域とを以て構成することが
できる。この場合、前記制御領域の第１の不純物拡散領
域と第２の不純物拡散領域とを空間的に分離させるよう
に構成したり、空間的に部分的に重なり合うように構成
することができる。また、制御領域の第１の不純物拡散
領域の不純物濃度を、第２の不純物拡散領域の不純物濃
度よりも高くするか、ほぼ等しくすることができる。

【００１１】また、上述した第１および第２の不純物
拡散領域は、前記制御電極に接続したり、第１の不純物
拡散領域を前記制御電極に接続し、第２の不純物拡散領
域を絶縁層で覆ったり、フローティング電位に接続した
りすることができる。さらに、上述した制御領域を、反
対導電形の不純物を有する不純物拡散領域と、一導電形
の半導体基板の一部分で構成される分離領域とで形成す
ることもできる。

【００１２】本発明はさらに、一対の主表面を有する
一導電形の半導体基板と、この半導体基板の一方の主表
面に配列して形成された複数の一方の主電極と、半導体
基板の一方の主表面に形成された複数の制御電極と、こ
の制御電極の下側の半導体基板に形成された反対導電形
の複数の制御領域と、前記半導体基板の他方の主表面に
形成された他方の主電極とを具え、前記一方の主電極と
他方の主電極との間に形成されるチャネルを前記制御電
極に印加される制御電圧によって開閉して前記主電極間
を流れる電流を制御するようにした半導体装置におい
て、隣接するチャネル間に形成された制御領域に、１つ
または複数の反対導電形の不純物拡散領域を設け、制御
領域における反対導電形の不純物濃度プロファイルに、
チャネルから遠ざかるにしたがって低くなる部分を設け
たことを特徴とするものである。

【００１３】ここで、隣接するチャネル間に形成され
た制御領域に複数の反対導電形の不純物拡散領域を設け
る場合には、これらを部分的に重なるように形成した
り、重ならずに互いに分離したり、或いは幾つかのもの
を部分的に重なるように形成し、残りを分離するように
形成したりすることができる。また、これら複数の不純
物拡散領域の不純物濃度はチャネルから遠ざかるにした
がって低くしたり、等しくすることもできる。

【００１４】

【発明の実施の形態】図２は本発明による半導体装置の
第１の実施例の構造を示す断面図である。後に説明する
他の実施例と同様に、半導体装置の各種領域や電極は図
面では線図的に示されており、これらの寸法関係は実際
のものとは相違している。本例では半導体装置は静電誘
導サイリスタ（SIサイリスタ）として構成したものであ
る。ｎ ^-形半導体基板、本例では不純物濃度が１×１０
¹³〜１×１０¹⁴原子/cm³程度のシリコン基板１１の一方
の表面に、不純物濃度が１×１０¹⁹原子/cm³程度のｎ⁺
形カソード領域１２を形成すると共にその上にカソード
電極１３を形成する。カソード領域１２の下側のチャネ
ル領域には５×１０¹⁸原子/cm³程度の不純物濃度を有す
るｐ⁺形ゲート領域１４を埋設形成する。シリコン基板
１１の他方の表面には、不純物濃度が５×１０¹⁸原子/c
m³程度のアノード領域１５を形成すると共にその上にア
ノード電極１６を形成する。

【００１５】シリコン基板11の一方の表面には多数の
凹部１７が形成されているので上述したｎ⁺ 形カソード
領域１２はメサ型となる。このような凹部１７は１回の
等方性エッチングより形成することができる。さらに、
凹部１７の底部には反対導電形の不純物を拡散して、不
純物濃度が５×１０¹⁸原子/cm³程度の第１および第２の
ｐ⁺形ガード領域１８および１９をチャネルと隣接する
ように形成すると共に不純物濃度が１×１０¹⁷原子/cm³
程度の第３のｐ形ガード領域２０を第１および第２のガ
ード領域の間に形成する。この第３のｐ形ガード領域２
０は、補助ガード領域とも云うべきものであるので、以
後補助ガード領域とも称することにする。これらのガー
ド領域１８〜２０の深さは従来と同様に３μm 以上とす
る。本例においては、これら第１〜第３のガード領域１
８〜２０を互いに離間させることによって、すなわち、
これらのガード領域１８〜２０の間にｎ^-形のシリコン
基板１１によって形成された領域を存在させることによ
ってガード領域の不純物濃度をチャネルから遠ざかるに
したがって低くすることができる。

【００１６】本発明では、このようにガード領域１８
〜２０の不純物濃度をチャネルから遠ざかるにしたがっ
て低下させるので、チャネルが導通しているときに多数
キャリヤである電子はガード領域１８〜２０の中央の下
側にまで広がることは少なくなり、したがってチャネル
を遮断する際には、電子は迅速に処理されて排出される
ようになり、高速のターンオフ動作を達成することがで
きると共に遮断動作が均一に行なわれるので、電界の集
中も起こりにくく、素子破壊を抑止することができる。

【００１７】凹部１７の表面にはシリコン酸化膜２１
を形成すると共にこのシリコン酸化膜に開口を形成し、
この開口を介して第１〜第３のガード領域１８〜２０に
それぞれ接続された電極２２〜２４をそれぞれ設ける。
これらの電極２２〜２４の内、電極２２および２３は制
御電極であり、ゲート電位に共通に接続されるものであ
るが、補助ガード領域２０に接続された電極２４は補助
電極であり、フローティング電位となっている。このよ
うに．補助ガード領域２０に補助電極２４を接続するこ
とによってこの補助ガード領域の電位のばらつきをなく
すことができ、大電流を処理する面積の大きい素子の場
合にはばらつきが生じ易いので特に有効である。

【００１８】図３は、本発明による半導体装置の第２
の実施例を示すものであり、前例と同様の部分には前例
と同じ番号を付けて示し、その説明は省略する。本例で
も、チャネル間に形成された凹部１７の底面にはシリコ
ン基板１１によって互いに分離されるように形成された
ｐ⁺形ガード領域１８、１９と、ｐ形補助ガード領域２
０を形成する。本例では、凹部１７の表面に形成したシ
リコン酸化膜２１には、ｐ⁺形ガード領域１８および１
９と対応する位置に開口を形成し、これらのガード領域
と接続されるように制御電極２５を形成したものであ
る。

【００１９】図４は、本発明による半導体装置の第３
の実施例を示すものであり、本例でも、チャネル間に形
成された凹部１７の底面にはシリコン基板１１によって
互いに分離されるように形成されたｐ⁺形ガード領域１
８、１９と、ｐ形の補助ガード領域２０を形成する。本
例では、凹部１７の表面に形成したシリコン酸化膜２１
には、ｐ⁺形ガード領域１８および１９と対応する位置
に開口を形成し、これらのガード領域と接続されるよう
に制御電極２２および２３を形成し、中央のｐ形の補助
ガード領域２０の上方には電極を形成しないようにした
ものである。このように補助ガード領域２０の上方に電
極を形成しないようにすると、この補助ガード領域を被
覆する絶縁層にかかる電界が緩和されるため、信頼性が
向上するという利点がある。

【００２０】図５は、本発明による半導体装置の第４
の実施例を示すものである。上述した第１〜第３の実施
例においては、３つのガード領域１８〜２０を互いに離
間するように形成したが、本例ではこれら３つのガード
領域の端部が互いに重なるように形成したものである。
また、凹部１７の表面に形成したシリコン酸化膜２１に
は、大きな開口を設け、３つのガード領域１８〜２０と
接触するように１つの幅の広い制御電極２６を形成した
ものである。

【００２１】本例においても、ガード領域１８〜２０
の互いに重なる端部ではｐ形の不純物濃度が低くなって
いるので、チャネルから遠ざかるにしたがって不純物濃
度は低くなり、上述した実施例と同様にターンオフ時の
動作を高速とすることができ、さらにこのときのガード
領域の下側からの電子の吐き出しは均一に行なわれるの
で素子破壊を抑止することができる。

【００２２】図６は、本発明による半導体装置の第５
の実施例を示すものである。上述した第１〜第４の実施
例においては、隣接するチャネル間にｐ形の不純物を導
入して形成した３つのガード領域１８〜２０を設けた
が、本例はｐ⁺形の第１および第２の２つのガード領域
１８および１９を互いに離間するように設けたものであ
る。このように構成すると、上述した実施例ではｐ形不
純物の拡散領域で構成されている補助ガード領域２０は
ｎ^-形のシリコン基板１１によって構成されることにな
り、したがって本例においても不純物濃度はチャネルか
ら遠ざかるにしたがって低くなり、上述した実施例と同
様に、ターンオン時に電子が横方向に広がることはなく
なり、ターンオフ時の電子の処理を高速で行うことがで
き、しかも電子の処理は均一となるので素子破壊を阻止
することもできる。

【００２３】図７は、本発明による半導体装置の第６
の実施例を示すものである。上述した実施例では、隣接
するチャネル間にガード領域を形成するものとしたが、
本例では、一番外側のチャネルのさらに外側にガード領
域を形成したものである。すなわち、一番外側のチャネ
ルの外側に、ｐ⁺形ガード領域１８を形成するとともに
さらにその外側にｐ形の補助ガード領域２７を形成す
る。ｐ形ガード領域１８は制御電極２２を介してゲート
電位に接続し、ｐ⁺形補助ガード領域２７には、動作特
性のばらつきをなくすために補助電極２８を介してフロ
ーティング電位を与えるように構成する。

【００２４】本例においても、ガード領域はチャネル
から遠ざかるにしたがって不純物濃度が低くなるように
形成したので、上述した実施例と同様に、素子が導通状
態にあるときに電子が横方向へ広がることは著しく少な
くなり、ターンオフ時に電子を迅速に処理できるように
なり、その結果としてターンオフが高速で行なわれるよ
うになるとともに電子の処理が均一に行なわれるので遮
断時に電界の集中も起こりにくくなり、破壊される恐れ
も著しく少なくなる。さらに、本例では、これらのｐ形
ガード領域１８とｐ⁺形の補助ガード領域２７とを互い
に離間するように形成したが、これらの端部が互いに重
なるように形成することもできる。

【００２５】本発明は上述した実施例にのみ限定され
るものではなく、幾多の変更や変形が可能である。例え
ば、３つのガード領域を設ける実施例においては、中央
のガード領域２０の不純物濃度を、両側のガード領域１
８および１９の不純物濃度よりも低くしたが、中央のガ
ード領域の不純物濃度を両側のガード領域の不純物濃度
と同程度とすることもできる。さらに、隣接するチャネ
ル間に４つ以上のガード領域を、互いに分離するか一部
的に重なるように設けることもできる。この場合にも、
チャネルから最も遠い中央のガード領域の不純物濃度を
最も低くし、チャネル領域に向かうにしたがってガード
領域の不純物濃度を順次高くしていくか、全てのガード
領域の不純物濃度を等しくすることができる。

【００２６】また、隣接するチャネル間に３つのガー
ド領域を設ける場合には中央のガード領域および／また
はそれを囲む周辺領域に、また２つのガード領域を設け
る場合にはその中間の領域に、ガンマ線、電子線、プロ
トンなどを選択的に照射することによってキャリヤライ
フタイムを局所的に短くすることによりガード領域直下
におけるキャリヤ濃度をさらに低減することもできる。
また、隣接するチャネル間に１つのガード領域を設ける
場合であっても、このガード領域および／またはその周
辺部に、ガンマ線、電子線、プロトンなどを選択的に照
射してキャリヤライフタイムを局所的に短くした領域を
設けることによってスイッチング特性を改善することが
できる。

【００２７】さらに、上述した本発明による半導体装
置の実施例として埋め込みゲート型の静電誘導サイリス
タとしたが、本発明は埋め込みゲート型以外の静電誘導
サイリスタや静電誘導トランジスタやゲートターンオフ
サイリスタ、ＩＧＢＴ，ＩＥＧＴ，ＭＣＴなどの絶縁ゲ
ート型素子にも適用することができる。さらに、上述し
た実施例では、半導体基板としてシリコン基板を用いた
が、他の半導体材料の基板を用いることもできる。

【００２８】

【発明の効果】上述した本発明による半導体装置によれ
ば、一導電形の半導体基板の一方の主表面に形成された
一方の主電極と他方の主表面に形成された他方の主電極
との間に形成されるチャネルを、半導体基板の一方の主
表面に形成された制御電極に印加される制御電圧によっ
て開閉して主電極間を流れる電流を制御するようにした
半導体装置において、半導体基板の一方の表面に形成さ
れた反対導電形の制御領域を、その不純物濃度がチャネ
ルから遠ざかるに伴って低くなる部分を持つように形成
したため、チャネルが導通しているときに多数キャリヤ
の横方向への拡散が抑止されてキャリヤ濃度が低くなる
ので、チャネルを遮断する際にはキャリヤを迅速に排出
することができ、スイッチング特性を改善することがで
きる。さらに、キャリヤの排出は均等に行なわれるの
で、局部的な電界の集中は起こりにくくなり、破壊耐量
を向上することができる。このようにして、大きな電流
を高速で断続できる信頼性の高い半導体装置を得ること
ができる。

【図面の簡単な説明】

【図１】図１は、従来の静電誘導トランジスタの構造を
示す線図的断面図である。

【図２】図２は、静電誘導サイリスタとして構成した本
発明による半導体装置の第１の実施例の構造を示す線図
的断面図である。

【図３】図３は、本発明による半導体装置の第２の実施
例の構造を示す線図的断面図である。

【図４】図４は、本発明による半導体装置の第３の実施
例の構造を示す線図的断面図である。

【図５】図５は、本発明による半導体装置の第４の実施
例の構造を示す線図的断面図である。

【図６】図６は、本発明による半導体装置の第５の実施
例の構造を示す線図的断面図である。

【図７】図７は、本発明による半導体装置の第６の実施
例の構造を示す線図的断面図である。

【符号の説明】

１１ｎ^-形シリコン基板、１２ｎ^-形カソード領域、
１３カソード電極、１４ｐ⁺形ゲート領域、１５
ｐ形アノード領域、１６アノード電極、１７凹部、
１８〜２０ガード領域、２１シリコン酸化膜、
２２、２３制御電極、２４補助電極、２５制御
電極、２６制御電極、２７補助ガード領域、
２８電極

Claims

【特許請求の範囲】

【請求項１】一対の主表面を有する一導電形の半導体
基板と、この半導体基板の一方の主表面に形成した一方
の主電極と、半導体基板の一方の主表面に形成された制
御電極と、この制御電極の下側の半導体基板に形成され
た反対導電形の制御領域と、前記半導体基板の他方の主
表面に形成された他方の主電極とを具え、前記制御電極
に印加される制御電圧によって開閉されるチャネルを経
て前記主電極間を流れる電流を制御するようにした半導
体装置において、前記反対導電形の制御領域を、その不
純物濃度が前記チャネルから遠ざかるに伴って低くなる
部分を持つように形成したことを特徴とする半導体装
置。
【請求項２】前記制御領域を、チャネルに隣接する第
１の不純物拡散領域と、そのチャネル側とは反対側に位
置する第２の不純物拡散領域とを以て構成したことを特
徴とする請求項１に記載の半導体装置。
【請求項３】前記制御領域の第１の不純物拡散領域と
第２の不純物拡散領域とを空間的に分離させるように構
成したことを特徴とする請求項２に記載の半導体装置。
【請求項４】前記制御領域の第１の不純物拡散領域と
第２の不純物拡散領域とを空間的に部分的に重なり合う
ように構成したことを特徴とする請求項２に記載の半導
体装置。
【請求項５】前記制御領域の第１の不純物拡散領域の
不純物濃度を、第２の不純物拡散領域の不純物濃度より
も高くしたことを特徴とする請求項２〜４の何れかに記
載の半導体装置。
【請求項６】前記制御領域の第１の不純物拡散領域の
不純物濃度を、第２の不純物拡散領域の不純物濃度とほ
ぼ等しくしたことを特徴とする請求項２〜４の何れかに
記載の半導体装置。
【請求項７】前記第１および第２の不純物拡散領域を
前記制御電極に接続したことを特徴とする請求項２〜６
の何れかに記載の半導体装置。
【請求項８】前記第１の不純物拡散領域を前記制御電
極に接続し、前記第２の不純物拡散領域を絶縁層で覆っ
たことを特徴とする請求項２〜６の何れかに記載の半導
体装置。
【請求項９】前記第１の不純物拡散領域を前記制御電
極に接続し、前記第２の不純物拡散領域をフローティン
グ電位に接続したことを特徴とする請求項２〜６の何れ
かに記載の半導体装置。
【請求項１０】前記第２の不純物拡散領域および／ま
たはその近傍に、ガンマ線、電子線、プロトンなどを選
択的に照射することによってキャリヤライフタイムを局
所的に短くした領域を設けたことを特徴とする請求項２
〜９の何れかに記載の半導体装置。
【請求項１１】前記制御領域を、反対導電形の不純物
を有する不純物拡散領域と、前記半導体基板の一部分で
構成される分離領域とで形成したことを特徴とする請求
項１に記載の半導体装置。
【請求項１２】前記分離領域に、ガンマ線、電子線、
プロトンなどを選択的に照射することによってキャリヤ
ライフタイムを局所的に短くした領域を設けたことを特
徴とする請求項１１に記載の半導体装置。
【請求項１３】一対の主表面を有する一導電形の半導
体基板と、この半導体基板の一方の主表面に配列して形
成された複数の一方の主電極と、半導体基板の一方の主
表面に形成された複数の制御電極と、これらの制御電極
の下側の半導体基板に形成された反対導電形の複数の制
御領域と、前記半導体基板の他方の主表面に形成された
他方の主電極とを具え、前記制御電極に印加される制御
電圧によって開閉されるチャネルを経て前記主電極間を
流れる電流を制御するようにした半導体装置において、
隣接するチャネル間に形成された制御領域に反対導電形
の不純物拡散領域を設け、これら不純物拡散領域の不純
物濃度をチャネルから遠ざかるにしたがって低くしたこ
とを特徴とする半導体装置。
【請求項１４】前記隣接するチャネル間に形成された
制御領域に、ガンマ線、電子線、プロトンなどを選択的
に照射することによってキャリヤライフタイムを局所的
に短くした領域を設けたことを特徴とする請求項１３に
記載の半導体装置。
【請求項１５】一対の主表面を有する一導電形の半導
体基板と、この半導基板の一方の主表面に配列して形成
された複数の一方の主電極と、半導体基板の一方の主表
面に形成された複数の制御電極と、この制御電極の下側
の半導体基板に形成された反対導電形の複数の制御領域
と、前記半導体基板の他方の主表面に形成された他方の
主電極とを具え、前記制御電極に印加される制御電圧に
よって開閉されるチャネルを経て前記主電極間を流れる
電流を制御するようにした半導体装置において、隣接す
るチャネル間に形成された制御領域に、複数の反対導電
形の不純物拡散領域を設け、制御領域における反対導電
形の不純物濃度のプロファイルに、チャネルから遠ざか
るにしたがって低くなる部分を設けたことを特徴とする
半導体装置。
【請求項１６】前記複数の不純物拡散領域を、互いに
部分的に重なるように形成したことを特徴とする請求項
１５に記載の半導体装置。
【請求項１７】前記複数の不純物拡散領域を、互いに
重ならないように分離して形成したことを特徴とする請
求項１５に記載の半導体装置。
【請求項１８】前記複数の不純物拡散領域の不純物濃
度をチャネルから遠ざかるしたがって低くしたことを特
徴とする請求項１５〜１７の何れかに記載の半導体装
置。
【請求項１９】前記複数の不純物拡散領域の不純物濃
度を互いに等しくしたことを特徴とする請求項１５〜１
７の何れかに記載の半導体装置。
【請求項２０】前記隣接するチャネル間に形成された
制御領域に、ガンマ線、電子線、プロトンなどを選択的
に照射することによってキャリヤライフタイムを局所的
に短くした領域を設けたことを特徴とする請求項１５〜
１７の何れかに記載の半導体装置。
【請求項２１】一対の主表面を有する一導電形の半導
体基板と、この半導体基板の一方の主表面に形成した一
方の主電極と、半導体基板の一方の主表面に形成された
制御電極と、この制御電極の下側の半導体基板に形成さ
れた反対導電形の制御領域と、前記半導体基板の他方の
主表面に形成された他方の主電極とを具え、前記制御電
極に印加される制御電圧によって開閉されるチャネルを
経て前記主電極間を流れる電流を制御するようにした半
導体装置において、前記反対導電形の制御領域および／
またはその周辺に、ガンマ線、電子線、プロトンなどを
選択的に照射することによってキャリヤライフタイムを
局所的に短くした領域を設けたことを特徴とする半導体
装置。