JP2001015568A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

Abstract

(57)【要約】 【課題】 リソグラフィ処理により形成されたレジスト
パターンについての測定結果に基づいて次の工程に進め
てよいか否かの合否判定を行う際に、品質的に問題ない
ウェーハを不合格と判定することを防止して、スループ
ットの向上とコストの低下を実現する半導体装置の製造
方法及び半導体製造装置を提供する。 【解決手段】 第１合否判定部１８において、コンタク
トホール開口部４２のホール径Ｄ及びターゲットパター
ンとしての下層配線ライン３０とのアライメント・オフ
セット値Ａがそれぞれ所定の規格範囲内に入っているか
否かの１次合否判定を行う（ステップＳ４）。この１次
合否判定で、規格範囲内に入っていないと判定されて
も、第２合否判定部２０において、下層配線ライン３０
の線幅Ｄｔとの相関関係を考慮してコンタクトホール開
口部４２が品質的に問題がないか否かの２次合否判定を
行う（ステップＳ６）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法及び半導体製造装置に係り、特にリソグラフィ処理に
より形成されたレジストパターンについての測定結果に
基づいて次の工程に進めてよいか否かの合否判定を行う
半導体装置の製造方法及び半導体製造装置に関するもの
である。

【０００２】

【従来の技術】半導体集積回路の製造プロセスにおい
て、リソグラフィ処理により形成されるレジストパター
ンは、それに続くエッチング処理や不純物イオンの注入
処理を行う際にエッチング領域やイオン注入領域を規定
するマスクとして機能するものである。このために、形
成すべきレジストパターンの大きさ（例えばレジストパ
ターンがライン状パターンの場合にはその線幅、円形パ
ターンの場合にはその径など）や、前の工程において形
成されている下地層のターゲットパターンに対する位置
合わせの精度が厳密に規定されている。

【０００３】従って、実際のリソグラフィ工程において
は、所望のレジストパターンを形成した後、レジストパ
ターンの大きさやターゲットパターンに対する位置合わ
せのズレを測定し、その測定値が予め決定された規格範
囲内であるか否かを判定し、リソグラフィ処理の合否判
定を行う。即ち、レジストパターンの大きさやターゲッ
トパターンに対する位置合わせのズレの測定値が規格範
囲内にある場合、リソグラフィ処理が適正な合格ウェー
ハとしてそのまま次の工程に進むが、測定値が規格範囲
外である場合には、リソグラフィ処理が不適正な不合格
ウェーハとして次の工程に進むことなく、レジストを剥
離再生し、改めてレジストの塗布、露光、現像など一連
のリソグラフィ処理を再実施するようにしている。な
お、このような判定は、一般的にＩＰＱＣ（In Process
Quality Control）判定と呼ばれている。

【０００４】以下、従来のＩＰＱＣ判定を行うリソグラ
フィ工程について、図５及び図６を用いて更に具体的に
説明する。ここで、図５はリソグラフィ工程を用いて形
成した多層配線構造を示す断面図である。また、図６は
図５の多層配線構造を形成する際のコンタクトホールを
形成するリソグラフィ工程を説明するための平面図であ
る。

【０００５】図５に示す多層配線構造は、通常、次のよ
うな工程によって形成される。即ち、半導体基板（図示
せず）上に導電膜を堆積した後、この導電膜上に、リソ
グラフィ技術を用いて配線パターンをなすレジストパタ
ーンを形成する。続いて、このレジストパターンをマス
クとして導電膜を選択的にエッチング除去し、線幅Ｄｔ
の下層配線ライン３０を形成する。

【０００６】次いで、レジストパターンを剥離した後、
下層配線ライン３０を含む基体全面に、第１層間絶縁膜
３２を堆積する。そして、この第１層間絶縁膜３２上
に、リソグラフィ技術を用いてホール径Ｄのコンタクト
ホール開口部を有するレジストパターンを形成する（な
お、この工程については、後に図６を用いて更に詳しく
説明する）。続いて、このレジストパターンをマスクと
して第１層間絶縁膜３２を選択的にエッチング除去し、
下層配線ライン３０表面に達するコンタクトホール３４
を形成する。

【０００７】次いで、レジストパターンを剥離した後、
コンタクトホール３４が形成された基体全面に導電膜を
堆積し、同時にこの導電膜によってコンタクトホール３
４内を埋め込む。そして、この導電膜上に、リソグラフ
ィ技術を用いて配線パターンをなすレジストパターンを
形成した後、このレジストパターンをマスクとして導電
膜を選択的にエッチング除去し、コンタクトホール３４
内に埋め込まれた導電膜からなるプラグ３６を形成する
と共に、第１層間絶縁膜３２上に所定の線幅の上層配線
ライン３８を形成する。

【０００８】次いで、レジストパターンを剥離した後、
上層配線ライン３８を含む基体全面に、第２層間絶縁膜
４０を堆積する。このようにして、半導体基板上に、下
層配線ライン３０と上層配線ライン３８とがプラグ３６
を介して接続されている多層配線構造を形成する。

【０００９】次に、下層配線ライン３０を含む基体全面
に堆積した第１層間絶縁膜３２上にリソグラフィ技術を
用いてコンタクトホール開口部を有するレジストパター
ンを形成する工程について、図６を用いて具体的に説明
する。

【００１０】下層配線ライン３０を含む基体全面に第１
層間絶縁膜３２を堆積した後、この第１層間絶縁膜３２
上にレジストを塗布し、コンタクトホールパターンのマ
スクを介して露光し、現像して、マスクパターンをレジ
ストに転写して、ホール径Ｄのコンタクトホール開口部
４２を有するレジストパターンを形成する。なお、ここ
で、基体全体を被覆しているレジストパターンを図示せ
ず、そのコンタクトホール開口部４２のみを図示する。

【００１１】ところで、このレジストパターンのコンタ
クトホール開口部４２は、下層配線ライン３０と上層配
線ライン３８とを接続するプラグ３６の大きさと位置を
決定する最大の要因となる。このため、このコンタクト
ホール開口部４２は所定の大きさをなし、その中心が線
幅Ｄｔの下層配線ライン３０の中心線のほぼ真上に位置
することが要求される。

【００１２】即ち、レジストパターンのコンタクトホー
ル開口部４２の位置決めを行う際のターゲットパターン
となるの下層配線ライン３０の線幅Ｄｔや、コンタクト
ホール開口部４２のホール径Ｄや、コンタクトホール開
口部４２の下層配線ライン３０との位置合わせズレ（具
体的には、コンタクトホール開口部４２の中心と下層配
線ライン３０の中心線との距離をいい、以下「アライメ
ント・オフセット値」と呼ぶ）Ａが、それぞれ所定の規
格範囲内に入っていることが要求される。

【００１３】そして、下層配線ライン３０の線幅Ｄｔが
所定の規格範囲内に入っていることを前提として、コン
タクトホール開口部４２のホール径Ｄや下層配線ライン
３０とのアライメント・オフセット値Ａがそれぞれ所定
の規格範囲内に入っている場合には、リソグラフィ処理
が適正な合格ウェーハとしてそのまま次の工程、即ちこ
のレジストパターンをマスクとする第１層間絶縁膜３２
のエッチング工程に進む。

【００１４】他方、コンタクトホール開口部４２のホー
ル径Ｄや下層配線ライン３０とのアライメント・オフセ
ット値Ａがそれぞれ所定の規格範囲内に入っていない場
合には、不合格ウェーハとして次の工程に進むことな
く、このレジストパターンを剥離再生して、改めてレジ
ストの塗布、コンタクトホールパターンのマスクを介し
ての露光、現像など一連のリソグラフィ処理を再実施す
ることになる。

【００１５】

【発明が解決しようとする課題】ところで、上記従来の
コンタクトホール開口部４２を有するレジストパターン
を形成するリソグラフィ工程において、リソグラフィ処
理後のウェーハの合否の判定に用いられるレジストパタ
ーンのコンタクトホール開口部４２のホール径Ｄや下層
配線ライン３０とのアライメント・オフセット値Ａの規
格範囲は、プロセス条件が確定した後は変更せず固定値
のまま使用されるのが一般的である。

【００１６】しかし、レジストパターンのコンタクトホ
ール開口部４２のホール径Ｄや下層配線ライン３０との
アライメント・オフセット値Ａは、下層配線ライン３０
との相関関係によるという面もある。そして、この観点
からすると、例えば下層配線ライン３０の線幅Ｄｔが所
定の規格範囲内において比較的大きな値を取った場合
に、この下層配線ライン３０をターゲットパターンとす
るコンタクトホール開口部４２のホール径Ｄや下層配線
ライン３０とのアライメント・オフセット値Ａは所定の
規格範囲の上限を越えても品質的には問題ない性能を確
保できる場合が生じる。

【００１７】しかし、前述のように、従来は、レジスト
パターンのコンタクトホール開口部４２のホール径Ｄや
下層配線ライン３０とのアライメント・オフセット値Ａ
の規格範囲が固定値のまま使用されるため、これらのホ
ール径Ｄやアライメント・オフセット値Ａが規格範囲外
ではあっても品質的には問題ない性能を確保することが
可能なウェーハを不合格ウェーハと判定していた。そし
て、その場合には、品質保持上からは本来不必要なレジ
ストパターンの剥離再生や一連のリソグラフィ処理の再
実施を余儀なくされるため、リソグラフィ工程のスルー
プットが低下し、コストの上昇を招くという問題があっ
た。

【００１８】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、リソグラフィ処理により形成されたレ
ジストパターンについての測定結果に基づいて次の工程
に進めてよいか否かの合否判定を行う際に、合否判定の
固定的な規格範囲外ではあっても品質的には問題ない性
能を確保することが可能なウェーハを不合格ウェーハと
判定することを防止して、リソグラフィ工程のスループ
ットの向上とコストの低下を実現することができる半導
体装置の製造方法及び半導体製造装置を提供することを
目的とする。

【００１９】

【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置の製造方法及び半導体製造装置によ
って達成される。即ち、請求項１に係る半導体装置の製
造方法は、リソグラフィ処理により形成されたレジスト
パターンについての測定結果に基づいて、次の工程に進
めてよいか否かの合否判定を行う半導体装置の製造方法
であって、レジストパターンについての測定結果が所定
の規格範囲内に入っているか否かにより、レジストパタ
ーンの適否を１次判定することに加え、前の工程におい
て形成されたターゲットパターンについての測定結果と
の相関関係において、レジストパターンの適否を２次判
定することを特徴とする。

【００２０】このように請求項１に係る半導体装置の製
造方法においては、レジストパターンの適否を判定する
際に、そのレジストパターンについての測定結果が所定
の規格範囲内に入っているか否かばかりでなく、リソグ
ラフィ処理よりも前の工程において形成されたターゲッ
トパターンについての測定結果との相関関係をも考慮す
ることにより、固定的な規格範囲のみを基準とするとリ
ソグラフィ処理が不適正とされ、不合格ウェーハと判定
されるものであっても、ターゲットパターンについての
測定結果との相関関係を考慮すれば品質的には問題ない
性能を確保できる場合には、リソグラフィ処理が適正な
合格ウェーハと判定することが可能になる。このため、
従来はリソグラフィ処理が不適正な不合格ウェーハと判
定されていたもののうち、品質的には問題ないウェーハ
が合格ウェーハと判定されて救済され、本来的には不必
要なレジストパターンの剥離再生やリソグラフィ処理の
再実施が回避される。

【００２１】また、請求項２に係る半導体装置の製造方
法は、リソグラフィ処理により形成されたレジストパタ
ーンについての測定結果に基づいて、次の工程に進めて
よいか否かの合否判定を行う半導体装置の製造方法であ
って、前の工程において形成されたターゲットパターン
についての測定を行い、その測定結果を登録保持する第
１のステップと、レジストパターンについての測定を行
い、その測定結果が所定の規格範囲内に入っているか否
かにより、このレジストパターンの適否を１次判定する
第２のステップと、このレジストパターンについての測
定結果が所定の規格範囲内に入っていない場合に、ター
ゲットパターンについての測定結果との相関関係におい
て、レジストパターンの適否を２次判定する第３のステ
ップと、を有することを特徴とする。

【００２２】このように請求項２に係る半導体装置の製
造方法においては、レジストパターンの適否を判定する
際に、そのレジストパターンについての測定結果が所定
の規格範囲内に入っているか否かによりレジストパター
ンの適否を１次判定する第２のステップの後に、たとえ
このレジストパターンについての測定結果が所定の規格
範囲内に入っていなくとも、ターゲットパターンについ
ての測定結果との相関関係においてレジストパターンの
適否を２次判定する第３のステップを設けていることに
より、固定的な規格範囲のみを基準とするとリソグラフ
ィ処理が不適正とされ不合格ウェーハと判定されるもの
であっても、ターゲットパターンについての測定結果と
の相関関係を考慮すれば品質的には問題ない性能を確保
できる場合には、リソグラフィ処理が適正な合格ウェー
ハと判定することが可能になる。このため、従来はリソ
グラフィ処理が不適正な不合格ウェーハと判定されてい
たもののうち、品質的には問題ないウェーハが合格ウェ
ーハと判定されて救済され、本来的には不必要なレジス
トパターンの剥離再生やリソグラフィ処理の再実施が回
避される。

【００２３】なお、上記請求項２に係る半導体装置の製
造方法において、前記第３のステップは、ターゲットパ
ターンの大きさ及びその規格範囲からのズレ、レジスト
パターンの大きさ及びその規格範囲からのズレ、並びに
レジストパターンのターゲットパターンとの位置合わせ
ズレの相関関係を考慮して、レジストパターンの適否を
２次判定するステップとすることが好適である。

【００２４】この２次判定方法を具体的に述べると、タ
ーゲットパターンの大きさの測定値からその規格範囲の
下限を引いた差分に所定のマージン係数を掛け合わせた
値を余裕度としたとき、レジストパターンの大きさの測
定値からその規格範囲の上限を引いた差分にレジストパ
ターンのターゲットパターンとの位置合わせズレの２倍
を合計した値が上記の余裕度よりも小さいか等しい場合
に、レジストパターンは品質的には問題ないと判定する
方法である。

【００２５】こうした判定方法においては、ターゲット
パターンに起因する余裕度が大きくなると、レジストパ
ターンの大きさがその規格範囲の上限より大きくなって
も、或いはまた、レジストパターンのターゲットパター
ンとの位置合わせズレがその規格範囲の上限より大きく
なっても、レジストパターンがその形成許容領域内に納
まって、品質的には問題ない場合が生じるが、そうした
場合もリソグラフィ処理が適正な合格ウェーハと判定し
て救済することが可能になる。

【００２６】また、請求項５に係る半導体製造装置は、
リソグラフィ処理により形成されたレジストパターンに
ついての測定結果に基づいて、次の工程に進めてよいか
否かの合否判定を行う半導体製造装置であって、前の工
程において形成されたターゲットパターンについての測
定結果を登録保持すると共に、レジストパターンについ
ての測定結果を登録保持する測定データ保持部と、この
測定データ保持部に接続され、レジストパターンについ
ての測定結果が所定の規格範囲内に入っているか否かに
より、レジストパターンの適否を１次判定する第１の判
定部と、この第１の判定部及び測定データ保持部に接続
され、第１の判定部によりレジストパターンについての
測定結果が所定の規格範囲内に入っていないと判定され
た場合に、ターゲットパターンについての測定結果との
相関関係において、レジストパターンの適否を２次判定
する第２の判定部と、を有することを特徴とする。

【００２７】このように請求項５に係る半導体製造装置
においては、レジストパターンの適否を判定する際、レ
ジストパターンについての測定結果が所定の規格範囲内
に入っているか否かによりレジストパターンの適否を１
次判定する第１の判定部の他に、この第１の判定部によ
りレジストパターンについての測定結果が所定の規格範
囲内に入っていないと判定された場合に、ターゲットパ
ターンについての測定結果との相関関係においてレジス
トパターンの適否を２次判定する第２の判定部を有する
ことにより、第１の判定部において、固定的な規格範囲
のみを基準とするとリソグラフィ処理が不適正とされ、
不合格ウェーハと判定されるものであっても、ターゲッ
トパターンについての測定結果との相関関係を考慮すれ
ば品質的には問題ない性能を確保できる場合には、リソ
グラフィ処理が適正な合格ウェーハと判定することが可
能になる。このため、従来はリソグラフィ処理が不適正
な不合格ウェーハと判定されていたもののうち、品質的
には問題ないウェーハが合格ウェーハと判定されて救済
され、本来的には不必要なレジストパターンの剥離再生
やリソグラフィ処理の再実施が回避される。

【００２８】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図１は本発明の一実施
形態に係るリソグラフィ処理後のウェーハの合否判定を
行う合否判定装置を示すブロック図であり、図２は図１
の合否判定装置を用いてリソグラフィ処理後のウェーハ
の合否判定を行う処理手順を示すフローチャートであ
る。

【００２９】なお、本実施形態においては、リソグラフ
ィ処理の具体例として、上記図５及び図６を用いて説明
した従来の場合と同様に、線幅Ｄｔの下層配線ライン３
０の上方に、この下層配線ライン３０をターゲットパタ
ーンとしてホール径Ｄのコンタクトホール開口部４２を
有するレジストパターンを形成する場合について説明す
る。

【００３０】図１に示されるように、本実施形態に係る
リソグラフィ処理後のウェーハの合否判定を行う合否判
定装置においては、デバイスの設計条件より予め決定さ
れたレジストパターンの大きさやターゲットパターンに
対する位置合わせのズレについての規格範囲、例えばレ
ジストパターンのコンタクトホール開口部４２のホール
径Ｄや下層配線ライン３０とのアライメント・オフセッ
ト値Ａについての規格範囲のデータを入力する規格範囲
入力部１０が設置されている。また、この規格範囲入力
部１０に接続されて、規格範囲入力部１０に入力された
規格範囲のデータを格納して保持する規格範囲保持部１
２が設置されている。

【００３１】また、下層配線ライン３０の線幅Ｄｔや、
コンタクトホール開口部４２のホール径Ｄや、コンタク
トホール開口部４２と下層配線ライン３０とのアライメ
ント・オフセット値ＡなどのＩＰＱＣ測定データを入力
するＩＰＱＣデータ入力部１４が設置されている。ま
た、このＩＰＱＣデータ入力部１４に接続されて、ＩＰ
ＱＣデータ入力部１４に入力されたＩＰＱＣ測定データ
を格納して保持するＩＰＱＣデータ保持部１６が設置さ
れている。

【００３２】また、このＩＰＱＣデータ保持部１６及び
規格範囲保持部１２に接続されて、コンタクトホール開
口部４２のホール径Ｄや、コンタクトホール開口部４２
と下層配線ライン３０とのアライメント・オフセット値
ＡなどのＩＰＱＣ測定データが所定の規格範囲内に入っ
ているか否かにより、コンタクトホール開口部４２を有
するレジストパターンの適否の１次判定を行う第１合否
判定部１８が設置されている。

【００３３】また、この第１合否判定部１８及びＩＰＱ
Ｃデータ保持部１６に接続されて、第１合否判定部１８
においてＩＰＱＣ測定データが所定の規格範囲内に入っ
ていないと判定された場合であっても、ターゲットパタ
ーンとしての下層配線ライン３０の線幅ＤｔなどのＩＰ
ＱＣ測定データとの相関関係において、コンタクトホー
ル開口部４２を有するレジストパターンの適否の２次判
定を行う第２合否判定部２０が設置されている。

【００３４】更に、この第１合否判定部１８及び第２合
否判定部２０に接続されて、リソグラフィ処理後のウェ
ーハの最終的な合否判定を表示する合否出力部２２が設
置されている。

【００３５】次に、図１の合否判定装置を用いてリソグ
ラフィ処理後のウェーハの合否判定を行う処理手順を、
図２のフローチャートに従って説明する。先ず、製造プ
ロセスへのウェーハの投入に先立ち、デバイスの設計条
件より、リソグラフィ処理後のウェーハの合否判定に使
用するレジストパターンの大きさやターゲットパターン
に対する位置合わせのズレについての規格範囲、例えば
レジストパターンのコンタクトホール開口部４２のホー
ル径Ｄやターゲットパターンである下層配線ライン３０
とのアライメント・オフセット値Ａなどについての規格
範囲を決定し、その規格範囲のデータを規格範囲入力部
１０に入力する。そして、この規格範囲入力部１０に入
力された規格範囲のデータを規格範囲保持部１２に格納
し基礎情報として登録する（ステップＳ１）。

【００３６】なお、この規格範囲保持部１２には、本実
施形態の対象となっているリソグラフィ処理以外の工程
における種々の規格範囲のデータ、例えばターゲットパ
ターンとしての下層配線ライン３０の線幅Ｄｔなどにつ
いての規格範囲のデータも基礎情報として登録されてい
る。

【００３７】次いで、製造プロセスにウェーハを投入
し、本実施形態の対象となっているリソグラフィ処理を
行う。そして、このリソグラフィ処理によって形成した
レジストパターンの大きさやターゲットパターンに対す
る位置合わせのズレ、例えばレジストパターンのコンタ
クトホール開口部４２のホール径Ｄやターゲットパター
ンとしての下層配線ライン３０とのアライメント・オフ
セット値Ａを測定機を用いて測定し、これらのＩＰＱＣ
測定データをＩＰＱＣデータ入力部１４に入力する。そ
して、このＩＰＱＣデータ入力部１４に入力されたレジ
ストパターンのコンタクトホール開口部４２のホール径
Ｄや下層配線ライン３０とのアライメント・オフセット
値ＡのデータをＩＰＱＣデータ保持部１６に格納しＩＰ
ＱＣデータとして登録保持する（ステップＳ２）。

【００３８】なお、コンタクトホール開口部４２を形成
する際のターゲットパターンとなる下層配線ライン３０
の線幅Ｄｔは、この下層配線ライン３０の形成後におい
て既に測定され、ＩＰＱＣデータ入力部１４に入力さ
れ、ＩＰＱＣデータ保持部１６にＩＰＱＣデータとして
登録保持されている。

【００３９】次いで、規格範囲保持部１２に登録保持さ
れている基礎情報の中から、レジストパターンのコンタ
クトホール開口部４２のホール径Ｄや下層配線ライン３
０とのアライメント・オフセット値Ａについての規格範
囲のデータを検索する（ステップＳ３）。

【００４０】次いで、第１合否判定部１８において、Ｉ
ＰＱＣデータ保持部１６から取り出したレジストパター
ンのコンタクトホール開口部４２のホール径Ｄ及び下層
配線ライン３０とのアライメント・オフセット値ＡのＩ
ＰＱＣデータと、規格範囲保持部１２から取り出したそ
れらのＩＰＱＣデータについての規格範囲のデータとを
比較し、コンタクトホール開口部４２のホール径Ｄ及び
下層配線ライン３０とのアライメント・オフセット値Ａ
がそれぞれ所定の規格範囲内に入っているか否かの１次
合否判定を行う（ステップＳ４）。

【００４１】そして、レジストパターンのコンタクトホ
ール開口部４２のホール径Ｄ及び下層配線ライン３０と
のアライメント・オフセット値Ａがそれぞれ所定の規格
範囲内に入っており、このコンタクトホール開口部４２
を有するレジストパターンは適正であると判定された場
合には、リソグラフィ処理が適正な合格ウェーハである
として、その合否判定に使用されたＩＰＱＣ測定データ
をＩＰＱＣデータ保持部１６のデータベースに登録した
後、リソグラフィ処理後のウェーハが合格ウェーハであ
る旨を表示する（即ち、図２において、ステップＳ４か
らステップＳ７、ステップＳ８に進む）。

【００４２】他方、コンタクトホール開口部４２のホー
ル径Ｄ及び下層配線ライン３０とのアライメント・オフ
セット値Ａの少なくとも一方が所定の規格範囲内に入っ
ていないと判定された場合には、ＩＰＱＣデータ保持部
１６に登録保持されているＩＰＱＣデータの中から、コ
ンタクトホール開口部４２のターゲットパターンである
下層配線ライン３０の線幅Ｄｔのデータを検索する（ス
テップＳ５）。

【００４３】次いで、第２合否判定部２０において、Ｉ
ＰＱＣデータ保持部１６から取り出したレジストパター
ンのコンタクトホール開口部４２のホール径Ｄ及び下層
配線ライン３０とのアライメント・オフセット値ＡのＩ
ＰＱＣデータと、同じくＩＰＱＣデータ保持部１６から
取り出したターゲットパターンとしての下層配線ライン
３０の線幅ＤｔのＩＰＱＣデータとに基づき、コンタク
トホール開口部４２のホール径Ｄや下層配線ライン３０
とのアライメント・オフセット値Ａと下層配線ライン３
０の線幅Ｄｔとの相関関係において、コンタクトホール
開口部４２を有するレジストパターンが品質的に問題が
あるか否かの２次判定を行う（ステップＳ６）。

【００４４】ここで、この２次合否判定について、その
具体的な判定方法を説明する。いま、ターゲットパター
ンとしての下層配線ライン３０の線幅Ｄｔからその規格
範囲の下限Ｄｔｓを引いた差分に所定のマージン係数Ｇ
を掛け合わせた値、即ち

【００４５】 （Ｄｔ−Ｄｔｓ）×Ｇ ……（１）

【００４６】を余裕度とする。そして、レジストパター
ンのコンタクトホール開口部４２のホール径Ｄからその
規格範囲の上限Ｄｔｓを引いた差分に、コンタクトホー
ル開口部４２の下層配線ライン３０とのアライメント・
オフセット値Ａの２倍を合計した値、即ち

【００４７】 （Ｄ−Ｄｓ）＋２Ａ ……（２）

【００４８】が上記の余裕度を下回っているか等しい場
合に、コンタクトホール開口部４２を有するレジストパ
ターンは品質的には問題ないと判定する。このような判
定方法を演算式で表すと次のようになる。

【００４９】 （Ｄ−Ｄｓ）＋２Ａ≦（Ｄｔ−Ｄｔｓ）×Ｇ ……（３）

【００５０】更に、この２次合否の判定方法を適用した
具体的な事例を図３及び図４を用いて説明する。ここ
で、図３及び図４は、上記図６に対応する平面図であ
る。図３及び図４に示されるように、レジストパターン
のコンタクトホール開口部４２を形成する際には、接続
特性を安全かつ安定的に確保するために、ターゲットパ
ターンである下層配線ライン３０の両側部に所定の固定
的な幅をもつマージン範囲５０ａ、５０ｂを設けて、こ
れらのマージン範囲５０ａ、５０ｂにコンタクトホール
開口部４２が掛からないようにする必要がある。

【００５１】逆にいえば、下層配線ライン３０の両側部
のマージン範囲５０ａ、５０ｂに挟まれた領域内にコン
タクトホール開口部４２が納まる限り、コンタクトホー
ル開口部４２を有するレジストパターンは品質的には問
題ないと判定してもよいことになる。それ故、ここで
は、このマージン範囲５０ａ、５０ｂに挟まれた領域を
コンタクトホール開口部形成許容領域５２と呼ぶことに
する。

【００５２】このため、下層配線ライン３０の線幅Ｄｔ
がその規格範囲内において比較的広く形成された場合に
おいては、コンタクトホール開口部形成許容領域５２が
相対的に広くなる。言い換えれば、下層配線ライン３０
の線幅Ｄｔとその規格範囲の下限Ｄｔｓとの差分に所定
のマージン係数Ｇを掛け合わせた上記（１）式で表され
る余裕度が相対的に大きくなる。従って、図３に示され
るように、この余裕度が相対的に大きい場合であって、
かつレジストパターンのコンタクトホール開口部４２の
下層配線ライン３０とのアライメント・オフセット値Ａ
が零、即ち、

【００５３】 Ａ＝０ ……（４）

【００５４】である場合には、コンタクトホール開口部
４２のホール径Ｄがその規格範囲の上限Ｄｔｓより大き
くなっても（比較のため、規格範囲の上限Ｄｔｓをホー
ル径とするコンタクトホール開口部４２ａを図中に円形
の破線で表すことにする）、コンタクトホール開口部４
２がコンタクトホール開口部形成許容領域５２内に納ま
っていれば、品質的には問題ないと判定される。即ち、
コンタクトホール開口部４２のホール径Ｄは、その規格
範囲の上限Ｄｔｓを越えて、コンタクトホール開口部形
成許容領域５２の幅まで拡大することが可能になる。言
い換えれば、

【００５５】 （Ｄ−Ｄｓ）≦（Ｄｔ−Ｄｔｓ）×Ｇ ……（５）

【００５６】の範囲内において、コンタクトホール開口
部４２のホール径Ｄは、その規格範囲の上限Ｄｔｓを越
えて拡大することが可能になる。

【００５７】なお、ここでは、コンタクトホール開口部
４２の下層配線ライン３０とのアライメント・オフセッ
ト値Ａが上記（４）式を満足すると仮定して説明した
が、その代わりに、

【００５８】 Ａ＞０ ……（６）

【００５９】となると（そして、実際は、この場合が大
半であるが）、コンタクトホール開口部４２のホール径
Ｄがその規格範囲の上限Ｄｔｓを越えて拡大する余地は
その分だけ制約されることになる。

【００６０】また、図４に示されるように、上記（１）
式で表される余裕度が相対的に大きい場合であって、か
つレジストパターンのコンタクトホール開口部４２のホ
ール径Ｄがその規格範囲の上限Ｄｓに等しい、即ち、

【００６１】 Ｄ＝Ｄｓ ……（７）

【００６２】である場合には、コンタクトホール開口部
４２の下層配線ライン３０とのアライメント・オフセッ
ト値Ａがその規格範囲より大きくなっても（比較のた
め、同一のホール径をもち、下層配線ライン３０とのア
ライメント・オフセット値Ａが規格範囲の上限となって
いるコンタクトホール開口部４２ｂを図中に円形の破線
で表すことにする）、このコンタクトホール開口部４２
がコンタクトホール開口部形成許容領域５２内に納まっ
ていれば、品質的には問題ないと判定される。言い換え
れば、

【００６３】 ２Ａ≦（Ｄｔ−Ｄｔｓ）×Ｇ ……（８）

【００６４】の範囲内において、コンタクトホール開口
部４２の下層配線ライン３０とのアライメント・オフセ
ット値Ａは、その規格範囲を越えて大きくなることが可
能になる。

【００６５】なお、ここでは、コンタクトホール開口部
４２のホール径Ｄがその規格範囲の上限Ｄｓに等しい、
即ち、上記（７）式が成立すると仮定して説明したが、
その代わりに、

【００６６】 Ｄ＜Ｄｓ ……（９）

【００６７】となって、更にコンタクトホール開口部４
２のホール径Ｄがその規格範囲の下限に近くなる程（但
し、コンタクトホール開口部４２のホール径Ｄがその規
格範囲の下限より小さくなると、接続特性上、問題が生
じてくる）、コンタクトホール開口部４２の下層配線ラ
イン３０とのアライメント・オフセット値Ａがその規格
範囲を越えて大きくなる余地はその分だけ拡大すること
になる。

【００６８】そして、第２合否判定部２０において、上
記（３）式を満足し、ターゲットパターンとしての下層
配線ライン３０の線幅Ｄｔとの相関関係を考慮すれば、
コンタクトホール開口部４２が品質的には問題ないと２
次判定された場合には、リソグラフィ処理が適正な合格
ウェーハであるとして、その旨を合否出力部２２に送信
する。

【００６９】また、ターゲットパターンとしての下層配
線ライン３０の線幅Ｄｔとの相関関係を考慮しても、品
質的には問題が生じる恐れがあると判定された場合に
は、リソグラフィ処理後のウェーハは不合格ウェーハで
あるとして、その旨を合否出力部２２に送信する。

【００７０】なお、第１合否判定部１８及び第２合否判
定部２０における１次及び２次の合否判定がなされた
後、その合否判定に使用されたＩＰＱＣ測定データを、
ＩＰＱＣデータ保持部１６のデータベースに登録する
（ステップＳ７）。

【００７１】次いで、第１合否判定部１８及び第２合否
判定部２０から合否判定の結果を送信された合否出力部
２２は、その送信内容に従って、リソグラフィ処理後の
ウェーハが合格ウェーハである旨、又は不合格ウェーハ
である旨の合否判定結果を表示する（ステップＳ８）。

【００７２】そして、合否出力部２２において、リソグ
ラフィ処理後のウェーハが合格ウェーハである旨が表示
された場合には、次の工程に進む。具体的には、上記図
５及び図６を用いて説明した従来の場合と同様に、コン
タクトホール開口部４２を有するレジストパターンをマ
スクとして第１層間絶縁膜３２を選択的にエッチング除
去し、下層配線ライン３０表面に達するコンタクトホー
ル３４を形成する。

【００７３】他方、リソグラフィ処理後のウェーハが不
合格ウェーハである旨が表示された場合には、上記図５
及び図６を用いて説明した従来の場合と同様に、上記の
エッチング工程に進むことなく、コンタクトホール開口
部４２を有するレジストパターンを剥離再生して、改め
てレジストの塗布、コンタクトホールパターンのマスク
を介しての露光、現像など一連のリソグラフィ処理を再
実施する。

【００７４】以上のように本実施形態によれば、第１合
否判定部１８において、レジストパターンのコンタクト
ホール開口部４２のホール径Ｄ及び下層配線ライン３０
とのアライメント・オフセット値Ａがそれぞれ所定の規
格範囲内に入っているか否かの１次合否判定を行う（ス
テップＳ４）のみならず、この１次合否判定で、コンタ
クトホール開口部４２のホール径Ｄ及び下層配線ライン
３０とのアライメント・オフセット値Ａの少なくとも一
方が所定の規格範囲内に入っていないと判定された場合
であっても、第２合否判定部２０において、コンタクト
ホール開口部４２のホール径Ｄ及び下層配線ライン３０
とのアライメント・オフセット値Ａとターゲットパター
ンとしての下層配線ライン３０の線幅Ｄｔとの相関関係
を考慮してコンタクトホール開口部４２を有するレジス
トパターンが品質的に問題がないか否かの２次合否判定
を行う（ステップＳ６）ことにより、具体的には、コン
タクトホール開口部４２のホール径Ｄ及び下層配線ライ
ン３０とのアライメント・オフセット値Ａが、演算式

【００７５】 （Ｄ−Ｄｓ）＋２Ａ≦（Ｄｔ−Ｄｔｓ）×Ｇ ……（１０）

【００７６】を満足しているか否かを判断し、満足して
いる場合には、コンタクトホール開口部４２がコンタク
トホール開口部形成許容領域５２内に納まっており、適
正であると判定することにより、従来は固定的な規格範
囲のみを基準としてはリソグラフィ処理が不適正な不合
格ウェーハと判定されるものであっても、品質的には問
題ない性能を確保できる場合には、リソグラフィ処理が
適正な合格ウェーハと判定して救済することが可能にな
る。従って、品質的に問題ないウェーハを不合格ウェー
ハと判定されることを防止し、本来的には不必要なコン
タクトホール開口部４２を有するレジストパターンを剥
離再生作業や、リソグラフィ処理の再実施作業を回避す
ることができるために、リソグラフィ工程のスループッ
トを向上させ、コストの低減を実現することができる。

【００７７】なお、上記実施形態においては、下層配線
ライン３０をターゲットパターンとしてその上方にホー
ル径Ｄのコンタクトホール開口部４２を有するレジスト
パターンを形成する場合について説明したが、本発明は
このような場合に限定されるものではなく、下地層のタ
ーゲットパターンに対するレジストパターンを形成する
リソグラフィ処理を行う場合であれば、適用可能であ
る。

【００７８】

【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置の製造方法及び半導体製造装置によれば、
次のような効果を奏することができる。即ち、請求項１
に係る半導体装置の製造方法によれば、レジストパター
ンの適否を判定する際に、そのレジストパターンについ
ての測定結果が所定の規格範囲内に入っているか否かば
かりでなく、リソグラフィ処理よりも前の工程において
形成されたターゲットパターンについての測定結果との
相関関係をも考慮することにより、固定的な規格範囲の
みを基準とするとリソグラフィ処理が不適正とされ、不
合格ウェーハと判定されるものであっても、ターゲット
パターンについての測定結果との相関関係を考慮すれば
品質的には問題ない性能を確保できる場合には、リソグ
ラフィ処理が適正な合格ウェーハと判定することが可能
になる。従って、従来はリソグラフィ処理が不適正な不
合格ウェーハと判定されていたもののうち、品質的には
問題ないウェーハを合格ウェーハと判定して救済するこ
とが可能になり、本来的には不必要なレジストパターン
の剥離再生やリソグラフィ処理の再実施を回避すること
ができるため、リソグラフィ工程のスループットを向上
させ、コストの低減を実現することができる。

【００７９】また、請求項２に係る半導体装置の製造方
法によれば、レジストパターンの適否を判定する際に、
そのレジストパターンについての測定結果が所定の規格
範囲内に入っているか否かによりレジストパターンの適
否を１次判定する第２のステップの後に、たとえこのレ
ジストパターンについての測定結果が所定の規格範囲内
に入っていなくとも、ターゲットパターンについての測
定結果との相関関係においてレジストパターンの適否を
２次判定する第３のステップを設けていることにより、
固定的な規格範囲のみを基準とするとリソグラフィ処理
が不適正とされ不合格ウェーハと判定されるものであっ
ても、ターゲットパターンについての測定結果との相関
関係を考慮すれば品質的には問題ない性能を確保できる
場合には、リソグラフィ処理が適正な合格ウェーハと判
定することが可能になる。従って、従来はリソグラフィ
処理が不適正な不合格ウェーハと判定されていたものの
うち、品質的には問題ないウェーハを合格ウェーハと判
定して救済することが可能になり、本来的には不必要な
レジストパターンの剥離再生やリソグラフィ処理の再実
施を回避することができるため、リソグラフィ工程のス
ループットを向上させ、コストの低減を実現することが
できる。

【００８０】また、請求項５に係る半導体製造装置によ
れば、レジストパターンの適否を判定する際、レジスト
パターンについての測定結果が所定の規格範囲内に入っ
ているか否かによりレジストパターンの適否を１次判定
する第１の判定部の他に、この第１の判定部によりレジ
ストパターンについての測定結果が所定の規格範囲内に
入っていないと判定された場合に、ターゲットパターン
についての測定結果との相関関係においてレジストパタ
ーンの適否を２次判定する第２の判定部を有することに
より、第１の判定部において、固定的な規格範囲のみを
基準とするとリソグラフィ処理が不適正とされ、不合格
ウェーハと判定されるものであっても、ターゲットパタ
ーンについての測定結果との相関関係を考慮すれば品質
的には問題ない性能を確保できる場合には、リソグラフ
ィ処理が適正な合格ウェーハと判定することが可能にな
る。従って、従来はリソグラフィ処理が不適正な不合格
ウェーハと判定されていたもののうち、品質的には問題
ないウェーハを合格ウェーハと判定して救済することが
可能になり、本来的には不必要なレジストパターンの剥
離再生やリソグラフィ処理の再実施を回避することがで
きるため、リソグラフィ工程のスループットを向上さ
せ、コストの低減を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るリソグラフィ処理後
のウェーハの合否判定を行う合否判定装置を示すブロッ
ク図である。

【図２】図１の合否判定装置を用いてリソグラフィ処理
後のウェーハの合否判定を行う処理手順を示すフローチ
ャートである。

【図３】図２のフローチャートのステップＳ６における
２次合否の判定方法を適用した具体的な事例を説明する
ための平面図（その１）である。

【図４】図２のフローチャートのステップＳ６における
２次合否の判定方法を適用した具体的な事例を説明する
ための平面図（その２）である。

【図５】リソグラフィ工程を用いて形成した多層配線構
造を示す断面図である。

【図６】図５の多層配線構造を形成する際のコンタクト
ホールを形成するリソグラフィ工程を説明するための平
面図である。

【符号の説明】

１０……規格範囲入力部、１２……規格範囲保持部、１
４……ＩＰＱＣデータ入力部、１６……ＩＰＱＣデータ
保持部、１８……第１合否判定部、２０……第２合否判
定部、２２……合否出力部、３０……下層配線ライン、
３２……第１層間絶縁膜、３４……コンタクトホール、
３６……プラグ、３８……上層配線ライン、４０……第
２層間絶縁膜、４２、４２ａ、４２ｂ……レジストパタ
ーンのコンタクトホール開口部、５０ａ、５０ｂ……マ
ージン範囲、５２……コンタクトホール開口部形成許容
領域。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 リソグラフィ処理により形成されたレジ
   ストパターンについての測定結果に基づいて、次の工程
   に進めてよいか否かの合否判定を行う半導体装置の製造
   方法であって、 前記レジストパターンについての測定結果が所定の規格
   範囲内に入っているか否かにより、前記レジストパター
   ンの適否を判定することに加え、 前の工程において形成されたターゲットパターンについ
   ての測定結果との相関関係において、前記レジストパタ
   ーンの適否を判定することを特徴とする半導体装置の製
   造方法。
2. 【請求項２】 リソグラフィ処理により形成されたレジ
   ストパターンについての測定結果に基づいて、次の工程
   に進めてよいか否かの合否判定を行う半導体装置の製造
   方法であって、 前の工程において形成されたターゲットパターンについ
   ての測定を行い、その測定結果を記憶保持する第１のス
   テップと、 前記レジストパターンについての測定を行い、その測定
   結果が所定の規格範囲内に入っているか否かにより、前
   記レジストパターンの適否を１次判定する第２のステッ
   プと、 前記レジストパターンについての測定結果が、所定の規
   格範囲内に入っていない場合に、前記ターゲットパター
   ンについての測定結果との相関関係において、前記レジ
   ストパターンの適否を２次判定する第３のステップと、 を有することを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項２記載の半導体装置の製造方法に
   おいて、 前記第３のステップが、前記ターゲットパターンの大き
   さ及びその規格範囲からのズレ、前記レジストパターン
   の大きさ及びその規格範囲からのズレ、並びに前記レジ
   ストパターンの前記ターゲットパターンとの位置合わせ
   ズレの相関関係を考慮して、前記レジストパターンの適
   否を判定するステップであることを特徴とする半導体装
   置の製造方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法に
   おいて、 前記第３のステップが、前記ターゲットパターンの大き
   さの測定値からその規格範囲の下限を引いた差分に所定
   のマージン係数を掛け合わせた値を余裕度としたとき、
   前記レジストパターンの大きさの測定値からその規格範
   囲の上限を引いた差分に前記レジストパターンの前記タ
   ーゲットパターンとの位置合わせズレの２倍を合計した
   値が上記の余裕度よりも小さいか等しい場合に、前記レ
   ジストパターンは品質的に問題ないと判定するステップ
   であることを特徴とする半導体装置の製造方法。
5. 【請求項５】 リソグラフィ処理により形成されたレジ
   ストパターンについての測定結果に基づいて、次の工程
   に進めてよいか否かの合否判定を行う半導体製造装置で
   あって、 前の工程において形成されたターゲットパターンについ
   ての測定結果を登録保持すると共に、前記レジストパタ
   ーンについての測定結果を登録保持する測定データ保持
   部と、 前記測定データ保持部に接続され、前記レジストパター
   ンについての測定結果が所定の規格範囲内に入っている
   か否かにより、前記レジストパターンの適否を１次判定
   する第１の判定部と、 前記測定データ保持部及び前記第１の判定部に接続さ
   れ、前記第１の判定部により、前記レジストパターンに
   ついての測定結果が所定の規格範囲内に入っていないと
   判定された場合に、前記ターゲットパターンについての
   測定結果との相関関係において、前記レジストパターン
   の適否を２次判定する第２の判定部と、を有することを
   特徴とする半導体製造装置。