JP2000353952A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】 広帯域の周波数に対応でき、かつジッタの小
さい出力周波数を得ることができる半導体装置を提供す
ることを目的とする。 【解決手段】 ローパスフィルタ１００の出力を周波数
微調整用可変抵抗１１２，周波数帯域調整用１１３及び
周波数帯域調整用容量１１４，電圧保持用容量１１５に
入力する。非同期時にはスイッチ１１７をオンにする。
この時は出力周波数は可変抵抗１１２，１１３及び容量
１１４の変化に伴い広い周波数帯域で変化する。その
後、同期状態になるとスイッチ１１７をオフにする。こ
の時点で容量１１５には同期時における出力電圧が保存
され、同期時点での周波数を中心に出力周波数は可変抵
抗１１２のみの変化に伴い狭い周波数帯域で変化する。
従って、非同期時には広帯域の周波数に対応でき、同期
時にはジッタの小さい出力周波数を得ることができるＰ
ＬＬを実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータやプロセッサ等のようにクロックの周波数制御など
を必要とする半導体装置に使用されるＰＬＬ回路に関す
る。

【０００２】

【従来の技術】図７（Ａ）は従来のＰＬＬ回路を示す。
これは特開平１０−２２４２１５号公報のＰＬＬ回路の
構成から、基本的な構成要素のみを抜粋してきたもので
ある。７００はローパスフィルタ、７０１，７０２は電
圧によって出力周波数を制御することのできる電圧制御
発振器（以下、ＶＣＯと略す）、７０４はＶＣＯ７０
１，７０２の中から一つの電圧制御発振器を選択して出
力する選択回路、７０５は出力クロック、７０６は選択
回路に入力される選択信号、７０７は基準クロック、７
０８は基準クロックの逓倍率の調整及び２つの入力クロ
ックの位相を比較する位相比較器である。

【０００３】選択回路７０４で選択された発振クロック
は、出力クロック７０５として用いると同時に位相比較
器７０８に入力する。さらに基準クロックも位相比較器
７０８に入力することで、この位相比較器７０８では２
つの位相の差を検出し、検出結果の出力をローパスフィ
ルタ７００に入力し、ＶＣＯ７０１，７０２に入力する
電圧を制御する構成となっている。なお、ＶＣＯは複数
個使用することができるが、ここでは２種類のＶＣＯを
用いた場合について説明している。

【０００４】次にＶＣＯ回路の基本構成を図７（Ｂ）に
示す。７１２は周波数微調整用の可変抵抗、７１１は遅
延回路、７１８はローパスフィルタ７００の出力であり
可変抵抗７１２の抵抗値の調節を行う信号である。７１
３はＶＣＯの出力信号である。遅延回路７１１について
は様々な回路構成があるが、ここではインバータを用い
て構成された場合について説明する。

【０００５】このように構成された従来のＰＬＬについ
て、以下その動作を説明する。図７（Ｃ）はＶＣＯ７０
１，７０２の動作特性図である。特性７２０は図７
（Ａ）におけるＶＣＯ７０１を用いたときの周波数特
性、特性７２１は図７（Ａ）におけるＶＣＯ７０２を用
いたときの周波数特性を示すものである。横軸を周波数
の調整のための制御電圧（ローパスフィルタ７００の出
力電圧）、縦軸を図７（Ａ）における出力クロック７０
５の出力周波数とする。

【０００６】位相比較器７０８でＶＣＯの出力信号７０
５と基準クロック７０７の位相を比較し、基準クロック
７０７よりも出力クロック７０５の方が位相が進んでい
る場合には、ローパスフィルタ７００を介してＶＣＯ７
０１，７０２への入力電圧を低くし可変抵抗７１２の抵
抗を上げることで出力クロック７０５の周波数を下げて
基準クロック７０７の周波数に近づける。

【０００７】また逆に、基準クロック７０７よりも出力
クロック７０５の方が位相が遅れている場合にはローパ
スフィルタ７００を介してＶＣＯ７０１，７０２への入
力電圧を高くし可変抵抗７１２の抵抗を下げることで出
力クロック７０５の周波数を上げて基準クロック７０７
の周波数に近づける。このようにして制御電圧を調節す
ることにより、所望のＶＣＯの出力周波数を得ることが
できる。複数個のＶＣＯ回路を用い、所望の周波数帯域
に適切なＶＣＯを選択して用いることで、広帯域の周波
数に対応できる出力信号を得ることができる。

【０００８】

【発明が解決しようとする問題】しかしながら、上記の
従来の構成では、ＶＣＯ７０１またはＶＣＯ７０２の制
御電圧に対する周波数可変幅を大きくして広帯域の周波
数に対応できるようにすると、図７（Ｃ）に示すような
周波数特性の傾きが広帯域に対応する前と比較して急峻
になるため、ローパスフィルタの出力電圧が少し変動し
ただけでも、広帯域に対応する前と比較して周波数は大
きく変動するようになり（この時のローパスフィルタの
出力電圧の変動による周波数変動を、以下ではジッタと
呼ぶ）、安定した周波数を得にくくなる。

【０００９】又、ＶＣＯ回路を多数設けた場合には使用
しないＶＣＯにも電流が流れてしまうという欠点を有し
ている。本発明は上記従来の問題点を解決するものであ
り、広帯域の周波数に対応でき、かつジッタを小さく抑
えることのできるＰＬＬ回路を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】本発明のＰＬＬ回路は、
ＶＣＯ内の容量及び可変抵抗を制御して、非同期時には
周波数帯域を大きくし、同期時には周波数帯域を小さく
することを特徴とする。この本発明の構成によると、広
い周波数帯域に対応し、かつ同期時のジッタを小さくす
ることができる。

【００１１】

【発明の実施の形態】本発明の請求項１記載のＰＬＬ回
路は、ローパスフィルタと電圧制御発振器と位相比較器
とをループ状に接続し、前記電圧制御発振器の出力クロ
ックと外部から入力された基準クロックとの位相比較を
前記位相比較器で行って検出された位相差を前記ローパ
スフィルタを介して前記電圧制御発振器に供給して前記
基準クロックに応じた前記出力クロックを発生するＰＬ
Ｌ回路であって、前記電圧制御発振器を、遅延回路と前
記ローパスフィルタの出力電圧に応じて抵抗値が変化す
る周波数微調整用可変抵抗と周波数帯域調整用容量とを
ループ状に接続し、前記周波数帯域調整用容量と電圧保
持用容量とグランド電位とを直列接続し、前記周波数帯
域調整用容量と電圧保持用容量との間のノードにスイッ
チを介して前記ローパスフィルタの出力電圧を印加し、
前記遅延回路の出力側から前記出力クロックを出力する
とともに前記基準クロックと前記出力クロックとの同期
・非同期を同期検出回路で検出して前記同期検出回路の
出力で前記スイッチを切り換えて非同期時には周波数帯
域を大きくし同期時には周波数帯域を小さくするよう構
成したことを特徴とする。

【００１２】本発明の請求項２記載のＰＬＬ回路は、請
求項１において、前記スイッチを介して印加された前記
ローパスフィルタの出力電圧に応じて抵抗値が変化する
周波数帯域調整用可変抵抗を、前記周波数微調整用可変
抵抗と周波数帯域調整用容量の間に介装したことを特徴
とする。以下、本発明の各実施の形態に基づいて説明す
る。

【００１３】〔実施の形態１〕図１〜図３は本発明の
〔実施の形態１〕を示す。図１（Ａ）に示すＰＬＬ回路
において、１００はローパスフィルタ、１０１はＶＣ
Ｏ、１０２は出力クロック、１０３は位相比較器、１０
４は同期検出回路、１０５は基準クロックである。出力
信号１０２と基準クロック１０５は位相比較器１０３と
同期検出回路１０４に入力される。位相比較器１０３の
出力はローパスフィルタ１００に入力され、ローパスフ
ィルタ１００の出力はＶＣＯ１０１に入力される。ま
た、同期検出回路１０４の出力もＶＣＯ１０１に入力さ
れる。

【００１４】ＶＣＯ１０１は図１（Ｂ）に示すように、
遅延回路１１１、周波数微調整用の可変抵抗１１２、周
波数帯域調整用の容量１１４、電圧保持用の容量１１
５、１１６は容量１１４，１１５を結ぶ配線の中間のノ
ード、１１７はスイッチ、１１８は図１（Ａ）における
ローパスフィルタ１００の出力信号、１１９は図１
（Ａ）における同期検出回路１０４の出力信号、１２０
はＶＣＯの出力クロックである。なお、ここでは、遅延
回路１１１を実現する回路の一例としてインバータを３
個接続した回路で説明する。

【００１５】ここで、図１（Ｂ）に示すように、ＶＣＯ
１０１の内部の発振回路は、遅延回路１１１と可変抵抗
１１２とをループ状に接続して構成され、可変抵抗１１
２の出力部に容量１１４を接続する。周波数微調整用の
容量１１４はノード１１６を介して容量１１５と接続さ
れ、電圧保持用の容量１１５の端はグランドに接続す
る。

【００１６】ローパスフィルタ１００の出力信号信号１
１８は、周波数微調整用の可変抵抗１１２及びスイッチ
１１７を介してノード１１６に入力される。同期検出回
路１０４の出力信号１１９はスイッチ１１７のオン・オ
フを切り換える。図２（Ａ）に示すように、電源オンの
直後は非同期状態であり、非同期状態検出時にはスイッ
チ１１７をオンにする。

【００１７】信号１１８によって周波数微調整用の可変
抵抗１１２の可変抵抗値および周波数帯域調整用の容量
１１４に蓄積される電荷量を変化させることで周波数を
変化させる。この時の周波数特性は図２（Ｂ）の特性２
２０となる。しばらくして同期状態になり同期状態を検
出した後にはスイッチ１１７をオフにする。この時点で
図２（Ｂ）の特性２２０上のＡ点に居たとする。スイッ
チ１１７が切れたことにより電圧保持用の容量１１５に
はＶＡの電圧が保存され、周波数帯域調整用の容量１１
４に蓄積される電荷量が固定されるため、周波数の微調
整は周波数微調整用可変抵抗１１２のみで行われること
になり、周波数特性は図２（Ｂ）の特性２２１になる。

【００１８】同様に、非同期状態から同期状態になり図
２（Ｂ）の特性２２０上Ｂ点に居たとする。スイッチ１
１７が切れたことにより、電圧保持用の容量１１５には
ＶＢの電圧が保存され、周波数帯域調整用の容量１１４
に蓄積される電荷量が固定されるため、周波数の微調整
は周波数微調整用可変抵抗１１２のみで行われることに
なり、周波数特性は図２（Ｂ）の特性２２２になる。

【００１９】従って、図２（Ｂ）の特性２２０上のどの
点で、非同期状態から同期状態になっても、同期状態時
にはジッタの小さい周波数特性を得ることが可能とな
る。図３に従来のＰＬＬ回路でのジッタの幅とこの〔実
施の形態１〕におけるＰＬＬ回路でのジッタの幅との違
いを示す。特性３３０は従来のＰＬＬ回路での出力周波
数特性、特性３３１は〔実施の形態１〕における非同期
時の周波数特性、特性３３２は〔実施の形態１〕におけ
る同期時の周波数特性を示すものである。

【００２０】ローパスフィルタ１００の出力電圧が図３
の△Ｖだけ変動した場合を考える。図３の△Ｆ３３０、
△Ｆ３３１，△Ｆ３３２はそれぞれ、特性３３０、３３
１、３３２においてローパスフィルタ１００の出力電圧
が△Ｖだけ変動した場合のジッタの幅を示す。従来の周
波数特性３３０よりもこの〔実施の形態１〕の非同期時
における周波数特性３３１の方が広い周波数帯域に対応
できるため、ジッタは後者の方が大きくなる（△Ｆ３３
１＞△Ｆ３３０）。しかし、一旦同期した後は特性３３
２の周波数特性を示すので、同期時におけるジッタは、
従来のＰＬＬ回路よりも本発明の〔実施の形態１〕の方
が小さくなる（△Ｆ３３２＜△Ｆ３３０）。

【００２１】以上のように、広い周波数帯域に対応で
き、かつジッタの小さいＰＬＬ回路を実現することがで
きる。 〔実施の形態２〕図４と図５は本発明の〔実施の形態
２〕を示し、〔実施の形態１〕との違いは、周波数帯域
調整用の可変抵抗１１３を追加したことである。

【００２２】図４は図１（Ａ）に示したＶＣＯ１０１の
〔実施の形態２〕における基本構成を示しており、図１
（Ｂ）と同様の作用を成すものには同一の符号を付けて
説明する。図４では、周波数帯域調整用の可変抵抗１１
３が、前記周波数微調整用の可変抵抗１１２と周波数帯
域調整用の容量１１４の間に介装されている。周波数帯
域調整用の可変抵抗１１３はスイッチ１１７を介して印
加された前記ローパスフィルタ１００の出力電圧に応じ
て抵抗値が変化する。

【００２３】なお、ここでも遅延回路１１１を実現する
回路の一例としてインバータを３個接続した回路で説明
する。また、ここでは〔実施の形態１〕における周波数
微調整用可変抵抗の値と、〔実施の形態２〕における周
波数微調整用可変抵抗の値と周波数帯域調整用可変抵抗
の値の合成抵抗値とが、大差ない場合を一例として説明
する。

【００２４】図５（Ｂ）に示すように、電源オン直後は
非同期状態であり、非同期状態検出時にはスイッチ１１
７をオンにする。信号１１８によって周波数微調整用の
可変抵抗１１２，周波数帯域調整用の可変抵抗１１３の
可変抵抗値及び周波数帯域調整用容量１１４，電圧保持
用容量１１５に蓄積される電荷量を変化させることで周
波数を変化させる。この時の周波数特性は図５（Ｂ）の
特性５２０である。

【００２５】しばらくして同期状態になり同期状態を検
出した後にはスイッチ１１７をオフにする。この時点で
図５（Ｂ）の特性５２０上のＡ点に居たとする。スイッ
チ１１７が切れたことにより、電圧保持用の容量１１５
にはＶＡの電圧が保存されるため、周波数帯域調整用の
可変抵抗１１３の抵抗値はある固定の値になり、周波数
帯域調整用の容量１１４に蓄積される電荷量も固定され
るため、周波数の微調整は周波数微調整用の可変抵抗１
１２のみで行われることになり、周波数特性は図５
（Ｂ）の特性５２１になる。

【００２６】同様に、非同期状態から同期状態になり図
５（Ｂ）の特性５２０上のＢ点に居たとする。スイッチ
１１７が切れたことにより、電圧保持用の容量１１５に
はＶＢの電圧が保存されるため、周波数帯域調整用の可
変抵抗１１３の抵抗値はある固定の値になり、周波数帯
域調整用の容量１１４に蓄積される電荷量も固定される
ため、周波数の微調整は周波数微調整用の可変抵抗１１
２のみで行われることになり、周波数特性は図５（Ｂ）
の特性５２２になる。従って、図５（Ｂ）の特性５２０
上のどの点で、非同期状態から同期状態になっても、同
期状態時はジッタの小さい周波数特性を得ることが可能
となる。

【００２７】図６に本発明の〔実施の形態１〕〔実施の
形態２〕におけるＰＬＬ回路でのジッタの幅との違いを
示す。特性６３０は従来のＰＬＬ回路での出力周波数特
性、特性６３１は〔実施の形態１〕における非同期時の
周波数特性、特性６３２は〔実施の形態１〕における同
期時の周波数特性、特性６３３は〔実施の形態２〕にお
ける非同期時の周波数特性、特性６３４は〔実施の形態
２〕における同期時の周波数特性を示すものである。

【００２８】ローパスフィルタ１００の出力電圧が△Ｖ
だけ変動した場合を考える。図６の△Ｆ６３０、△Ｆ６
３１，△Ｆ６３２、△Ｆ６３３，△Ｆ６３４はそれぞ
れ、特性６３０、６３１、６３２、６３３、６３４にお
いてローパスフィルタ１００の出力電圧が△Ｖだけ変動
した場合のジッタの幅を示す。特性６３０、６３１、６
３２については図３を用いて前述済みである。

【００２９】本発明の〔実施の形態１〕の非同期時にお
ける周波数特性６３１よりも本発明の〔実施の形態２〕
の非同期時における周波数特性６３３の方が、周波数帯
域調整可変抵抗が存在するためにより広い周波数帯域に
対応できる分だけ周波数変動も後者の方が大きくなる
（△Ｆ６３３＞△Ｆ６３１）。しかし、一旦同期した後
は本発明の〔実施の形態２〕では周波数微調整用の可変
抵抗の調整幅は本発明の〔実施の形態１〕のときの調整
幅よりも小さくなるため、特性６３４の周波数特性を示
し、周波数変動は本発明の〔実施の形態２〕の方が小さ
くなる（△Ｆ６３４＜△Ｆ６３２）。

【００３０】なお、特開平５−３００００９号公報は
『抵抗及び容量の値を変化させて時定数を切り替えるこ
とにより、周波数特性を変化させる』という点で本発明
と類似しているが、大きな違いは、特開平５−３０００
０９号公報では『２種類の時定数のみが存在し、特にな
だらかな周波数変化をとる場合の特性の周波数帯域は固
定されたものである』のに対し、本発明では『時定数は
連続的な変数値を取ることが可能であり、なだらかな周
波数変化を取る場合の特性の周波数帯域も連続的に変化
させることが可能である』という点である。

【００３１】以上のように、周波数帯域調整用容量，電
圧保持用容量及び周波数帯域調整用可変抵抗を設け非同
期時と同期時における周波数特性を変化させることで、
広い周波数帯域に対応でき、かつ所望の周波数帯域付近
のみで変動することのできる、ジッタの小さいＰＬＬ回
路を実現できる。なお、上記の〔実施の形態１〕〔実施
の形態２〕のＰＬＬ回路は半導体集積回路の内部に形成
するＰＬＬ回路として特に有効である。

【００３２】

【発明の効果】以上のように本発明は、広帯域において
ジッタの小さいクロックを出力することのできる優れた
ＰＬＬ回路を実現するものであり、前記のようなＰＬＬ
をシステムに組み込むことで、使用可能な周波数帯域を
広くすることが可能となる。

【図面の簡単な説明】

【図１】本発明の〔実施の形態１〕におけるＰＬＬ回路
の構成図

【図２】本発明の〔実施の形態１〕におけるＶＣＯの動
作特性図

【図３】従来例と本発明の〔実施の形態１〕におけるＶ
ＣＯの動作特性図

【図４】本発明の〔実施の形態２〕におけるＰＬＬ回路
の構成図

【図５】本発明の〔実施の形態２〕におけるＶＣＯの動
作特性図

【図６】従来例と本発明の〔実施の形態１〕と〔実施の
形態２〕におけるＶＣＯの動作特性図

【図７】従来の実施例におけるＰＬＬ回路の構成図及び
そのＶＣＯの動作特性図

【符号の説明】

１００ ローパスフィルタ １０１ 電圧制御発振器 １０２ 出力クロック １０３ 位相比較器 １０４ 同期検出回路 １０５ 基準クロック １１１ 遅延回路 １１２ 周波数微調整用の可変抵抗 １１４ 周波数帯域調整用の容量 １１５ 電圧保持用の容量 １１６ ノード １１７ スイッチ １１８ ローパスフィルタ１００の出力信号 １１９ 同期検出回路１０４の出力信号 １２０ 出力クロック ２２０ 非同期時の周波数特性 ２２１ 同期時の周波数特性 ２２２ 同期時の周波数特性 ３３０ 従来の周波数特性 ３３１ 本発明の〔実施の形態１〕における非同期時の
周波数特性 ３３２ 本発明の〔実施の形態１〕における同期時の周
波数特性 ５２０ 非同期時の周波数特性 ５２１ 同期時の周波数特性 ５２２ 同期時の周波数特性 ６３０ 従来の周波数特性 ６３１ 本発明の〔実施の形態１〕における非同期時の
周波数特性 ６３２ 本発明の〔実施の形態１〕における同期時の周
波数特性 ６３３ 本発明の〔実施の形態２〕における非同期時の
周波数特性 ６３４ 本発明の〔実施の形態２〕における同期時の周
波数特性

Claims (2)

【特許請求の範囲】
1. 【請求項１】ローパスフィルタと電圧制御発振器と位相
   比較器とをループ状に接続し、前記電圧制御発振器の出
   力クロックと外部から入力された基準クロックとの位相
   比較を前記位相比較器で行って検出された位相差を前記
   ローパスフィルタを介して前記電圧制御発振器に供給し
   て前記基準クロックに応じた前記出力クロックを発生す
   るＰＬＬ回路であって、 前記電圧制御発振器を、 遅延回路と前記ローパスフィルタの出力電圧に応じて抵
   抗値が変化する周波数微調整用可変抵抗と周波数帯域調
   整用容量とをループ状に接続し、前記周波数帯域調整用
   容量と電圧保持用容量とグランド電位とを直列接続し、
   前記周波数帯域調整用容量と電圧保持用容量との間のノ
   ードにスイッチを介して前記ローパスフィルタの出力電
   圧を印加し、前記遅延回路の出力側から前記出力クロッ
   クを出力するとともに前記基準クロックと前記出力クロ
   ックとの同期・非同期を同期検出回路で検出して前記同
   期検出回路の出力で前記スイッチを切り換えて非同期時
   には周波数帯域を大きくし同期時には周波数帯域を小さ
   くするよう構成したＰＬＬ回路。
2. 【請求項２】前記スイッチを介して印加された前記ロー
   パスフィルタの出力電圧に応じて抵抗値が変化する周波
   数帯域調整用可変抵抗を、前記周波数微調整用可変抵抗
   と周波数帯域調整用容量の間に介装した請求項１記載の
   ＰＬＬ回路。