JP2000353746A - 信号観測用電極配置方法及び装置 - Google Patents

信号観測用電極配置方法及び装置

Info

Publication number
JP2000353746A
JP2000353746A JP11164775A JP16477599A JP2000353746A JP 2000353746 A JP2000353746 A JP 2000353746A JP 11164775 A JP11164775 A JP 11164775A JP 16477599 A JP16477599 A JP 16477599A JP 2000353746 A JP2000353746 A JP 2000353746A
Authority
JP
Japan
Prior art keywords
wiring
information
uppermost layer
name
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11164775A
Other languages
English (en)
Other versions
JP3382889B2 (ja
Inventor
Itaru Inoue
格 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP16477599A priority Critical patent/JP3382889B2/ja
Priority to US09/591,983 priority patent/US6457158B1/en
Publication of JP2000353746A publication Critical patent/JP2000353746A/ja
Application granted granted Critical
Publication of JP3382889B2 publication Critical patent/JP3382889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 信号観測用電極の配置を自動的に行えるよう
にした信号観測用電極配置方法及び装置を提供する。 【解決手段】 入力装置100には、回路接続情報14
1と自動配置配線情報142が入力される。記憶装置1
20は、プロセス毎に定義された各配線の層番号、層配
線間のコンタクトホールの層番号を配線情報として記憶
する配線情報記憶部121と、設計ルール記憶部122
は、配線配置に必要な配置の基準値を記憶する自動配置
配線情報142を備える。データ処理装置110は、入
力装置100からの入力と記憶装置120からの情報に
基づき、信号観測用電極が存在するノードの配線を探し
出し、回路接続情報141との照合をデータ照合手段1
12で行い、この配線が最上位層でない場合、設計ルー
ル記憶部122の情報により配線の移動によりノードを
最上位層に接続できるか否かを調べる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号観測用電極配
置方法及び装置に関し、特に、半導体集積回路内の所望
の回路上のノード電位検出用の電極の配置を自動的に行
うための信号観測用電極配置方法及び装置に関する。
【0002】
【従来の技術】半導体装置においては、回路内の所望の
回路上のノード電位をプローブ(探触子)により直接接
触法、或いはEB(電子ビーム)テスタ等の非接触解析
法で検出するために、信号線の一部を最上位層で配線
し、或いは信号線の一部に信号観測用電極を配置するこ
とが行われる。
【0003】信号観測用電極の配置方法として、例え
ば、特開平2−191359号公報に示される方法で
は、信号観測用電極を論理回路セルと同様にレイアウト
セルとして登録し、回路接続情報の信号観測用電極を配
置したいノードに回路セルと同様に定義し、スタンダー
ドセル方式による自動配置配線によって信号観測用電極
の配置を行っている。
【0004】
【発明が解決しようとする課題】しかし、従来の信号観
測用電極配置方法によると、以下のような問題点があ
る。 (1)信号観測を行いたい時、信号観測用電極のレイア
ウトデータにおける配置情報がリストアップされていな
いため、所望のノードの観測用電極が半導体チップのど
の場所に配置されているのかを作業者がレイアウトデー
タを見ながら探している。このため、多大の時間を要し
ている。 (2)回路動作上不必要であるレイアウトセルを配置し
ているため、自動配置配線領域が大きくなる。 (3)本来不要である信号観測用電極配置の指定を回路
接続情報に人的作業により記述する必要があるため、回
路接続情報に接続ミスを作り込んでしまう可能性が非常
に高くなる。
【0005】したがって、本発明の目的は、チップサイ
ズに影響を及ぼすことなく、信号観測用電極の配置を自
動的に行えるようにし、信号観測を行いたい配線の信号
観測用電極配置情報を容易に検索できるようにした信号
観測用電極配置方法及び装置を提供することにある。
【0006】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第1の特徴として、自動レイアウト設計
された配置配線情報に対して等電位追跡を配線の層信
号、コンタクトホールの層番号等の配線情報に基づいて
実施してレイアウトセルの端子と配線、および配線間の
電気的な接続を検索し、前記検索結果による配線と回路
セル間の接続が記述された回路接続情報内の配線との間
の接続関係が一致するように対応付けをし、前記回路接
続情報から推測できる配線名を全ての等電位の配線に付
加し、前記全ての等電位の配線について最上位層の配線
が存在するか否かを検索し、前記最上位層の配線が存在
するときには、その配線名と最上位層配線情報を抽出し
て出力し、前記最上位層の配線が存在しないときには、
配線の移動の可否を条件にして前記配線を前記最上位層
に引き出すことができるか否かを判定し、その判定の結
果を出力することによって前記最上位層の配線を信号観
測用電極として利用することを特徴とする信号観測用電
極配置方法を提供する。
【0007】また、本発明は、上記の目的を達成するた
め、第2の特徴として、半導体集積回路内の最上位層の
配線を電位検出用の信号観測用電極として利用する信号
観測用電極配置装置において、回路セル間の接続が記述
された回路接続情報、及び自動レイアウト設計された配
置配線情報が入力される入力装置と、各プロセス毎に定
義された各配線の層番号、及び下位層配線と上位層配線
を導通させるためのコンタクトホールの層番号を配線情
報として記憶する配線情報記憶部、及び配線を配置する
際に必要な前記各配線層および前記コンタクトホールに
おける配線間隔、配線幅等の配置基準を記憶する設計ル
ール記憶部を備えた記憶装置と、前記入力装置からの配
置配線情報に対して前記記憶装置の前記配線情報記憶部
から読み出した情報に基づいて等電位追跡を実行してレ
イアウトセルの端子と配線、および配線間の電気的な接
続を検索する追跡手段と、前記追跡手段により検索した
結果と前記入力装置からの前記回路接続情報とを照合
し、照合のとれた配線に配線名を付ける照合・配線名付
加手段と、前記照合・配線名付加手段により配線名が付
された配線に最上位層が存在するか否かを前記記憶装置
の前記配線情報記憶部からの情報に基づいて検索する最
上位層配線検索手段と、前記設計ルール記憶部からの情
報に基づいて配線の移動、配置、接続を行う配線変換手
段と、前記最上位層配線検索手段及び前記配線変換手段
からの出力情報の表示等を行う出力装置を備えたことを
特徴とする信号観測用電極配置装置を提供する。
【0008】上記の方法及び構成によれば、配置配線情
報及び回路接続情報を取り込み、前記配置配線情報に対
して等電位追跡を予め把握してある配線情報に基づいて
行うことにより、レイアウトセルの端子と配線、および
配線間の電気的な接続が検索される。この検索結果によ
る配線と前記回路接続情報内の配線との間の接続関係が
一致するような対応付けが行われ、前記回路接続情報か
ら推測できる任意の配線名が全ての等電位の配線に付加
される。更に、全ての等電位の配線について、接続され
ている最上位層の配線が有るか否かが検索され、この最
上位層の配線が存在した場合には、その配線名と最上位
層配線情報が抽出して出力される。また、前記最上位層
の配線が存在しないときには、配線を移動することによ
って前記最上位層の配線に引き出すことができるか否か
が判定され、この結果に応じて所定の処理が実行され
る。したがって、回路上の観測したい所望の電極を容易
に探し出すことができる。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図1は、本発明の信号観測用電
極配置装置を示す。図1において、信号観測用電極配置
システムは、入力装置100、この入力装置100に接
続されたデータ処理装置110、このデータ処理装置1
10に接続された記憶装置120、及びデータ処理装置
110に接続された出力装置130より構成されてい
る。データ処理装置110は、プログラム制御により動
作する。出力装置130は、ディスプレイ装置や印刷装
置等により構成される。
【0010】入力装置100には、回路を記述した回路
接続情報141と、CAD(Computer Aid
ed Design)ツールにより自動レイアウト設計
を行って出力された自動配置配線情報142が入力され
る。データ処理装置110は、等電位追跡手段111、
データ照合手段112、配線名付加手段113、最上位
層配線検索手段114、及び配線変換手段115を備え
て構成される。さらに、記憶装置120は、配線情報が
記憶されている配線情報記憶部121、及び設計ルール
が記憶されている設計ルール記憶部122を備えて構成
されている。出力装置130には、最上位層配線検索手
段114及び配線変換手段115の出力結果が送られ
る。
【0011】回路接続情報141は、論理ゲートを1つ
の基本回路(回路セル)と見なし、その回路セル同士の
接続を記述したものであり、これはネットリストと呼ば
れている。また、自動配置配線情報142の自動レイア
ウト設計としては、ネットリストを入力として、ネット
リストのそれぞれの回路セルに対応したレイアウトデー
タ(レイアウトセル)を予め登録しておき、特定のアル
ゴリズムでレイアウトセルを配置して接続するスタンダ
ードセル方式の手法を用いている。
【0012】配線情報記憶部121は、配線を配置する
際に各プロセス毎に定義している各配線の層番号と、下
位層配線と上位層配線とを導通させるためのコンタクト
ホールの層番号とが、配線の情報として記憶されてい
る。設計ルール記憶部122は、配線を配置する際に必
要となる各配線層およびコンタクトホールにおける配置
基準について、基準値を予め記憶している。この基準値
は、配線と配線の間隔、配線幅等である。
【0013】等電位追跡手段111は、入力装置100
から与えられた自動配置配線情報142に対して、配線
情報記憶部121に記憶されている配線情報に基づいて
等電位追跡を行う。データ照合手段112は、入力装置
100から与えられた回路接続情報141と等電位追跡
手段111で等電位追跡を行った配置配線情報とを比較
して対応付けを行う。配線名付加手段113は、データ
照合手段112による照合結果に基づいて、回路接続情
報141に対応する配置配線情報の全ての等電位配線
(ノード)に対し、回路接続情報141に基づいて推測
される配線名を付加する。最上位層配線検索手段114
は、配線情報記憶部121に記憶されている配線情報に
基づいて、配線名付加手段113によって配線名が付加
された配置配線情報の全ての等電位配線について、最上
位層の配線(最上位層配線)が使用されている否かを検
索し、その検索結果をメッセージ等にして出力装置13
0に出力する。配線変換手段115は、最上位層配線が
使用されていないとして最上位層配線検索手段114に
より検索された配線について、設計ルール記憶部122
の設計ルールに基づいて最上位層配線に引き出す変換を
行う。そして、この最上位層配線に引き出されたか否か
の変換結果についてメッセージ等を出力装置130に出
力する。
【0014】図1の概略動作について説明すると、デー
タ処理装置110には、入力装置100を介して回路接
続情報141及び自動配置配線情報142が取り込まれ
る。等電位追跡手段111は、自動レイアウトツールに
より設計した自動配置配線情報142を入力装置100
を介して取り込み、自動配置配線情報142のノードの
追跡を行う。データ照合手段112は、回路接続情報1
41に記載されている配線および回路セルに対応付けを
する。配線名付加手段113は、配置配線情報に回路図
情報141から推測できる配線名をそれぞれのノードに
付加する。最上位層配線検索手段114は、最上位層配
線が存在すれば、これを信号観測用電極として使用でき
るため、配線名の付加された全ての等電位配線について
最上位層配線が存在するか否かを調べる。最上位層配線
が存在する場合、その配線名とチップ上の配置位置を示
す座標上の最上位層配線情報を出力装置130へ出力す
る。また、最上位層配線が存在しない場合、配線変換手
段115を実行する。この配線変換手段115は末配線
領域を利用して最上位層配線に引き出しを行い、その配
線名と最上位層配線情報を出力装置130へ出力する。
これにより、回路図に信号観測用電極の配置指定を行う
ことなく、チップサイズに影響を及ばさずに信号観測用
電極を設けることが可能になる。したがって、信号観測
を行いたい時には、即座に信号観測用電極の配置位置を
調べることができる。
【0015】図2は、本発明の信号観測用電極配置方法
及び装置の処理を示す。図1及び図2を参照して、本発
明の実施の形態の動作について詳細に説明する。まず、
入力装置100に回路接続情報141及び自動配置配線
情報142が読み込まれる(ステップ201)。データ
処理装置110の等電位追跡手段111では、配線情報
記憶部121の情報に基づいて、自動配置配線情報14
2のノード追跡を行い、レイアウトセルの端子と配線、
および配線と配線の電気的な接続を調べる(ステップ2
02)。回路接続情報142の回路配線と、等電位追跡
手段111でノード追跡を行った配置配線情報の配線に
ついて、データ照合手段112は接続関係が一致するよ
うに対応付けを行い(ステップ203)、配線名付加手
段112により回路接続情報142から推測しうる任意
の配線名を全ての等電位配線に付加し(ステップ20
4)、最上位層検索手段114へ出力する。最上位層検
索手段114は、最上位層配線が存在するか否かを全て
の等電位配線について検索する(ステップ205)。そ
して、最上位層配線が存在した場合には、その配線名と
最上位層配線情報を抽出し(ステップ206)、これを
出力装置130へ出力する(ステップ207)。
【0016】ステップ205でノードに最上位層配線が
存在しないと判断された場合、配置配線情報の配線デー
タを移動させずに配線の追加により最上位層配線に引き
出し(最上位層配線とノードの接続、以下同じ)が可能
か否かを調べる(ステップ208)。配線の追加により
最上位層配線に引き出しが可能と判断された場合、配置
配線情報を配線変換手段115へ出力する。配線変換手
段115では、設計ルール記憶部122に記憶されてい
る配線配置ルールに基づいて配線およびスルーホールを
配置して最上位層配線の引き出しを行い(ステップ20
9)、引き出しを行った配線名とその最上位配線情報を
出力装置130へ出力する(ステップ210)。
【0017】ステップ208において、最上位層配線検
索手段114により、データの追加のみによって引き出
しが不可能と判断された場合、最上位層配線の引き出し
の際、配置配線情報の配線データを移動させれば最上位
層配線に引き出しが可能になるか否かを調べる(ステッ
プ211)。ステップ211で引き出し可能と判断され
た場合、設計ルール記憶部122に記憶されている配線
配置ルールに基づいて配置配線情報の配線データを移動
させ(ステップ212)、配線およびスルーホールを配
置して最上位層配線の引き出しを行い(ステップ21
3)、この引き出しを行った配線名とその最上位配線情
報を出力装置130へ出力する(ステップ214)。ま
た、ステップ211で最上位層配線の引き出しが不可能
と判断された場合、引き出し不可能な配線名を抽出し
(ステップ215)、これを出力装置130に出力す
る。
【0018】
【発明の効果】以上説明した通り、信号観測用電極配置
方法及び装置によれば、等電位の配線を探し出し、接続
関係が一致するように対応付けをし、これに配線名を付
加し、全ての等電位配線について最上位層の配線が存在
するか否かを検索し、前記最上位層の配線に接続された
等電位の配線が存在すれば、その配線名と最上位層配線
情報を抽出して出力し、最上位層の配線に接続された等
電位の配線が存在しないときには、配線の移動の可否を
条件にして等電位の配線を最上位層の配線に引き出せる
か否かを判定し、その結果に応じて所定の処理を行うよ
うにしたので、信号観測を行いたい等電位の配線のチッ
プ上での電極配置位置の検索を、自動的に行うことがで
きるので、検索を短時間に行うことができる。さらに、
収束された自動配置配線データを基に最上位層配線を使
用していない等電位の配線に対してのみ、未配線領域を
利用して最上位層配線に配線を引き出しているため、自
動配置配線のサイズを不必要に増大させることなく、信
号観測用電極を設けることができる。また、信号観測用
電極を自動配置できるため、回路図接続情報に指定する
ことなく信号観測用電極を配置することができる。
【図面の簡単な説明】
【図1】本発明の信号観測用電極配置装置を示すブロッ
ク図である。
【図2】本発明の信号観測用電極配置方法及び装置の処
理を示すフローチャートである。
【符号の説明】
100 入力装置 110 データ処理装置 111 等電位追跡手段 112 データ照合手段 113 配線名付加手段 114 最上位層配線検索手段 115 配線変換手段 120 記憶装置 121 配線情報記憶部 122 設計ルール記憶部 130 出力装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 自動レイアウト設計された配置配線情報
    に対して等電位追跡を配線の層信号、コンタクトホール
    の層番号等の配線情報に基づいて実施してレイアウトセ
    ルの端子と配線、および配線間の電気的な接続を検索
    し、 前記検索結果による配線と回路セル間の接続が記述され
    た回路接続情報内の配線との間の接続関係が一致するよ
    うに対応付けをし、 前記回路接続情報から推測できる配線名を全ての等電位
    の配線に付加し、 前記全ての等電位の配線について最上位層の配線が存在
    するか否かを検索し、 前記最上位層の配線が存在するときには、その配線名と
    最上位層配線情報を抽出して出力し、前記最上位層の配
    線が存在しないときには、配線の移動の可否を条件にし
    て前記配線を前記最上位層に引き出すことができるか否
    かを判定し、その判定の結果を出力することによって前
    記最上位層の配線を信号観測用電極として利用すること
    を特徴とする信号観測用電極配置方法。
  2. 【請求項2】 前記最上位層の配線が存在しないとき、
    前記配置配線情報内の配線を移動させることなく、配線
    の追加によって前記最上位層への引き出しが可能であれ
    ば引き出しを行い、引き出した配線名と最上位層配線情
    報を抽出して出力することを特徴とする請求項1記載の
    信号観測用電極配置方法。
  3. 【請求項3】 前記配線の追加によっても前記最上位層
    に前記配線を引き出せないとき、前記配置配線情報内の
    配線を移動することにより、前記配線を前記最上位層に
    引き出すことが可能であれば、当該配線の移動を実行
    し、移動及び引き出した配線名及びその最上位層配線情
    報を抽出して出力することを特徴とする請求項2記載の
    信号観測用電極配置方法。
  4. 【請求項4】 半導体集積回路内の最上位層の配線を電
    位検出用の信号観測用電極として利用する信号観測用電
    極配置装置において、 回路セル間の接続が記述された回路接続情報、及び自動
    レイアウト設計された配置配線情報が入力される入力装
    置と、 各プロセス毎に定義された各配線の層番号、及び下位層
    配線と上位層配線を導通させるためのコンタクトホール
    の層番号を配線情報として記憶する配線情報記憶部、及
    び配線を配置する際に必要な前記各配線層および前記コ
    ンタクトホールにおける配線間隔、配線幅等の配置基準
    を記憶する設計ルール記憶部を備えた記憶装置と、 前記入力装置からの配置配線情報に対して前記記憶装置
    の前記配線情報記憶部から読み出した情報に基づいて等
    電位追跡を実行してレイアウトセルの端子と配線、およ
    び配線間の電気的な接続を検索する追跡手段と、 前記追跡手段により検索した結果と前記入力装置からの
    前記回路接続情報とを照合し、照合のとれた配線に配線
    名を付ける照合・配線名付加手段と、 前記照合・配線名付加手段により配線名が付された配線
    に最上位層が存在するか否かを前記記憶装置の前記配線
    情報記憶部からの情報に基づいて検索する最上位層配線
    検索手段と、 前記設計ルール記憶部からの情報に基づいて配線の移
    動、配置、接続を行う配線変換手段と、 前記最上位層配線検索手段及び前記配線変換手段からの
    出力情報の表示等を行う出力装置を備えたことを特徴と
    する信号観測用電極配置装置。
  5. 【請求項5】 前記最上位層配線検索手段は、前記最上
    位層配線検索手段によって最上位層配線の存在を検索で
    きなかったとき、前記配置配線情報の配線を移動させる
    ことなく、配線の追加によって前記配線を前記最上位層
    の配線に引き出し可能かを判断し、可能な場合に引き出
    しを行い、その配線名と最上位層配線情報を抽出して出
    力し、 前記配線の追加によっても前記最上位層の配線への引き
    出しができないとき、前記配置配線情報の配線の移動に
    よって前記最上位層の配線に接続可能であれば、当該配
    線の移動及び最上位層への引き出しを行い、その配線名
    及び最上位層配線情報を抽出して出力することを特徴と
    する請求項4記載の信号観測用電極配置装置。
JP16477599A 1999-06-11 1999-06-11 信号観測用電極配置方法及び装置 Expired - Fee Related JP3382889B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16477599A JP3382889B2 (ja) 1999-06-11 1999-06-11 信号観測用電極配置方法及び装置
US09/591,983 US6457158B1 (en) 1999-06-11 2000-06-12 Method and device for placing electrode for signal observation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16477599A JP3382889B2 (ja) 1999-06-11 1999-06-11 信号観測用電極配置方法及び装置

Publications (2)

Publication Number Publication Date
JP2000353746A true JP2000353746A (ja) 2000-12-19
JP3382889B2 JP3382889B2 (ja) 2003-03-04

Family

ID=15799712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16477599A Expired - Fee Related JP3382889B2 (ja) 1999-06-11 1999-06-11 信号観測用電極配置方法及び装置

Country Status (2)

Country Link
US (1) US6457158B1 (ja)
JP (1) JP3382889B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009276861A (ja) * 2008-05-13 2009-11-26 Hioki Ee Corp データ生成装置およびデータ生成方法
US8689167B2 (en) 2011-08-04 2014-04-01 Fujitsu Limited Layout design apparatus and layout design method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770598B2 (ja) * 1986-03-20 1995-07-31 株式会社東芝 半導体集積回路装置の配線方法
JPS63129466A (ja) 1986-11-19 1988-06-01 Matsushita Electric Ind Co Ltd 回路接続検査装置
JPH02191359A (ja) 1988-01-22 1990-07-27 Matsushita Electric Ind Co Ltd スタンダードセルおよびこれを用いた半導体集積回路装置
JP2522420B2 (ja) * 1989-11-28 1996-08-07 日本電気株式会社 自動配線設計装置
JP2731288B2 (ja) * 1990-08-28 1998-03-25 株式会社日立製作所 多層配線方法
US5618744A (en) * 1992-09-22 1997-04-08 Fujitsu Ltd. Manufacturing method and apparatus of a semiconductor integrated circuit device
JP3335250B2 (ja) * 1994-05-27 2002-10-15 株式会社東芝 半導体集積回路の配線方法
JP3608832B2 (ja) * 1995-02-28 2005-01-12 富士通株式会社 自動配線方法および自動配線装置
JP2828026B2 (ja) * 1996-04-25 1998-11-25 日本電気株式会社 自動配線方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009276861A (ja) * 2008-05-13 2009-11-26 Hioki Ee Corp データ生成装置およびデータ生成方法
US8689167B2 (en) 2011-08-04 2014-04-01 Fujitsu Limited Layout design apparatus and layout design method

Also Published As

Publication number Publication date
JP3382889B2 (ja) 2003-03-04
US6457158B1 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
US7503021B2 (en) Integrated circuit diagnosing method, system, and program product
US20070094622A1 (en) Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages
JP3022315B2 (ja) 回路抽出方法
KR940020248A (ko) 칩관리시스템 및 그 입력처리방법과 로트처리방법
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
JP2000353746A (ja) 信号観測用電極配置方法及び装置
CN107577685A (zh) 一种知识点显示方法及装置
CN115481025A (zh) 自动化测试的脚本录制方法、装置、计算机设备及介质
US20020007261A1 (en) Circuit simulating apparatus performing simulation with unnecessary ciruit disconnected
US7073152B2 (en) System and method for determining a highest level signal name in a hierarchical VLSI design
CN114707457A (zh) Pcb金属线位置搜索定位的方法、装置、设备和储存介质
JP3148180B2 (ja) 半導体集積回路のレイアウト検証方法とレイアウト検証装置
CN118485040A (zh) 差分过孔的挖空检测方法、系统、产品、设备及存储介质
JP3771074B2 (ja) 半導体不良解析システムおよび方法
JP3514892B2 (ja) 半導体集積回路のレイアウト検証方法
CN115345114A (zh) 一种设计文件检视方法、装置及电子设备
TWI416358B (zh) 印刷電路板佈線系統及印刷電路板內層分割方法
CN116522863A (zh) 电路共享设计的方法、装置、设备及存储介质
JP2959513B2 (ja) 集積回路設計フロー生成システム
JPH06194402A (ja) 多層配線基板の結線構造検査装置
JPH06180730A (ja) 回路設計支援システム
CN114048084A (zh) 一种原理图的测试用例大纲的生成方法、装置和存储介质
CN118069887A (zh) 一种目录自动生成方法、装置、电子设备及存储介质
JP2010152610A (ja) Cadシステム、部品実装支援方法および部品実装支援プログラム
JP2006209431A (ja) 文書管理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees