JP2000348974A - チップ複合機能素子 - Google Patents
チップ複合機能素子Info
- Publication number
- JP2000348974A JP2000348974A JP2000141516A JP2000141516A JP2000348974A JP 2000348974 A JP2000348974 A JP 2000348974A JP 2000141516 A JP2000141516 A JP 2000141516A JP 2000141516 A JP2000141516 A JP 2000141516A JP 2000348974 A JP2000348974 A JP 2000348974A
- Authority
- JP
- Japan
- Prior art keywords
- film dielectric
- film
- insulating substrate
- chip
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、保護層の厚みが薄く、かつ膜誘電
体の耐湿性を向上させることができるチップ複合機能素
子を提供することを目的とする。 【解決手段】 絶縁基板１１に設けられた４個の端子電
極１２ａ〜１２ｄと、隣接する２個の端子電極対１２
ａ，１２ｂの層間に形成された膜誘電体１３と、この膜
誘電体１３が形成される絶縁基板１１面とは反対の面に
もう一方の隣接する端子電極対１２ｃ，１２ｄの間に形
成された膜抵抗体１５と、前記膜誘電体１３及び膜抵抗
体１５を被覆する保護層とを備え、前記膜誘電体１３の
保護層を、下層の結晶化ガラスと上層の非晶質ガラスの
二重構造としたものである。
体の耐湿性を向上させることができるチップ複合機能素
子を提供することを目的とする。 【解決手段】 絶縁基板１１に設けられた４個の端子電
極１２ａ〜１２ｄと、隣接する２個の端子電極対１２
ａ，１２ｂの層間に形成された膜誘電体１３と、この膜
誘電体１３が形成される絶縁基板１１面とは反対の面に
もう一方の隣接する端子電極対１２ｃ，１２ｄの間に形
成された膜抵抗体１５と、前記膜誘電体１３及び膜抵抗
体１５を被覆する保護層とを備え、前記膜誘電体１３の
保護層を、下層の結晶化ガラスと上層の非晶質ガラスの
二重構造としたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、コンデンサと抵抗
を内蔵したチップ複合機能素子に関する。
を内蔵したチップ複合機能素子に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に伴い、回
路素子の小型化、薄型化、面実装化が要望され、チップ
抵抗器、チップコンデンサ等のチップ部品の需要が高ま
っている。また、コンデンサと抵抗を１チップ内に内蔵
したチップ複合機能素子の需要も高まりつつある。
路素子の小型化、薄型化、面実装化が要望され、チップ
抵抗器、チップコンデンサ等のチップ部品の需要が高ま
っている。また、コンデンサと抵抗を１チップ内に内蔵
したチップ複合機能素子の需要も高まりつつある。
【０００３】従来、このコンデンサと抵抗を内蔵したチ
ップ複合素子は実用化されておらず、アルミナ等の絶縁
基板に厚膜抵抗体等の膜抵抗体と厚膜誘電体等の膜誘電
体とを形成したものが考えられている。以下に従来のア
ルミナ基板上に膜抵抗体と膜誘電体を形成したチップ複
合機能素子について説明する。
ップ複合素子は実用化されておらず、アルミナ等の絶縁
基板に厚膜抵抗体等の膜抵抗体と厚膜誘電体等の膜誘電
体とを形成したものが考えられている。以下に従来のア
ルミナ基板上に膜抵抗体と膜誘電体を形成したチップ複
合機能素子について説明する。
【０００４】図５（ａ）は、従来のアルミナ基板上に膜
抵抗体と膜誘電体を形成したチップ複合機能素子の上面
図を示すものであり、図５（ｂ）はその等価回路図であ
る。図５（ａ）において、１はアルミナ等からなる方形
の絶縁基板で、端子電極２，３が両端に形成されてい
る。４は中間電極で、端子電極３との間で容量を、端子
電極２との間で抵抗をそれぞれ形成する。５は膜抵抗体
で、中間電極４及び端子電極２間に形成されている。６
は膜誘電体で、中間電極４上に一部重なるように形成さ
れている。７は膜誘電体６上に形成された上部電極で、
端子電極３に接続している。図には示していないが、こ
のチップ複合機能素子の表面は、端子電極２，３及び中
間電極４の一部を除き、ポリイミド、または非晶質ガラ
ス等からなる保護コートで覆われている。
抵抗体と膜誘電体を形成したチップ複合機能素子の上面
図を示すものであり、図５（ｂ）はその等価回路図であ
る。図５（ａ）において、１はアルミナ等からなる方形
の絶縁基板で、端子電極２，３が両端に形成されてい
る。４は中間電極で、端子電極３との間で容量を、端子
電極２との間で抵抗をそれぞれ形成する。５は膜抵抗体
で、中間電極４及び端子電極２間に形成されている。６
は膜誘電体で、中間電極４上に一部重なるように形成さ
れている。７は膜誘電体６上に形成された上部電極で、
端子電極３に接続している。図には示していないが、こ
のチップ複合機能素子の表面は、端子電極２，３及び中
間電極４の一部を除き、ポリイミド、または非晶質ガラ
ス等からなる保護コートで覆われている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のチップ複合機能素子は、図５（ｂ）に示すよう
に、抵抗とコンデンサの直列回路にしか対応できないと
いう課題を有していた。
た従来のチップ複合機能素子は、図５（ｂ）に示すよう
に、抵抗とコンデンサの直列回路にしか対応できないと
いう課題を有していた。
【０００６】さらに、膜誘電体６を覆う保護コートはポ
リイミド、または非晶質ガラス等からなるものであるた
め、膜誘電体６の耐湿性を向上させることができないと
いう課題も有していた。
リイミド、または非晶質ガラス等からなるものであるた
め、膜誘電体６の耐湿性を向上させることができないと
いう課題も有していた。
【０００７】また、膜誘電体６の耐湿性を向上させるに
は保護コートの厚みを厚くする必要があった。
は保護コートの厚みを厚くする必要があった。
【０００８】本発明は上記従来の課題を解決するもの
で、コンデンサと抵抗の直列回路のみならずあらゆる回
路に容易に対応できるとともに、保護コートの厚みが薄
く、かつ膜誘電体の耐湿性を向上させることができるチ
ップ複合機能素子を提供することを目的とする。
で、コンデンサと抵抗の直列回路のみならずあらゆる回
路に容易に対応できるとともに、保護コートの厚みが薄
く、かつ膜誘電体の耐湿性を向上させることができるチ
ップ複合機能素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明のチップ複合機能素子は、一端縁に２個以下で
全端縁で４個の凹部または凸部を有する方形の絶縁基板
と、この絶縁基板の凹部または凸部に基板表面から裏面
にかけて設けられた４個の端子電極と、この端子電極の
うち隣接する２個の端子電極対の層間に形成された膜誘
電体と、この膜誘電体が形成される絶縁基板面とは反対
の絶縁基板裏面に前記端子電極対と異なるもう一方の隣
接する端子電極対の間に形成された膜抵抗体と、前記膜
誘電体及び膜抵抗体を被覆する保護層とを備え、前記膜
誘電体の保護層が、下層の結晶化ガラスと上層の非晶質
ガラスの二重構造であることを特徴とするものである。
に本発明のチップ複合機能素子は、一端縁に２個以下で
全端縁で４個の凹部または凸部を有する方形の絶縁基板
と、この絶縁基板の凹部または凸部に基板表面から裏面
にかけて設けられた４個の端子電極と、この端子電極の
うち隣接する２個の端子電極対の層間に形成された膜誘
電体と、この膜誘電体が形成される絶縁基板面とは反対
の絶縁基板裏面に前記端子電極対と異なるもう一方の隣
接する端子電極対の間に形成された膜抵抗体と、前記膜
誘電体及び膜抵抗体を被覆する保護層とを備え、前記膜
誘電体の保護層が、下層の結晶化ガラスと上層の非晶質
ガラスの二重構造であることを特徴とするものである。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、一端縁に２個以下で全端縁で４個の凹部または凸部
を有する方形の絶縁基板と、この絶縁基板の凹部または
凸部に基板表面から裏面にかけて設けられた４個の端子
電極と、この端子電極のうち隣接する２個の端子電極対
の層間に形成された膜誘電体と、この膜誘電体が形成さ
れる絶縁基板面とは反対の絶縁基板裏面に前記端子電極
対と異なるもう一方の隣接する端子電極対の間に形成さ
れた膜抵抗体と、前記膜誘電体及び膜抵抗体を被覆する
保護層とを備え、前記膜誘電体の保護層が、下層の結晶
化ガラスと上層の非晶質ガラスの二重構造であることを
特徴とするもので、この構成によれば、抵抗・コンデン
サを有するチップ複合機能素子の抵抗素子部、コンデン
サ素子部の両端を、４つの端子電極の何れかに割り当
て、抵抗素子部の両端が独立した端子電極として取り出
せるため、抵抗値測定を容易に行うことができ、かつ４
つの端子電極とプリント基板の配線パターンを変更する
ことにより、抵抗・コンデンサ直列回路等の各種回路に
も対応できる。これに加え、内部に空隙を有する結晶化
ガラスの空隙部に非晶質ガラスが埋まるため、保護層の
厚みが薄く、かつ膜誘電体の耐湿性を向上させることが
できるという作用を有するものである。
は、一端縁に２個以下で全端縁で４個の凹部または凸部
を有する方形の絶縁基板と、この絶縁基板の凹部または
凸部に基板表面から裏面にかけて設けられた４個の端子
電極と、この端子電極のうち隣接する２個の端子電極対
の層間に形成された膜誘電体と、この膜誘電体が形成さ
れる絶縁基板面とは反対の絶縁基板裏面に前記端子電極
対と異なるもう一方の隣接する端子電極対の間に形成さ
れた膜抵抗体と、前記膜誘電体及び膜抵抗体を被覆する
保護層とを備え、前記膜誘電体の保護層が、下層の結晶
化ガラスと上層の非晶質ガラスの二重構造であることを
特徴とするもので、この構成によれば、抵抗・コンデン
サを有するチップ複合機能素子の抵抗素子部、コンデン
サ素子部の両端を、４つの端子電極の何れかに割り当
て、抵抗素子部の両端が独立した端子電極として取り出
せるため、抵抗値測定を容易に行うことができ、かつ４
つの端子電極とプリント基板の配線パターンを変更する
ことにより、抵抗・コンデンサ直列回路等の各種回路に
も対応できる。これに加え、内部に空隙を有する結晶化
ガラスの空隙部に非晶質ガラスが埋まるため、保護層の
厚みが薄く、かつ膜誘電体の耐湿性を向上させることが
できるという作用を有するものである。
【００１１】（実施の形態１）以下、本発明の実施の形
態１におけるチップ複合機能素子について、図面を参照
しながら説明する。図１（ａ），（ｂ）及び図２はそれ
ぞれ本発明の実施の形態１におけるチップ複合機能素子
の表側上面図、裏側上面図、等価回路図を示すものであ
る。図１、図２において、１１はアルミナ等の方形状の
絶縁基板で、端縁部に４つの凹部を有している。この４
つの凹部から絶縁基板１１の表裏面にかけて、端子電極
１２ａ，１２ｂ，１２ｃ，１２ｄが設けられている。１
３は基板表面の端子電極１２ａ上に形成された膜誘電
体、１４はこの膜誘電体１３及び端子電極１２ｂに重な
る上部電極、１５は基板裏面の端子電極１２ｃ，１２ｄ
の間に形成された膜抵抗体である。なお、図には示して
いないが、膜誘電体１３及び膜抵抗体１５を保護するた
めの保護層によって絶縁基板表面は端子電極の端縁部を
除き被覆されている。
態１におけるチップ複合機能素子について、図面を参照
しながら説明する。図１（ａ），（ｂ）及び図２はそれ
ぞれ本発明の実施の形態１におけるチップ複合機能素子
の表側上面図、裏側上面図、等価回路図を示すものであ
る。図１、図２において、１１はアルミナ等の方形状の
絶縁基板で、端縁部に４つの凹部を有している。この４
つの凹部から絶縁基板１１の表裏面にかけて、端子電極
１２ａ，１２ｂ，１２ｃ，１２ｄが設けられている。１
３は基板表面の端子電極１２ａ上に形成された膜誘電
体、１４はこの膜誘電体１３及び端子電極１２ｂに重な
る上部電極、１５は基板裏面の端子電極１２ｃ，１２ｄ
の間に形成された膜抵抗体である。なお、図には示して
いないが、膜誘電体１３及び膜抵抗体１５を保護するた
めの保護層によって絶縁基板表面は端子電極の端縁部を
除き被覆されている。
【００１２】なお、膜誘電体１３の保護層が、下層の結
晶化ガラスと上層の非晶質ガラスの二重構造、膜抵抗体
１５の保護層が、非晶質ガラスとなっている。
晶化ガラスと上層の非晶質ガラスの二重構造、膜抵抗体
１５の保護層が、非晶質ガラスとなっている。
【００１３】以上のように構成された本発明の実施の形
態１におけるチップ複合機能素子は、一般に内部に空隙
を有する結晶化ガラスの空隙部に非晶質ガラスが埋まる
ため、膜誘電体１３の保護層の厚みが薄く、さらに膜誘
電体１３に外部の水分が侵入できなくなるため、膜誘電
体１３の耐湿性を向上させることができ、これにより膜
誘電体１３の絶縁性が悪化してコンデンサ素子部（膜誘
電体１３）がコンデンサとしての機能を成さなくなるこ
とを防止できるという効果が得られる。
態１におけるチップ複合機能素子は、一般に内部に空隙
を有する結晶化ガラスの空隙部に非晶質ガラスが埋まる
ため、膜誘電体１３の保護層の厚みが薄く、さらに膜誘
電体１３に外部の水分が侵入できなくなるため、膜誘電
体１３の耐湿性を向上させることができ、これにより膜
誘電体１３の絶縁性が悪化してコンデンサ素子部（膜誘
電体１３）がコンデンサとしての機能を成さなくなるこ
とを防止できるという効果が得られる。
【００１４】また、基板表面の端子電極１２ａ，１２ｂ
間でコンデンサ素子を、基板裏面の端子電極１２ｃ，１
２ｄ間で抵抗素子をそれぞれ独立に形成するため、容易
に通常の直流電流測定法で抵抗素子の抵抗値が測定でき
る。また、図３（ａ），（ｂ），（ｃ）に示すように４
つの端子電極に対するプリント基板の配線パターンを変
更することにより、抵抗・コンデンサ直列回路等の各種
回路にも対応することができる。図３（ａ）はＲＣ直列
回路の例、図３（ｂ）はローパスフィルタの例、図３
（ｃ）はハイパスフィルタの例である。
間でコンデンサ素子を、基板裏面の端子電極１２ｃ，１
２ｄ間で抵抗素子をそれぞれ独立に形成するため、容易
に通常の直流電流測定法で抵抗素子の抵抗値が測定でき
る。また、図３（ａ），（ｂ），（ｃ）に示すように４
つの端子電極に対するプリント基板の配線パターンを変
更することにより、抵抗・コンデンサ直列回路等の各種
回路にも対応することができる。図３（ａ）はＲＣ直列
回路の例、図３（ｂ）はローパスフィルタの例、図３
（ｃ）はハイパスフィルタの例である。
【００１５】また、本実施の形態では、４つの端子電極
は凹部電極であるが、凸部電極であっても、絶縁基板の
一端縁に２つ以下であれば４端縁にどのように設けられ
ても同様の効果が得られる。
は凹部電極であるが、凸部電極であっても、絶縁基板の
一端縁に２つ以下であれば４端縁にどのように設けられ
ても同様の効果が得られる。
【００１６】（実施の形態２）以下、本発明の実施の形
態２におけるチップ複合機能素子について、図面を参照
しながら説明する。図４（ａ），（ｂ）はそれぞれ本発
明の実施の形態２におけるチップ複合機能素子の表側上
面図、裏側上面図を示すものである。図４において、２
１はアルミナ等の方形状の絶縁基板で、端縁部に４つの
凹部を有している。この４つの凹部から絶縁基板２１の
表裏面にかけて、端子電極２２ａ，２２ｂ，２２ｃ，２
２ｄが設けられている。２３は基板表面の端子電極２２
ａ上に形成された膜誘電体、２４はこの膜誘電体２３及
び端子電極２２ｂに重なる上部電極、２５は端子電極２
２ｃ，２２ｄの間に形成された膜抵抗体である。なお、
図には示していないが、膜誘電体２３及び膜抵抗体２５
を保護する保護層によって絶縁基板２１表面は端子電極
の端縁部を除き、被覆されている。
態２におけるチップ複合機能素子について、図面を参照
しながら説明する。図４（ａ），（ｂ）はそれぞれ本発
明の実施の形態２におけるチップ複合機能素子の表側上
面図、裏側上面図を示すものである。図４において、２
１はアルミナ等の方形状の絶縁基板で、端縁部に４つの
凹部を有している。この４つの凹部から絶縁基板２１の
表裏面にかけて、端子電極２２ａ，２２ｂ，２２ｃ，２
２ｄが設けられている。２３は基板表面の端子電極２２
ａ上に形成された膜誘電体、２４はこの膜誘電体２３及
び端子電極２２ｂに重なる上部電極、２５は端子電極２
２ｃ，２２ｄの間に形成された膜抵抗体である。なお、
図には示していないが、膜誘電体２３及び膜抵抗体２５
を保護する保護層によって絶縁基板２１表面は端子電極
の端縁部を除き、被覆されている。
【００１７】なお、膜誘電体２３の保護層が、下層の結
晶化ガラスと上層の非晶質ガラスの二重構造、膜抵抗体
２５の保護層が、非晶質ガラスとなっている。
晶化ガラスと上層の非晶質ガラスの二重構造、膜抵抗体
２５の保護層が、非晶質ガラスとなっている。
【００１８】以上のように構成された本発明の実施の形
態２におけるチップ複合機能素子は、一般に内部に空隙
を有する結晶化ガラスの空隙部に非晶質ガラスが埋まる
ため、膜誘電体２３の保護層の厚みが薄く、さらに膜誘
電体２３に外部の水分が侵入できなくなるため、膜誘電
体２３の耐湿性を向上させることができ、これにより、
膜誘電体２３の絶縁性が悪化してコンデンサ素子部（膜
誘電体２３）がコンデンサとしての機能を成さなくなる
ことを防止できるという効果が得られる。
態２におけるチップ複合機能素子は、一般に内部に空隙
を有する結晶化ガラスの空隙部に非晶質ガラスが埋まる
ため、膜誘電体２３の保護層の厚みが薄く、さらに膜誘
電体２３に外部の水分が侵入できなくなるため、膜誘電
体２３の耐湿性を向上させることができ、これにより、
膜誘電体２３の絶縁性が悪化してコンデンサ素子部（膜
誘電体２３）がコンデンサとしての機能を成さなくなる
ことを防止できるという効果が得られる。
【００１９】また、端子電極２２ａ，２２ｂ間でコンデ
ンサ素子を、端子電極２２ｃ，２２ｄ間で抵抗素子をそ
れぞれ全く独立に基板表面に形成するため、容易に通常
の直流電流測定法で抵抗素子の抵抗値が測定できる。ま
た、図３に示すように４つの端子電極に対するプリント
基板の配線パターンを変更することにより、抵抗・コン
デンサ直列回路等の各種回路にも対応することができ
る。
ンサ素子を、端子電極２２ｃ，２２ｄ間で抵抗素子をそ
れぞれ全く独立に基板表面に形成するため、容易に通常
の直流電流測定法で抵抗素子の抵抗値が測定できる。ま
た、図３に示すように４つの端子電極に対するプリント
基板の配線パターンを変更することにより、抵抗・コン
デンサ直列回路等の各種回路にも対応することができ
る。
【００２０】また、本実施の形態でも、４つの端子電極
は凹部電極であるが、凸部電極であっても、絶縁基板の
一端縁に２つ以下であれば４端縁にどのように設けられ
ても同様の効果が得られる。
は凹部電極であるが、凸部電極であっても、絶縁基板の
一端縁に２つ以下であれば４端縁にどのように設けられ
ても同様の効果が得られる。
【００２１】
【発明の効果】以上のように本発明は、一端縁に２個以
下で全端縁で４個の凹部または凸部を有する方形の絶縁
基板と、この絶縁基板の凹部または凸部に基板表面から
裏面にかけて設けられた４個の端子電極と、この端子電
極のうち隣接する２個の端子電極対の層間に形成された
膜誘電体と、この膜誘電体が形成される絶縁基板面とは
反対の絶縁基板裏面に前記端子電極対と異なるもう一方
の隣接する端子電極対の間に形成された膜抵抗体と、前
記膜誘電体及び膜抵抗体を被覆する保護層とを備え、前
記膜誘電体の保護層が、下層の結晶化ガラスと上層の非
晶質ガラスの二重構造であることを特徴とするもので、
この構成によれば、抵抗・コンデンサを有するチップ複
合機能素子の抵抗素子部、コンデンサ素子部の両端を、
４つの端子電極の何れかに割り当て、抵抗素子部の両端
が独立した端子電極として取り出せるため、抵抗値測定
を容易に行うことができ、かつ４つの端子電極とプリン
ト基板の配線パターンを変更することにより、抵抗・コ
ンデンサ直列回路等の各種回路にも対応できる。
下で全端縁で４個の凹部または凸部を有する方形の絶縁
基板と、この絶縁基板の凹部または凸部に基板表面から
裏面にかけて設けられた４個の端子電極と、この端子電
極のうち隣接する２個の端子電極対の層間に形成された
膜誘電体と、この膜誘電体が形成される絶縁基板面とは
反対の絶縁基板裏面に前記端子電極対と異なるもう一方
の隣接する端子電極対の間に形成された膜抵抗体と、前
記膜誘電体及び膜抵抗体を被覆する保護層とを備え、前
記膜誘電体の保護層が、下層の結晶化ガラスと上層の非
晶質ガラスの二重構造であることを特徴とするもので、
この構成によれば、抵抗・コンデンサを有するチップ複
合機能素子の抵抗素子部、コンデンサ素子部の両端を、
４つの端子電極の何れかに割り当て、抵抗素子部の両端
が独立した端子電極として取り出せるため、抵抗値測定
を容易に行うことができ、かつ４つの端子電極とプリン
ト基板の配線パターンを変更することにより、抵抗・コ
ンデンサ直列回路等の各種回路にも対応できる。
【００２２】さらに、内部に空隙を有する結晶化ガラス
の空隙部に非晶質ガラスが埋まるため、保護層の厚みが
薄く、かつ膜誘電体の耐湿性を向上させることができる
という効果を奏するものである。
の空隙部に非晶質ガラスが埋まるため、保護層の厚みが
薄く、かつ膜誘電体の耐湿性を向上させることができる
という効果を奏するものである。
【図１】（ａ）本発明の実施の形態１におけるチップ複
合機能素子の表側上面図 （ｂ）同裏側上面図
合機能素子の表側上面図 （ｂ）同裏側上面図
【図２】同等価回路図
【図３】同チップ複合機能素子の回路使用の一例を示す
回路図
回路図
【図４】（ａ）本発明の実施の形態２におけるチップ複
合機能素子の表側上面図 （ｂ）同裏側上面図
合機能素子の表側上面図 （ｂ）同裏側上面図
【図５】（ａ）従来のチップ複合機能素子の上面図 （ｂ）同等価回路図
１１ 絶縁基板 １２ａ，１２ｂ，１２ｃ，１２ｄ 端子電極 １３ 膜誘電体 １４ 上部電極 １５ 膜抵抗体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/12 ４４５ Ｈ０１Ｇ 1/02 Ｊ (72)発明者 池田 隆志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西田 孝治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】 一端縁に２個以下で全端縁で４個の凹部
または凸部を有する方形の絶縁基板と、この絶縁基板の
凹部または凸部に基板表面から裏面にかけて設けられた
４個の端子電極と、この端子電極のうち隣接する２個の
端子電極対の層間に形成された膜誘電体と、この膜誘電
体が形成される絶縁基板面とは反対の絶縁基板裏面に前
記端子電極対と異なるもう一方の隣接する端子電極対の
間に形成された膜抵抗体と、前記膜誘電体及び膜抵抗体
を被覆する保護層とを備え、前記膜誘電体の保護層が、
下層の結晶化ガラスと上層の非晶質ガラスの二重構造で
あることを特徴とするチップ複合機能素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141516A JP2000348974A (ja) | 2000-01-01 | 2000-05-15 | チップ複合機能素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000141516A JP2000348974A (ja) | 2000-01-01 | 2000-05-15 | チップ複合機能素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04128479A Division JP3104398B2 (ja) | 1992-05-21 | 1992-05-21 | チップ複合機能素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000348974A true JP2000348974A (ja) | 2000-12-15 |
Family
ID=18648616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000141516A Pending JP2000348974A (ja) | 2000-01-01 | 2000-05-15 | チップ複合機能素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000348974A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771501B1 (ko) | 2006-04-07 | 2007-10-30 | 주식회사 쎄라텍 | 적층형 칩 타입 전자 부품의 표면 코팅용 조성물, 이를이용한 적층형 칩 타입 전자 부품 및 그 제조방법 |
| KR20140027454A (ko) * | 2011-07-11 | 2014-03-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
| JP2017126704A (ja) * | 2016-01-15 | 2017-07-20 | 株式会社村田製作所 | 複合電子部品 |
-
2000
- 2000-05-15 JP JP2000141516A patent/JP2000348974A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771501B1 (ko) | 2006-04-07 | 2007-10-30 | 주식회사 쎄라텍 | 적층형 칩 타입 전자 부품의 표면 코팅용 조성물, 이를이용한 적층형 칩 타입 전자 부품 및 그 제조방법 |
| KR20140027454A (ko) * | 2011-07-11 | 2014-03-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
| CN103703526A (zh) * | 2011-07-11 | 2014-04-02 | 株式会社村田制作所 | 电子零件 |
| KR101656294B1 (ko) * | 2011-07-11 | 2016-09-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
| JP2017126704A (ja) * | 2016-01-15 | 2017-07-20 | 株式会社村田製作所 | 複合電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7099131B2 (en) | Surge absorber and surge absorber array | |
| JP2000348974A (ja) | チップ複合機能素子 | |
| JPH11108757A (ja) | 赤外線センサ | |
| JP3104398B2 (ja) | チップ複合機能素子 | |
| JPH10261547A (ja) | 面実装型複合素子の構造及びその製造方法 | |
| JP2626328B2 (ja) | チップ複合機能素子 | |
| JPH06275935A (ja) | フレキシブル基板における回路パターン | |
| JPH05159970A (ja) | チップ複合機能素子 | |
| JPS63278399A (ja) | 混成厚膜回路の構成方法 | |
| JPH0118572B2 (ja) | ||
| JPS607464Y2 (ja) | 膜回路のコンデンサ | |
| JP3018644B2 (ja) | チップ複合機能素子 | |
| JPS5923408Y2 (ja) | 複合型回路部品 | |
| JPH077129U (ja) | 積層セラミックコンデンサ | |
| JPH05136000A (ja) | チツプ複合機能素子 | |
| JP3668040B2 (ja) | 多層配線基板 | |
| JPH05144663A (ja) | チツプ型３端子コンデンサ | |
| JPS626675Y2 (ja) | ||
| JPS62210612A (ja) | 積層コンデンサ | |
| JPH06302966A (ja) | 多層基板 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH0963889A (ja) | Ｃ−ｒ複合電子部品 | |
| JPH08213270A (ja) | ケース収納型電子部品 | |
| JP2949252B2 (ja) | チップ形電子部品 | |
| JPH0429544Y2 (ja) |