JP2000340805A

JP2000340805A - 電子部品および製造方法

Info

Publication number: JP2000340805A
Application number: JP2000112451A
Authority: JP
Inventors: Richard J August; リチャード・ジェイ・オウガスト
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1999-04-19
Filing date: 2000-04-13
Publication date: 2000-12-08
Anticipated expiration: 2020-04-13
Also published as: US6056888A; JP5057606B2

Abstract

(57)【要約】【課題】膜応力による温度ヒステリシス・エラーとオ
フセット・エラーの温度係数とに反応しない、あるいは
少なくとも反応が少ない、製造可能で費用効果の良い圧
抵抗圧力センサと、その製造方法とを提供する。【解決手段】電子部品は、表面２０２を有する基板２
０１と、基板により支持される抵抗構造２１０と、抵抗
および基板の表面上のパッシベーション層３００，８０
５とを備える。このとき、パッシベーション層は孔３１
１，３１２，６１１，６１２，６１３，６１４，７１
１，８１１を有し、基板の表面は圧縮部分と引張部分と
を有し、抵抗は表面の圧縮部分と引張部分の間に位置す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に電子工学に関
し、さらに詳しくは、電子部品と製造方法とに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】圧抵
抗圧力センサ（piezoresistive pressure sensor）など
の電子部品は、薄い感圧ダイアフラム上に重ねられるパ
ッシベーション膜を有するのが普通である。このような
圧抵抗圧力センサは広範囲の用途に用いられるが、セン
サの精度を低下させる多くのエラー源を依然として有す
る。たとえば、圧抵抗圧力センサには温度ヒステリシス
・エラーがあるが、これはパッシベーション膜内の応力
の温度ヒステリシスにより起こることがある。温度ヒス
テリシス・エラーは、追加の回路構成を用いて修正する
ことができないので特に厄介である。さらに、別の例と
しては、圧抵抗圧力センサには、オフセット・エラーの
温度係数の問題が起こるが、これもパッシベーション膜
内の温度に対する膜応力の変化により起こることがあ
る。膜応力の悪影響を削減するための一方法として、パ
ッシベーション膜の品質を改善して、膜応力の量と温度
による変動とをなくする方法がある。しかし、この改善
は、温度ヒステリシスの発生源の多くが未知であるため
に実行が困難でしかも高価である。

【０００３】従って、膜応力による温度ヒステリシス・
エラーとオフセット・エラーの温度係数とに反応しな
い、あるいは少なくとも反応がより少ない、製造可能で
費用効果の良い圧抵抗圧力センサが必要とされる。ま
た、製造可能で費用効果の良い圧抵抗圧力センサの製造
方法が必要とされる。

【０００４】

【実施例】図１は、電子部品を製造する方法１００を概
説する。方法１００は、以下の順序にいくつかの段階を
含む。方法１００は、互いに対向する第１および第２表
面を有する半導体基板を設ける段階１０１を含む。方法
１００は段階１０２に進み、半導体基板の第１表面をド
ーピングして圧抵抗または圧抵抗網と第１群の相互接続
線とを形成する。次に、方法１００は段階１０３に進
み、半導体基板の第１表面上に第２群の相互接続線を付
着あるいは配置する。次に、方法１００は半導体基板の
第１表面上に少なくとも１つのパッシベーション層を付
着または配置する段階１０４と、パッシベーション層を
パターニングする段階１０５とを含む。その後、方法１
００の段階１０６が実行されて、半導体基板の第２表面
内にキャビティをエッチングあるいは形成する。このキ
ャビティ形成により、半導体基板内に感圧ダイアフラム
が作られる。圧抵抗および第１群の相互接続線は、好ま
しくはこのダイアフラム内に位置する。キャビティ，ダ
イアフラム，パッシベーション層内のパターン，圧抵抗
および第１群と第２群の相互接続線の相対的位置，場所
または構造については、より詳細に以下に説明する。

【０００５】図面を簡素に明確にするために、図面内の
要素は必ずしも同尺に描かれるわけではなく、異なる図
面内の同一の参照番号は同一の要素を示す。さらに、周
知の特徴および処理技術の説明および詳細は、本発明を
不必要に不明瞭にしないために省略する。

【０００６】図２は、製造の中間段階後の電子部品２０
０の上面図である。詳しくは、図２は、図１の方法１０
０の段階１０３と段階１０４との間の部品２００を図示
する。部品２００は、表面２０２を有する基板２０１を
備える。好適な実施例においては、基板２０１は、たと
えばシリコンなどの半導体によって構成される。半導体
基板は、表面２０２を形成するエピタキシャル層を備え
ることもあり、あるいは、半導体基板は絶縁体上半導体
（SOI： semiconductor-on-insulator）基板によって構
成されることもある。代替の実施例においては、基板２
０１は、たとえばガラスなどの非半導体材料で構成され
ることもある。

【０００７】部品２００は、基板２０１によって支持さ
れる抵抗構造２１０も備える。圧力センサにおいては、
抵抗は圧抵抗（piezoresistor）と呼ばれ、圧抵抗は個
々の応力感知抵抗のネットワークによって構成すること
ができる。抵抗構造２１０は、好ましくは基板２０１の
表面２０２をドーピングすることによって形成される。
ドーパントを活性化および拡散させて、抵抗構造２１０
の所望の構造を形成することができる。図２に示される
実施例においては、抵抗構造２１０は、局在型ホイート
ストーン・ブリッジ構造（localized Wheatstone Bridg
e configuration）内に配列される４つの個別の抵抗を
有する。特に基板２０１が半導体材料で構成されない場
合の代替例としては、抵抗構造２１０を基板２０１の表
面２０２上に形成することができる。

【０００８】複数の相互接続線２２０は、基板２０１に
支持され、抵抗構造２１０に電気的に結合される。相互
接続線２２０は、好ましくは基板２０１の表面２０２を
ドーピングすることにより形成される。また、好適な実
施例においては、相互接続線２２０は抵抗構造２１０よ
りも高濃度にドーピングされ、また抵抗構造２１０のに
先立って形成される。

【０００９】複数の相互接続線２３０が、基板２０１の
表面２０２上に形成される。好ましくは、相互接続線２
３０はアルミニウムまたは銅などの金属によって構成さ
れ、相互接続線２２０に電気的に結合される。相互接続
線２３０も、ボンディング・パッド２４０の少なくとも
下側支持部分を形成するために用いられる。パッド２４
０は、ワイヤ・ボンディング，フリップチップ・ボンデ
ィング，テープ自動化ボンディング（tape-automated-b
onding）またはその他の同様の相互接続技術のために利
用することができる。

【００１０】図２の破線は、基板２０１の中央部に基板
２０１の下側から後になって形成されるダイアフラムま
たはメンブレンの端部，周辺または周縁２０５を表す。
破線は、ダイアフラムおよび抵抗構造２１０と相互接続
線２２０，２３０との間の相対的位置または配置を示す
ために図２内に図示される。これについては、以下に、
より詳細に説明する。

【００１１】図３は、後の製造段階後の電子部品２００
の上面図である。詳しくは、図３は、図１の方法１００
の段階１０６の後の部品２００を示す。パッシベーショ
ン層３００が基板２０１の表面２０２上に形成され、抵
抗構造２１０（図２）および相互接続線２２０，２３０
（図２）を覆う。層３００は、下層構造を保護する。層
３００は、好ましくは、基板２０１の表面２０２と物理
的に接触して、部品２００の圧力感度を最大にする複合
圧力センサ・ダイアフラムの総合的な厚みを最小限に抑
える。また、パッシベーション層３００は、好ましく
は、たとえば、化学蒸着プロセス，熱成長プロセスなど
により付着される窒化シリコンまたは酸化シリコンなど
の単独の誘電層あるいは複数の誘電層または膜で構成さ
れる。しかし、層３００は、たとえば、スパタリング，
蒸着，化学蒸着などにより付着される金属または半導体
などの他の材料で構成することもできる。

【００１２】層３００がパターニングされて、層３００
内に少なくとも１つの孔が形成される。部品２００にお
いては、層３００内のパターン３１０は２つの孔３１
１，３１２からなる。好適な実施例においては、層３０
０の部分を除去するプロセスによって、孔３１１，３１
２を貫通して基板２０１の表面２０２の部分が露出され
る。層３００内には他の孔３２０も形成されて、ボンデ
ィング・パッド２４０を露出するが、孔３２０はパター
ン３１０の一部ではない。

【００１３】パターン３１０は、層３００が抵抗構造２
１０と相互接続線２２０，２３０（図２）との上に残る
ように形成される。パターン３１０は、抵抗構造２１０
または相互接続線２２０，２３０の上には重ならずに、
これらの構造を保護する。また、パターン３１０は層３
００を別々の連続しない部分に分けることはない。そう
ではなくて、層３００はパターン３１０が形成された後
も基板２０１の表面２０２上の連続する１つの層として
残る。

【００１４】凹部またはキャビティ４０１（図４）が基
板２０１の対向面すなわち裏面内にエッチングされて、
基板２０１内に感圧ダイアフラムまたはメンブレンを作
り出す。キャビティ形成後にキャビティの脆性が増大す
ることによる基板破断の可能性を小さくするために、キ
ャビティは、パターニング層３００の後で基板２０１内
に形成することが好ましい。キャビティは、後の図面に
図示される。

【００１５】図４は、図３の切断線４−４に沿って切っ
た電子部品２００の断面図であり、図５は図３の切断線
５−５に沿って切った電子部品２００の断面図である。
キャビティ４０１は基板２０１の表面２０３からエッチ
ングされる。表面２０３は表面２０２の対向面である。
キャビティ４０１は、基板２０１内で所望の結晶面を異
方性エッチングする従来の湿式エッチャントを用いて形
成することができる。

【００１６】キャビティ４０１の形成により、基板２０
１内に感圧メンブレンまたはダイアフラム４０３が作ら
れる。基板２０１内のエッチ・ストップ層を用いて、ダ
イアフラム４０３の厚みを制御することができる。たと
えば、基板２０１がSOI基板である場合はエッチ・スト
ップ層を酸化層とすることができ、基板２０１が表面２
０２を形成するエピタキシャル層を有し、このエピタキ
シャル層が基板２０１の下側部分と比べて異なるドーピ
ング・レベルを有する場合はエッチ・ストップ層をドー
ピングされたエピタキシャル層とすることができる。

【００１７】本発明の説明を不明瞭にするのを避けるた
めに、抵抗構造２１０および相互接続線２２０，２３０
は図５には図示しない。しかし、抵抗構造２１０および
相互接続線２２０がダイアフラム４０３内あるいはその
上に位置するように、またパターン３１０がダイアフラ
ム４０３上に位置するがダイアフラム４０３の少なくと
も１つの端部上には位置しないように、ダイアフラム４
０３が形成される。同様に、キャビティ４０１は抵抗構
造２１０，相互接続線２２０およびパターン３１０の下
に位置する。部品２００の信頼性と電気的性能を高める
ために、相互接続線２２０はダイアフラム４０３の周縁
２０５を超えて延在することが好ましく、それによって
相互接続線２３０とボンディング・パッド２４０とはダ
イアフラム４０３上に重ならない。あるいはその上にな
い。

【００１８】部品２００の動作中は、層３００を通り、
ダイアフラム４０３の表面２０２に圧力がかけられ、ダ
イアフラム４０３はかけられた圧力に応じて湾曲する。
ダイアフラム４０３が湾曲すると、抵抗構造２１０内の
各抵抗の抵抗値は、個別の抵抗の整合によって異なる量
だけ変わることがある。与えられる圧力に対する部品２
００の感度を最大にするために、ダイアフラム４０３の
端部の中心部分は抵抗構造２１０に位置するか、あるい
はそれに隣接することが好ましい。

【００１９】ダイアフラム４０３に圧力が与えられない
状態で、トランスデューサ・オフセットが抵抗構造２１
０内で測定される。以下に説明するように、部品２００
の製造プロセスと、それに由来する部品２００の構造と
が、抵抗構造２１０の平衡ホイートストーン・ブリッジ
構造に関して好適なゼロのトランスデューサ・オフセッ
トを提供する助けとなる。

【００２０】層３００内の固有の応力がダイアフラム４
０３および層３００の変形または湾曲を生む。しかし、
層３００内のパターン３１０は、変形構造を制御するよ
う設計される。図４および図５に示されるように、ダイ
アフラム４０３の表面２０２の部分は圧縮応力を有し、
表面２０２の他の部分は引張応力を有する。表面２０２
のさらに別の部分の応力はゼロになる。この応力ゼロの
部分が圧縮部分と引張部分との間に位置して、変曲部分
（inflection portions）と呼ばれる。ダイアフラム４
０３の図示されるような変形構造を得るためには、層３
００は圧抵抗に近い周縁部２０５上に維持される。層３
００内のパターン３１０は圧抵抗に近い周縁部２０５上
にはない。また、パターン３１０は圧抵抗の近くにはあ
るが、その上には重ならない。

【００２１】たとえば、図５において、ダイアフラムの
表面２０２は、変曲部分５０１，５０２，５０３，５０
４と、引張部分５０５，５０６，５０７と、圧縮部分５
０８，５０９とを有する。温度ヒステリシス・エラーお
よびオフセット・エラーの温度係数に対する部品２００
の感度をなくするか、あるいは少なくとも最小限に抑え
るために、抵抗構造２１０（図２）は、好ましくは、変
曲部分５０１，５０２，５０３，５０４の１つの中心領
域に位置する。抵抗構造２１０を表面２０２の圧縮部分
と引張部分との間の応力変曲点に置くことにより、固有
の応力や温度によるその変動により、部品２００の電気
特性が劣化することはない。図２ないし図５に示される
実施例においては、抵抗構造２１０は変曲部分５０４に
位置する。

【００２２】図２ないし図５に示される実施例において
は、ダイアフラム４０３は、厚みが約１０〜３０マイク
ロメートル，幅が約０．５〜３ミリメートルで長さが約
０．５〜３ミリメートルであり、層３００は約０．１〜
２マイクロメートルの厚みを有する。また、孔３１１は
孔幅３９２（図３）と孔位置３９１（図３）とを有し、
これはダイアフラム４０３の中心から測定される。孔３
１１，３１２（図３，４）は対称である。従って、孔は
３１２は孔３１１と等しい位置と幅とを有するが、孔３
１２がダイアフラム４０３の対向面に位置することが異
なる。さらにこの実施例においては、抵抗構造２１０が
図２の周縁部２０５の右側端部の中央から約５０〜７５
０マイクロメートルに位置する。コンピュータ・シミュ
レーションによって、孔３１１，３１２が以下の範囲内
にある位置を有するとき、変曲点は抵抗構造２１０の場
所に位置することが実証されている。すなわち、約２０
０〜１４００マイクロメートルの孔位置と約２０〜７５
０マイクロメートルの孔幅である。

【００２３】図６は、電子部品６００の上面図である。
部品６００は、図３の部品２００のパターン３１０とは
異なるパターン６１０を有するパッシベーション層３０
０を備える。パターン６１０は、各々が圧力センサ・ダ
イアフラムの異なる角に隣接して位置する４つの孔６１
１，６１２，６１３，６１４を有する。部品６００の圧
抵抗は、図２の抵抗構造２１０の局在型ホイートストー
ン・ブリッジ構造を有することができ、あるいは、部品
６００の圧抵抗は分布型ホイートストーン・ブリッジ構
造（distributed Wheatstone Bridge configuration）
を有することができる。これは下記の図９に示す。

【００２４】図７は、電子部品７００の上面図である。
部品７００は、図３の部品２００のパターン３１０とは
異なるパターン７１０を有するパッシベーション層３０
０を備える。パターン３１０とは異なり、パターン７１
０は１つの孔７１１を有し、この孔が、圧力センサ・ダ
イアフラム上で層３００を少なくとも２つの連続しない
部分に分割する。図６のパターン６１０と同様に、パタ
ーン７１０は図２に示される局在型ホイートストーン・
ブリッジ構造または図９に後述される分布型ホイートス
トーン・ブリッジ構造と共に用いることができる。

【００２５】図８は、電子部品８００の上面図である。
部品８００は、複数の個別層からなるパッシベーション
層８０５を備える。図８に図示される実施例において
は、パッシベーション層８０５は２つの層すなわち上層
８０６と下層８０７とから構成される。本実施例におい
ては、層８０７は基板の表面上に付着することができ、
層８０６は層８０７の上に付着することができる。層８
０６，８０７は、図３のパッシベーション層３００に関
して説明されたものと同様の材料で構築することがで
き、また、層８０６，８０７は、同一のあるいは互いに
異なる材料で構築することができる。

【００２６】図８に示されるように、パターン８１０を
上層８０６内に形成あるいはエッチングして、層８０７
の部分を露出させることができる。パターン８１０は以
前の例のように、圧力センサ・ダイアフラムの中心上で
対称形ではないことに留意されたい。パターン８１０
は、層８０６を別々の部分に分割しない１つの孔８１１
で構成することができる。層８０６内にパターン８１０
を形成するプロセスによって、層８０６，８０７が異な
る材料で構成される場合に、層８０７がパターンに重な
らないようにすることが容易にできる。層８０６，８０
７が同様の材料で構成される場合、パターン８１０を両
層８０６，８０７内に容易に形成することができる。パ
ターン８１０は、図２に示される抵抗構造２１０と共に
用いることが好ましい。

【００２７】図９は、分布型ホイートストーン・ブリッ
ジ構造を示す電子部品９００の上面図である。部品９０
０は、図２の電子部品２００の異なる実施例である。部
品９００は、非局在型すなわち分布型のホイートストー
ン・ブリッジ構造で基板２０１の表面２０２上に位置す
る抵抗構造９１０を有する。分布型構造においては、ホ
イートストーン・ブリッジ内の４つの抵抗は、局在型構
造のように圧力センサ・ダイアフラムの同じ端部に隣接
して位置しない。代わりに、分布型構造の４つの抵抗の
各々は、圧力センサ・ダイアフラムの異なる端部に隣接
して位置する。このような分布型構造においては、図９
に示されるような追加のボンディング・パッドの必要性
を当業者は認識されよう。部品９００では、図６のパタ
ーン６１０または図７のパターン７１０と同様のパター
ンを有するパッシベーション層を用いることが好まし
い。

【００２８】従って、従来技術の欠点を克服するために
改良された電子部品が提供される。本明細書に開示され
る圧抵抗圧力センサは、温度ヒステリシス・エラーとオ
フセット・エラーの温度係数とに対する感度が低くなっ
ている。この改善は、パッシベーション層を特定の構造
にパターニングして、圧力センサ・ダイアフラムの変形
を制御し、圧抵抗を圧力センサ・ダイアフラムの比較的
応力のない場所に配置することにより達成することがで
きる。信頼性と電気的性能のこの改善は、部品のコスト
を著しく高くせず、部品を著しく複雑にすることなく実
行することができる。

【００２９】本明細書に説明される本発明の開示される
実施例はすべて、過度の実験を行わずに可能であり、実
現および実用化をすることができる。発明者が意図する
本発明を実行する最良の方法を上記に開示したが、本発
明の実行はそれに限らない。さらに、本発明は好適な実
施例を参照して特定的に図示および説明されたが、本発
明の精神および範囲から逸脱することなく形態および詳
細における変更を本明細書の開示に加えることが可能で
あることは当業者には理解頂けよう。例を挙げると、た
とえば基板とパッシベーション層の材料組成，パッシベ
ーション層パターンと圧力センサ・ダイアフラムの特定
の幾何学形状およびパッシベーション層内のダイアフラ
ムおよび孔の寸法など本明細書に明記される数多くの詳
細事項は、本発明の理解を助けるために記述されたもの
であって、本発明の範囲を制限するために記述されたわ
けではない。

【００３０】さらに、本明細書に説明される圧力センサ
は、図２の抵抗構造２１０または図９の抵抗構造９１０
に示されるもののように、局在型または分布型のホイー
トストーン・ブリッジ構造を用いる必要はない。そうで
はなく、たとえば、図２および図３の抵抗構造２１０の
代わりに部分的に分布型のホイートストーン・ブリッジ
構造を用いることもできる。この実施例では、４つの圧
抵抗のうち２つを図３において抵抗構造２１０が現在位
置するダイアフラムの右側に配置し、残りの２つをダイ
アフラムの左側で、孔３１１と３１２との間であって、
最初の２つの圧抵抗に直接的に対向する位置に配置する
こともできる。さらに、本明細書に開示されるホイート
ストーン・ブリッジ構造の代わりに、任意の適切な２端
子または４端子抵抗測定法を用いることもできる。

【００３１】別の例として、本明細書に説明される種々
のパターンを、本明細書に説明される単層または多層パ
ッシベーション層のうち任意のものと共に用いることが
できる。さらに、パターンをパッシベーション層の底
部，中間または上部のみに形成したり、パターンを複数
の多層パッシベーション層内に形成することもできる。
しかし、一般的に、圧力センサ・ダイアフラムの所望の
変形構造を得るためには、パッシベーション層開口部
は、圧抵抗の位置に近いことが好ましい。また、一般的
に、パッシベーション層は、圧力センサ・ダイアフラム
の少なくとも約２０ないし８０パーセントを覆うことが
好ましい。また、圧力センサ・ダイアフラムの所望の圧
縮部分および引張部分は、圧力センサ・ダイアフラムの
両面上にパッシベーション層を付着し、１つまたは両方
の層をパターニングすることによって得ることができ
る。

【００３２】さらに別の例として、パッシベーション層
が単層で構成される場合でも、パッシベーション層内の
パターンをパッシベーション層全体を貫通してエッチン
グする必要はない。さらに、パッシベーション層は、圧
力センサ・ダイアフラムの全周縁部に重なる必要もな
い。しかし、本明細書に述べた利点を最大限に生かすた
めには、パッシベーション層は、圧抵抗に隣接する周縁
部上に留まることが好ましい。

【００３３】従って、本発明の開示は制限を加えるため
のものではない。そうではなく、本発明の開示は、特許
請求の範囲に明記される本発明の範囲を説明するための
ものである。本発明の範囲は、実施例および均等物に限
定されるものと解釈すべきではない。

【図面の簡単な説明】

【図１】本発明による電子部品製造方法を概説する。

【図２】本発明による製造の中間段階後の電子部品の実
施例の上面図である。

【図３】本発明による製造のその後の段階後の電子部品
の実施例の上面図である。

【図４】本発明による図３の切断線４−４に沿った電子
部品の断面図である。

【図５】本発明による図３の切断線５−５に沿った電子
部品の断面図である。

【図６】本発明による電子部品の異なる実施例の上面図
である。

【図７】本発明による電子部品のさらに別の実施例の上
面図である。

【図８】本発明による電子部品のさらに別の実施例の上
面図である。

【図９】本発明による図２の電子部品の異なる実施例の
上面図である。

【符号の説明】

１００方法１０１互いに対向する第１表面および第２表面を有す
る半導体基板を設ける１０２半導体基板の第１表面をドーピングして、圧抵
抗と第１群の相互接続線とを形成する１０３半導体基板の第１表面上に第２群の相互接続線
を付着する１０４半導体基板の第１表面上にパッシベーション層
を付着する１０５パッシベーション層をパターニングする１０６半導体基板の第２表面内にキャビティをエッチ
ングして半導体基板内にダイアフラムを形成し、このと
き圧抵抗と第１群の相互接続線とはダイアフラム内に位
置する

Claims

【特許請求の範囲】

【請求項１】電子部品（２００）を製造する方法（１
００）であって：表面（２０２）を有する基板（２０
１）を設ける段階；前記基板（２０１）によって支持さ
れる抵抗（２１０）を設ける段階；前記抵抗（２１０）
と前記基板（２０１）の前記表面（２０２）上にパッシ
ベーション層（３００，８０５）を付着する段階；およ
び前記パッシベーション層（３００，８０５）をパター
ニングして、前記パッシベーション層（３００，８０
５）内に少なくとも１つの孔（３１１，３１２，６１
１，６１２，６１３，６１４，７１１，８１１）を形成
する段階；によって構成され、前記表面（２０２）が圧
縮部分（５０８，５０９）と引張部分（５０５，５０
６，５０７）とを有し、前記抵抗（２１０）が前記表面
（２０２）の前記圧縮部分（５０８，５０９）と前記引
張部分（５０５，５０６，５０７）との間に位置するこ
とを特徴とする方法（１００）。
【請求項２】前記基板（２０１）を設ける段階が、前
記表面（２０２）に対向する異なる表面（２０３）を有
する前記基板（２０１）を設ける段階によってさらに構
成され、前記抵抗（２１０）を設ける段階が、前記基板
（２０１）の前記表面（２０２）内に前記抵抗（２１
０）を形成する段階によってさらに構成されることを特
徴とし、前記基板（２０１）の前記異なる表面（２０
３）内に凹部（４０１）をエッチングして前記基板（２
０１）内にダイアフラム（４０３）を形成する段階であ
って、このとき前記凹部（４０１）が前記抵抗（２１
０）と前記パッシベーション層（３００，８０５）内の
前記少なくとも１つの孔（３１１，３１２，６１１，６
１２，６１３，６１４，７１１，８１１）の下に位置
し、前記抵抗（２１０）が前記ダイアフラム（４０３）
内に位置し、前記パッシベーション層（３００，８０
５）内の前記少なくとも１つの孔が前記ダイアフラム
（４０３）上に位置する段階によってさらに構成される
ことを特徴とする請求項１記載の方法（１００）。
【請求項３】電子部品（２００）を製造する方法（１
００）であって：基板（２０１）内に抵抗（２１０）を
形成する段階；および前記基板（２０１）を屈曲させて
圧縮部分（５０８，５０９）と引張部分（５０５，５０
６，５０７）とを形成し、このとき前記抵抗（２１０）
が前記基板（２０１）の前記圧縮部分（５０８，５０
９）と前記引張部分（５０５，５０６，５０７）との間
に位置する段階；によって構成されることを特徴とする
方法（１００）。
【請求項４】電子部品（２００）を製造する方法（１
００）であって：互いに対向する第１表面（２０２）と
第２表面（２０３）とを有する半導体基板（２０１）を
設ける段階；前記半導体基板（２０１）をドーピングし
て、圧抵抗網と第１群の相互接続線（２２０）とを前記
半導体基板（２０１）の前記第１表面（２０２）内に形
成する段階であって、前記第１群の相互接続線（２２
０）が前記圧抵抗網に電気的に結合される段階；前記半
導体基板（２０１）の前記第１表面（２０２）上に第２
群の相互接続線（２３０）を付着し、前記第２群の相互
接続線（２３０）が前記第１群の相互接続線（２２０）
と電気的に結合され、金属によって構成される段階；前
記半導体基板（２０１）の前記第１表面（２０２），前
記圧抵抗網および前記第１群（２２０）および第２群
（２３０）の相互接続線上に誘電層を付着する段階；前
記誘電層の一部を除去して、前記誘電層内に少なくとも
１つの孔（３１１，３１２，６１１，６１２，６１３，
６１４，７１１，８１１）からなるパターン（３１０）
を形成する段階；および前記半導体基板の前記第２表面
（２０３）内にキャビティ（４０１）をエッチングし
て、前記誘電層部分の除去後に前記半導体基板（２０
１）内に圧力センサ・ダイアフラム（４０３）を形成す
る段階であって、前記圧抵抗網と前記第１群の相互接続
線（２２０）とが前記圧力センサ・ダイアフラム内に位
置し、前記第１群の相互接続線（２２０）が前記圧力セ
ンサ・ダイアフラム（４０３）を超えて延在し、前記誘
電層内の前記パターン（３１０）が前記圧力センサ・ダ
イアフラム（４０３）上に位置し、前記第２群の相互接
続線（２３０）が前記圧力センサ・ダイアフラム（４０
３）上にはない段階；によって構成されることを特徴と
する方法（１００）。
【請求項５】表面（２０２）を有する基板（２０
１）；前記基板（２０１）によって支持される抵抗（２
１０）；および前記基板（２０１）の前記抵抗（２１
０）および前記表面（２０２）上のパッシベーション層
（３００，８０５）であって、前記パッシベーション層
（３００，８０５）が前記パッシベーション層（３０
０，８０５）内の少なくとも１つの孔（３１１，３１
２，６１１，６１２，６１３，６１４，７１１，８１
１）によって構成されるパターン（３１０）を有するパ
ッシベーション層（３００，８０５）；によって構成さ
れ、前記表面（２０２）が圧縮部分（５０８，５０９）
と引張部分（５０５，５０６，５０７）とを有し、前記
抵抗（２１０）が前記表面（２０２）の前記圧縮部分
（５０８，５０９）と前記引張部分（５０５，５０６，
５０７）との間に位置することを特徴とする電子部品
（２００）。