JP2000340385A - 放電灯点灯装置 - Google Patents

Abstract

(57)【要約】 【課題】定常時に安定点灯している時には略境界モード
で動作することを前提とし、電源インピーダンスが高い
場合においても安定なスイッチング動作を可能とし、か
つ、スイッチング素子に過大な電流が流れないようにし
たＤＣ−ＤＣ変換回路を有する放電灯点灯装置を提供す
る。 【解決手段】ＤＣ−ＤＣ変換回路を出力調整手段として
有する放電灯点灯装置において、定常時に安定点灯して
いる時には、スイッチング素子がオンからオフした後、
インダクタないしトランスの電流が略ゼロに達したとき
にスイッチング素子が再びオンするような境界モードで
動作させると共に、スイッチング素子のオン時間とオフ
時間にそれぞれ上限と下限を設定した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は直流電源から放電灯
が必要とする電圧に変換するＤＣ−ＤＣ変換回路を有
し、変換された電力により放電灯を安定点灯させる放電
灯点灯装置に関するものである。

【０００２】

【従来の技術】図２７に放電灯点灯装置の従来例を示
す。この放電灯点灯装置は、直流電源としての整流平滑
回路１１の出力電圧から放電灯５を安定点灯させるため
に必要な電圧にまで降圧するバックコンバータ構成のＤ
Ｃ−ＤＣ変換回路２と、それによって得られた直流電圧
より放電灯５に交番電圧を供給するためのインバータ回
路３、及び、消灯状態の放電灯５を始動させるために高
電圧を印加させるための始動回路４からなる。バックコ
ンバータ構成のＤＣ−ＤＣ変換回路２は、整流平滑回路
１１の出力端子１２に接続されたスイッチング素子２
２、インダクタ２１１、コンデンサ２４の直列回路と、
インダクタ２１１の回生電流をコンデンサ２４に放出す
るためのダイオード２３から構成されている。

【０００３】図２７の放電灯点灯装置の出力は主にＤＣ
−ＤＣ変換回路２で調整され、この従来例では、ランプ
電流、ランプ電圧をＤＣ−ＤＣ変換回路２の出力端で検
出し、電力指令値発生回路６０１から出力される電力指
令値に基づいて、ランプ電圧の検出値に応じたランプ電
流の制御目標値を電流指令値演算部６０２で演算し、フ
ィードバック制御を行っている。ＤＣ−ＤＣ変換回路２
を構成するバックコンバータのスイッチング素子２２の
オン・オフ制御信号は誤差増幅器６０３の出力と三角波
発振器６０４の出力をコンパレータ６０５で比較する三
角波比較方式により得ており、スイッチング信号は周波
数一定でデューティ可変により出力調整を行うＰＷＭ信
号となる。

【０００４】図２７の放電灯点灯装置は主として、ラン
プ電圧の変動範囲が直流電源１１の電圧より低い場合の
従来例であるが、ランプ電圧が電源電圧に比べて低い条
件から高い条件まで変動する場合の従来例として、出力
制御回路６の構成はそのままで、図２８のようにＤＣ−
ＤＣ変換回路２の構成がフライバックコンバータとなっ
た例がある。このフライバックコンバータでは、スイッ
チング素子２２がオンすると、直流電源１からトランス
２１の１次巻線に電流Ｉ１が流れて、トランス２１にエ
ネルギーが蓄積される。スイッチング素子２２がオフす
ると、トランス２１の蓄積エネルギーによる逆起電力に
よりダイオード２３がオンとなり、２次巻線からコンデ
ンサ２４に電流Ｉ２が流れて、出力コンデンサ２４が充
電される。スイッチング素子２２のオン期間とオフ期間
を制御することにより、出力コンデンサ２４の電圧は直
流電源１の電源電圧に比べて低い条件から高い条件まで
変化させることができる。同様の機能を実現する昇降圧
コンバータとして、バックブーストコンバータ（極性反
転型チョッパー回路）がある。

【０００５】図２７、図２８の放電灯点灯装置では、ス
イッチング周波数が一定であるため、回路定数、電源条
件、負荷条件によってインダクタ２１１あるいはトラン
ス２１の電流がゼロである期間を有する不連続モード動
作と、電流がゼロにならない条件でスイッチング動作を
行う連続モード動作がある。不連続モード動作では、電
流がゼロになる期間が存在するため、ＤＣ−ＤＣ変換回
路２でのスイッチング電流のピークが増大し、それによ
り効率が低下する。連続モード動作では、直流電流が重
畳するため、効率の低下を招く。

【０００６】そこで、図２９に示す特許第２８６０３０
４号の電源装置の例では、トランス２１の電流を連続モ
ードと不連続モードの境界で動作させる（以下「境界モ
ード動作」）従来例を示している。スイッチング素子２
２の制御回路７は、１次電流検出用の抵抗７２０、オン
・オフ制御用フリップフロップ７２２、コンパレータ７
２４、トランス２１の電流がゼロになったことを検出す
る減磁検出回路７２６を備えている。Ｉｒは電流源、Ｃ
ｒはコンデンサ、Ｒｒは放電用抵抗、Ｓ１は放電スイッ
チである。この回路では、スイッチング素子２２がオン
のとき、抵抗７２０により検出される１次電流Ｉ１の大
きさとコンデンサＣｒの充電電圧Ｖｒの大小関係で決ま
る所定の時間の経過後、コンパレータ７２４によりフリ
ップフロップ７２２がリセットされて、スイッチング素
子２２がオフし、トランス２１の２次側に吐き出される
電流がゼロになった時点で減磁検出回路７２６によりフ
リップフロップ７２２がセットされて、スイッチング素
子２２が再度オンするように動作する。このため、スイ
ッチング素子２２のオン・オフ制御信号は周波数、デュ
ーティともに可変となるような動作となっている。この
ようなスイッチング動作はすでに既知のものである。

【０００７】一方、負荷が放電灯である場合、負荷電圧
が大幅に変動するので、周波数変動が広範囲に及ぶのを
防止するため、図３０に示す特表平１０−５１１２２０
号では、ＤＣ−ＤＣ変換回路がバックコンバータ構成で
あるという前提条件において、スイッチング素子２２の
オフ期間の最大値／最小値を固定した従来例を示してい
る。始動直後のようにランプ温度が低いためランプ電圧
が低い状態では境界モード動作を行うと、スイッチング
素子がオンの時にインダクタに蓄えられた磁気エネルギ
ーが電流として負荷側に放出されるのに要する時間が長
くなる。これによって等価的にスイッチング周波数が低
下し、可聴域に入るのをオフ時間最大値の固定によっ
て、強制的に連続モード動作に移行させて、スイッチン
グ周波数の大幅な低下を防止するものである。

【０００８】

【発明が解決しようとする課題】図３０の従来例では、
ＤＣ−ＤＣ変換回路がバックコンバータ構成であるが、
これがフライバックコンバータ構成であると、負荷電圧
が大幅に変動するような放電灯負荷において、特に、始
動直後のようにランプ温度が低いためランプ電圧が低い
場合、トランスの磁気エネルギーが負荷側ヘ吐き出され
る時間が長く、周波数が極端に低下し、同一電力を負荷
に送る場合でも電流ピークが上昇し、損失やトランスの
磁気飽和を招く恐れがある。

【０００９】加えて、図２９、図３０の従来例では、電
源インピーダンスが高い場合に、インダクタあるいはト
ランスの電流が所定値まで上昇せず、スイッチング素子
がオフしない可能性がある。

【００１０】また、スイッチング素子のオンタイミン
グ、オフタイミングを決定するために、それぞれ別の検
出点から信号を得ており、入力端子数が増加するという
問題がある。スイッチング素子の電流を抵抗で検出する
構成では、部品数の増大と、検出抵抗の損失増加が問題
となる。このため、スイッチング素子の電圧降下を電流
検出値として検出する手法も既知であるが、スイッチン
グ素子のオン電圧のばらつきや温度特性を考慮すると、
スイッチング素子容量やトランス、インダクタの飽和防
止のための最大電流保護の点で問題が残る。

【００１１】さらに、図３０の従来例では、ＤＣ−ＤＣ
変換回路がバックコンバータ構成であるため、ランプ電
圧が電源電圧より低い場合にしか対応できず、また、電
源インピーダンスが高い場合に、インダクタ電流が所定
値まで上昇せず、スイッチング素子がオフしない可能性
がある。また、この例では、最大オフ時間の固定値は、
電源電圧の下限を基準で設定した場合、インダクタの定
数、電源電圧の変動幅、安定点灯時のランプ電圧の変動
範囲によっては、電源電圧が低く、ランプ電圧が低い条
件で境界モード動作が実現できない可能性がある。

【００１２】本発明は、定常時に安定点灯している時に
は略境界モードで動作することを前提とし、良好なスイ
ッチング動作が得られ、スイッチング素子に過大な電流
が流れないようなＤＣ−ＤＣ変換回路を有する放電灯点
灯装置を提供することを課題とするものである。

【００１３】

【課題を解決するための手段】本発明によれば、電源電
圧を放電灯が必要とする電圧に変換するＤＣ−ＤＣ変換
回路を備え、少なくとも定常的な安定点灯時では、境界
モード動作でスイッチング素子がオン／オフするように
した放電灯点灯装置において、ランプ温度が低く、ラン
プ電圧が低い時に、トランスやインダクタから負荷側に
電流が吐き出されている期間が長くなり、等価的にスイ
ッチング周波数が低下し、ピーク電流が増大することを
防止するために、スイッチング素子のオフ時間の最大値
を所定値に制限する機能を有しており、上記条件では連
続モード動作でスイッチング素子は駆動される。

【００１４】さらに、最大オフ時間の制限値は電源電圧
が低い条件を基準にした場合、定常点灯時では大きい方
がよく、始動直後のようにランプ電圧が低く、連続モー
ド動作時では小さい方がよい。また、連続モードでは電
流が比較的大きい状態でスイッチング動作するため、ス
イッチング損失が比較的大きい。そのため、電源電圧が
高いときや、連続モードでも比較的ランプ電圧が高いと
きなどスイッチングオン期間が短くなる場合は、最大オ
フ期間を大きくし、必要以上にスイッチング周波数が高
くなってスイッチング損失が増加しないようにする。

【００１５】特に、ランプの温度が低い状態での始動
（以下「コールドスタート」）において光出力を急速に
立上げる制御を行う場合、低電圧出力で、定常時より過
大な電力をランプに印加することになるので、フライバ
ックコンバータのトランスやバックブーストコンバータ
のインダクタに流れる直流成分が大きい。そこで、最大
スイッチングオフ期間を入出力状態に応じて適宜に調整
することで、必要以上にスイッチング周波数が高くな
り、スイッチング損失が増大することを防止する。

【００１６】また、本発明によれば、電源電圧を放電灯
が必要とする電圧に変換するＤＣ−ＤＣ変換回路におい
て、スイッチング素子がオンしたときの電流を検出し、
所定の電流ピーク値に達したときにスイッチング素子を
オフする制御を行う場合に、電源インピーダンスが高い
ような場合、スイッチング素子の電流が所定のピーク値
にまで達しないような条件であっても、スイッチング動
作が可能なように、オン時間が所定時間を超えると強制
的にオフする機能を設けた。さらに、スイッチング素子
がオフからオンへ移行するときに発生するリンギングな
どによりスイッチングの不安定現象が現れるのを防止す
るため、すくなくとも誤作動を及ぼすレべルのリンギン
グが発生している期間はオン時間が継続するように制御
する。

【００１７】

【発明の実施の形態】図１に本発明の基本的な実施の形
態を示す。図中、１は直流電源、２はＤＣ−ＤＣ変換回
路、３はインバータ回路、４は始動回路、５は放電ラン
プ、６は出力制御回路である。ＤＣ−ＤＣ変換回路２は
フライバックコンバータの構成を有する。直流電源１の
正極はトランス２１の１次巻線の一端に接続されてお
り、該１次巻線の他端はスイッチング素子２２の一端に
接続されている。スイッチング素子２２の他端は１次側
電流検出手段を介して直流電源１の負極に接続されてい
る。直流電源１の負極は回路グランドに接続されてい
る。トランス２１の２次巻線の一端は、ダイオード２３
のアノードに接続されており、ダイオード２３のカソー
ドはコンデンサ２４の正極に接続されている。コンデン
サ２４の負極は２次側電流検出手段を介してトランス２
１の２次巻線の他端に接続されている。トランス２１の
１次巻線と２次巻線は図中の黒丸で示される極性に巻回
されている。スイッチング素子２２がオンして、１次側
電流Ｉ１が流れているオン期間にはトランス２１にエネ
ルギーが蓄積される。スイッチング素子２２がオフする
と、トランス２１の蓄積エネルギーによる逆起電力によ
りダイオード２３がオンとなり、２次側電流Ｉ２が流れ
る。これにより、出力コンデンサ２４が充電される。

【００１８】次に、インバータ回路３はＤＣ−ＤＣ変換
回路２のコンデンサ２４に充電された直流電圧を交流電
圧に変換するためのフルブリッジインバータ回路であ
り、４個のスイッチング素子とそのドライブ回路３１を
備えている。コンデンサ２４の正極に接続された第１及
び第２のスイッチング素子は、コンデンサ２４の負極に
接続された第３及び第４のスイッチング素子とそれぞれ
直列に接続され、それらの接続点の間に交流電圧が生じ
るように、第１及び第４のスイッチング素子がオンする
期間と第２及び第３のスイッチング素子がオンする期間
とが交番するように制御される。

【００１９】次に、始動回路４はインバータ回路３の出
力電圧を受けて、放電灯５が無負荷状態のときには、放
電灯５を起動するための高電圧パルスを発生させるもの
であり、放電灯５が点灯した後は、高電圧パルスの発生
を停止させるように構成されている。なお、放電灯５は
例えば車の前照灯として用いるＨＩＤランプであり、そ
の場合、直流電源１は車載用のバッテリーということに
なる。

【００２０】次に、出力制御回路６について説明する。
この放電灯点灯装置は、放電灯５に与える電力をＤＣ−
ＤＣ変換回路２の動作により制御している。まず、電力
指令値発生回路６０１は、ＤＣ−ＤＣ変換回路２の出力
電力を決定するための電力指令値を発生する。電流指令
値演算部６０２は電力指令値発生回路６０１から与えら
れた電力指令値とコンデンサ２４の電圧とからＤＣ−Ｄ
Ｃ変換回路２の出力電流の制御目標となる電流指令値を
演算する。そのために、ＤＣ−ＤＣ変換回路２のコンデ
ンサ２４の電圧は出力電圧検出手段により検出されて、
アンプ６０７を介して電流指令値演算部６０２に入力さ
れる。電流指令値演算部６０２で演算された電流指令値
は、誤差増幅器６０３の一方の入力となる。誤差増幅器
６０３の他方の入力には、ＤＣ−ＤＣ変換回路２の出力
とインバータ回路３の入力の間に設けられた出力電流検
出手段により検出された出力電流がアンプ６０６を介し
て入力されている。誤差増幅器６０３では、電流指令値
演算部６０２から与えられた電流指令値とアンプ６０６
を介して入力された出力電流の検出値とから１次側ピー
ク電流指令を作成し、コンパレータ６１０（以下、「Ｃ
ｏｍｐ２」）の反転入力端子に入力する。

【００２１】ＤＣ−ＤＣ変換回路２のトランス２１の１
次側電流Ｉ１の検出値と２次側電流Ｉ２の検出値は、出
力制御回路６に入力されている。１次側電流Ｉ１の検出
値は、コンパレータＣｏｍｐ２の非反転入力端子に入力
されており、その検出値が１次側ピーク電流指令よりも
大きくなると、発振回路６０８のＲｅｓｅｔ端子にリセ
ット信号を送る。また、２次側電流Ｉ２の検出値は、コ
ンパレータ６０９（以下、「Ｃｏｍｐ１」）の反転入力
端子に入力されている。コンパレータＣｏｍｐ１の非反
転入力端子は回路グランドに接続されている。したがっ
て、２次側電流Ｉ２の検出値がゼロになると、コンパレ
ータＣｏｍｐ１から発振回路６０８のＳｅｔ端子にセッ
ト信号が送られる。発振回路６０８はセット・リセット
フリップフロップを含んで構成されており、そのＱ出力
によりＤＣ−ＤＣ変換回路２のスイッチング素子２２を
オン・オフ制御する。また、発振回路６０８には本発明
の特徴である最大オフ時間可変信号発生回路６１３が接
続されている。

【００２２】以下、図１の回路の動作について説明す
る。図１の回路では、出力調整値として働く誤差増幅器
６０３の出力をトランス２１の１次側に流れる電流Ｉ１
のピーク指令値とし、この指令値と１次側電流Ｉ１の検
出値をコンパレータＣｏｍｐ２で比較し、検出値が指令
値を超えると、発振回路６０８のＱ出力はＬレベルにな
り、スイッチング素子２２をオフさせる。スイッチング
素子２２がオフした後、トランス２１のエネルギーが全
てに２次側に吐き出され、２次側電流Ｉ２がゼロなった
ことをコンパレータＣｏｍｐ１で検出し、発振回路６０
８の出力をＨレベルにし、スイッチング素子２２をオン
させる。

【００２３】スイッチング素子２２のオフ期間は最大オ
フ時間可変信号発生回路６１３により入出力状態に応じ
て最大オフ時間の制限値を調整するものである。さら
に、スイッチング素子２２がオフする瞬間に発生するリ
ンギングなどによりスイッチングの不安定現象が現れる
のを防止するために、少なくとも誤作動を及ぼすレべル
のリンギングが発生している期間はオフ時間が継続する
ようになっている。

【００２４】また、発振回路６０８にはスイッチング素
子２２のオン期間を計測するタイマーが内蔵されてお
り、スイッチング素子２２のオン期間が予め設定された
最大オン時間を越えると、強制的にスイッチング素子２
２をオフさせるように制御するものである。また、スイ
ッチング素子２２がオンする瞬間に発生するリンギング
などによりスイッチングの不安定現象が現れるのを防止
するために、少なくとも誤作動を及ぼすレべルのリンギ
ングが発生している期間はオン期間が継続するようにな
っている。以下、本発明の様々な実施例について説明す
る。

【００２５】（実施例１）図２に本発明の実施例１の回
路構成を示す。図２の実施例は、図１の基本構成におけ
る最大オフ時間の制限値可変について、より具体的な実
施例を示したものである。この実施例では、誤差増幅器
６０３からコンパレータＣｏｍｐ２に与えられる１次側
ピーク電流指令を最大オフ時間可変信号として利用して
いる。

【００２６】本実施例に用いる発振回路６０８の構成を
図３に示す。この発振回路６０８では、電流源Ｉｒとコ
ンデンサＣｒで構成されるタイマーによってスイッチン
グ素子２２のオン時間を計測しており、所定のオン時間
に達したか否かをコンパレータＣｏｍｐ４で検出する。
また、電流源ＩｓとコンデンサＣｓで構成されるタイマ
ーによってスイッチング素子２２のオフ時間を計測して
おり、所定のオフ時間に達したか否かをコンパレータＣ
ｏｍｐ３で検出する。

【００２７】コンパレータＣｏｍｐ１からＳｅｔ端子に
与えられるセット信号は、コンパレータＣｏｍｐ３の基
準電圧を切り換えるために使用され、また、コンパレー
タＣｏｍｐ２からＲｅｓｅｔ端子に与えられるリセット
信号は、コンパレータＣｏｍｐ４の基準電圧を切り換え
るために使用される。

【００２８】コンパレータＣｏｍｐ３に入力される基準
電圧は、Ｓｅｔ端子がＨレベルのとき、すなわち、２次
側電流Ｉ２がゼロに戻った後は、固定値Ｖｓ１に設定さ
れる。また、Ｓｅｔ端子がＬレベルのとき、すなわち、
２次側電流Ｉ２がゼロに戻っていない期間では、関数器
６１４から出力される可変値Ｖｓ２〜Ｖｓ３に設定され
る。この可変値Ｖｓ２〜Ｖｓ３は、最大オフ時間可変信
号として関数器６１４に入力されている指令値が大きく
なるほどＶｓ２からＶｓ３へと小さくなり、Ｖｓ３で飽
和するような特性となっている。

【００２９】コンパレータＣｏｍｐ４に入力される基準
電圧は、Ｒｅｓｅｔ端子がＨレベルのとき、すなわち、
１次側電流Ｉ１が所定のピーク値に達した後は、低い方
の基準値Ｖｒ１に設定される。また、Ｒｅｓｅｔ端子が
Ｌレベルのとき、すなわち、１次側電流Ｉ１が所定のピ
ーク値に達していない期間では、高い方の基準値Ｖｒ２
（＞Ｖｒ１）に設定される。

【００３０】ここで、セット・リセットフリップフロッ
プＳＲ−ＦＦがリセットされているものとすると、その
Ｑ出力はＬレベルであり、スイッチング素子２２はオフ
である。このとき、コンデンサＣｓと並列に接続された
放電スイッチがオフとなるので、電流源Ｉｓによりコン
デンサＣｓは充電される。コンデンサＣｓの端子電圧は
コンパレータＣｏｍｐ３により基準電圧と比較されてお
り、コンデンサＣｓの端子電圧が基準電圧に達すると、
セット・リセットフリップフロップＳＲ−ＦＦはセット
されて、そのＱ出力はＨレベルとなり、スイッチング素
子２２はオンとなる。

【００３１】このとき、コンデンサＣｒと並列に接続さ
れた放電スイッチがオフとなるので、電流源Ｉｒにより
コンデンサＣｒは充電される。コンデンサＣｒの端子電
圧はコンパレータＣｏｍｐ４により基準電圧と比較され
ており、コンデンサＣｒの端子電圧が基準電圧に達する
と、セット・リセットフリップフロップＳＲ−ＦＦはリ
セットされて、そのＱ出力はＬレベルとなり、スイッチ
ング素子２２はオフとなる。以下、同じ動作を繰り返
す。

【００３２】２次側電流Ｉ２がゼロに戻った後にコンパ
レータＣｏｍｐ３に入力される固定値Ｖｓ１は、最小オ
フ時間を決定する基準電圧である。コンデンサＣｓの電
圧が基準電圧Ｖｓ１に達していないと、２次側電流Ｉ２
がゼロに戻ってもスイッチング素子２２を再オンしな
い。また、２次側電流Ｉ２がゼロに戻っていない期間で
は、最大オフ時間可変信号に対し、関数器６１４の特性
で可変値Ｖｓ２〜Ｖｓ３がコンパレータＣｏｍｐ３に基
準電圧として入力され、１次側ピーク電流の指令値が大
きくなるほど、最大オフ時間を短くするようになってい
る。なお、関数器６１４において、入力側が大きいと
き、基準電圧Ｖｓ３（＞Ｖｓ１）に飽和するような特性
となっているのは、最大オフ時間の下限を規定するもの
である。

【００３３】本実施例は特にコールドスタート時におい
ても急速に光出力を立上げるような場合に適している。
すなわち、トランス２１の電流が連続モードになるの
は、ランプ電圧が低いときであって、これは、コールド
スタート時において光出力を急速に増加させるために過
大な電力を印加する条件である。このとき、出力を増大
させるために、１次側ピーク電流指令値は定常時に比べ
て大きな値となる。すなわち、連続モード動作となるの
は出力を増大する場合であり、出力を増大するために１
次側ピーク電流指令値を増やした場合に、オン時間の増
加による周波数の低下が起きないように、最大オフ時間
制限値を短くするように制御する。また、最大オフ時間
制限値があまりにも小さくなり過ぎると、２次側へのエ
ネルギー伝達ができなくなり、効率低下を招き、電流が
過大になってしまうので、最大オフ時間制限値には所定
の下限値（Ｖｓ３に相当）を設けている。さらに、スイ
ッチングオフの瞬間に発生するリンギングなどによりス
イッチングの不安定現象が現れるのを防止するために、
少なくとも誤作動を及ぼすレベルのリンギングが発生し
ている期間はオフ時間が継続するように、所定の最小オ
フ時間（Ｖｓ１に相当）が設けられている。

【００３４】また、この発振回路６０８ではスイッチン
グ素子２２のオフ時間だけでなく、オン時間についても
制限機能を持たせている。電源インピーダンスが高い場
合、スイッチング素子２２がオンすると、１次側電流Ｉ
１が所定の１次側ピーク電流指令値に達しない状態で飽
和し、スイッチング素子２２が連続オン状態になってし
まうことがある。これを防止するために、本実施例で
は、所定の最大オン時間の制限が設けられている。ま
た、オン直後の不安定状態からすぐに再オフしてしまう
ような不安定現象の防止のため、所定の最小オン時間が
設けられている。

【００３５】すなわち、電流源ＩｒとコンデンサＣｒ、
コンパレータＣｏｍｐ４からなるタイマー回路が強制オ
フ信号の入るＲｅｓｅｔ端子からセット・リセットフリ
ップフロップＳＲ−ＦＦのリセット端子Ｒまでの間に設
けられている。強制オフ信号がＲｅｓｅｔ端子から入力
されたとき、コンデンサＣｒの電圧が基準電圧Ｖｒ１以
下だとスイッチング素子２２はオフせず、これにより最
小オン時間を規定している。また、１次側電流Ｉ１が所
定の１次側ピーク電流指令値に達しない状態でスイッチ
ング素子２２のオン時間が続き、コンデンサＣｒの電圧
が基準電圧Ｖｒ２（＞Ｖｒ１）に達すると、コンパレー
タＣｏｍｐ４が働き、セット・リセットフリップフロッ
プＳＲ−ＦＦをリセットし、強制的にスイッチング素子
２２をオフするように動作する。

【００３６】なお、図２では最大オフ時間の可変制御に
１次側ピーク電流の指令値を使用したが、出力電流検出
値あるいは出力電流指令値を使用したものでもよい。ま
た、出力電力検出値あるいは出力電力指令値を使用した
ものでもよい。

【００３７】（実施例２）図４に本発明の実施例２の回
路構成を示す。図２の実施例ではスイッチング素子２２
のオフタイミングとオンタイミングを決定するために、
トランス２１の１次側と２次側のそれぞれに電流検出器
が用いられており、回路構成が煩雑であった。また、電
流検出に抵抗を用いると、部品点数増や損失増につなが
る。そこで、図４の構成では、１次側の電流検出にＦＥ
Ｔ２２１のオン電圧を利用し、オン電圧が１次電流ピー
ク指令で指示された所定値になると、ＦＥＴ２２１がオ
フするように構成している。

【００３８】本実施例で用いるスイッチング素子間電圧
検出回路６１１の具体的な実施例を図５〜図７に例示す
る。図５の回路では、スイッチング素子間電圧、すなわ
ち、ＦＥＴ２２１のドレイン・ソース間電圧は抵抗Ｒａ
を介してコンパレータＣｏｍｐ１の反転入力端子とコン
パレータＣｏｍｐ２の非反転入力端子に印加されてい
る。コンパレータＣｏｍｐ１の反転入力端子とコンパレ
ータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ
用のダイオードＤｂのアノードと過小電圧クランプ用の
ダイオードＤｃのカソードに接続されている。ダイオー
ドＤｂのカソードは所定の電圧Ｖｄｄに接続されてお
り、ダイオードＤｃのアノードは回路グランドに接続さ
れている。コンパレータＣｏｍｐ１の非反転入力端子に
は基準電圧Ｖｎ１が印加されている。この基準電圧はＶ
ｄｄ＞Ｖｎ１となるように設定されている。

【００３９】以下、図５の回路の動作について説明す
る。まず、図４のＦＥＴ２２１がオンすると、直流電源
１からトランス２１の１次巻線に電流Ｉ１が流れる。Ｆ
ＥＴ２２１のドレイン・ソース間電圧はドレイン電流に
略比例するので、１次側電流Ｉ１に応じた電圧がスイッ
チング素子間電圧として得られる。この電圧を抵抗Ｒａ
を介してコンパレータＣｏｍｐ２の非反転入力端子に印
加し、誤差増幅器６０３の出力（１次側電流ピーク指
令）と比較する。これにより、１次側電流Ｉ１が所定の
ピーク指令値に達した時点でＦＥＴ２２１をオフさせる
ためのＲｅｓｅｔ信号が得られる。

【００４０】次に、ＦＥＴ２２１がオフすると、トラン
ス２１の１次巻線には蓄積エネルギーによる逆起電圧が
直流電源１に重畳される方向に発生するから、トランス
２１の２次巻線に電流Ｉ２が流れている期間は、ＦＥＴ
２２１のドレイン・ソース間電圧は直流電源１の電圧よ
りも高くなる。また、トランス２１の蓄積エネルギーが
放出されてトランス２１の２次巻線の電流Ｉ２がゼロに
なると、ＦＥＴ２２１のドレイン・ソース間電圧は直流
電源１の電圧と略等しくなる。したがって、コンパレー
タＣｏｍｐ１の基準電圧Ｖｎ１を直流電源１の電圧に応
じた所定値に設定しておけば、２次巻線に流れる電流Ｉ
２がゼロになるタイミングを検出することができる。な
お、ダイオードＤｂはＦＥＴ２２１のドレイン・ソース
間電圧が高くなり過ぎる期間に、コンパレータＣｏｍｐ
１，Ｃｏｍｐ２への入力電圧を（Ｖｄｄ＋ダイオードＤ
ｂの順方向電圧）にクランプして、コンパレータＣｏｍ
ｐ１，Ｃｏｍｐ２を保護するものである。Ｖｄｄ＞Ｖｎ
１に設定しておけば、コンパレータＣｏｍｐ１の動作に
影響を与えることはない。

【００４１】次に、図６の回路構成について説明する。
図６の回路では、スイッチング素子間電圧、すなわち、
ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサ
Ｃａを介してコンパレータＣｏｍｐ１の反転入力端子に
印加されると共に、抵抗Ｒａを介してコンパレータＣｏ
ｍｐ２の非反転入力端子に印加されている。コンパレー
タＣｏｍｐ１の反転入力端子は、過大電圧クランプ用の
ダイオードＤｂ１のアノードと過小電圧クランプ用のダ
イオードＤｃ１のカソードに接続されている。コンパレ
ータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ
用のダイオードＤｂ２のアノードと過小電圧クランプ用
のダイオードＤｃ２のカソードに接続されている。ダイ
オードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに
接続されており、ダイオードＤｃ１，Ｄｃ２のアノード
は回路グランドに接続されている。ダイオードＤｂ１の
両端には抵抗Ｒｂが並列接続されている。抵抗Ｒｂとコ
ンデンサＣａは微分回路を構成しており、ＦＥＴ２２１
のドレイン・ソース間電圧がΔＶ低下したことをコンパ
レータＣｏｍｐ１により検出できるように、時定数が設
定されている。コンパレータＣｏｍｐ１の非反転入力端
子には基準電圧Ｖｎ１が印加されている。この基準電圧
はＶｄｄ＞Ｖｎ１となるように設定されている。

【００４２】以下、図６の回路の動作について説明す
る。まず、ＦＥＴ２２１のオン時にＦＥＴ２２１のドレ
イン・ソース間電圧に比例する１次側電流Ｉ１が所定の
ピーク値に達した時点でコンパレータＣｏｍｐ２により
ＦＥＴ２２１をオフさせる動作については図５の回路と
同様である。次に、ＦＥＴ２２１がオフすると、トラン
ス２１の１次巻線には蓄積エネルギーによる逆起電圧が
直流電源１に重畳される方向に発生するから、トランス
２１の２次巻線に電流Ｉ２が流れている期間は、ＦＥＴ
２２１のドレイン・ソース間電圧は直流電源１の電圧よ
りも高くなる。このとき、ダイオード２３がオンである
から、トランス２１の２次巻線の電圧はコンデンサ２４
の電圧に略一致する。したがって、トランス２１の１次
巻線の電圧は、その巻数比に相当する所定の電圧とな
る。また、トランス２１の蓄積エネルギーが放出されて
トランス２１の２次巻線の電流Ｉ２がゼロになると、Ｆ
ＥＴ２２１のドレイン・ソース間電圧は直流電源１の電
圧と略等しくなる。故に、トランス２１の２次側電流Ｉ
２がゼロになる前後で、ＦＥＴ２２１のドレイン・ソー
ス間電圧は急激に低下する。そこで、この電圧変化をコ
ンデンサＣａと抵抗Ｒｂよりなる微分回路で検出し、Ｆ
ＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したこ
とを検出できるように、コンパレータＣｏｍｐ１の基準
電圧Ｖｎ１を設定しておけば、トランス２１の２次巻線
に流れる電流Ｉ２がゼロになるタイミングを検出するこ
とができる。なお、ダイオードＤｂ１，Ｄｂ２はＦＥＴ
２２１のドレイン・ソース間電圧が高くなり過ぎる期間
に、コンパレータＣｏｍｐ１，Ｃｏｍｐ２への入力電圧
を（Ｖｄｄ＋ダイオードＤｂ１，Ｄｂ２の順方向電圧）
にクランプして、コンパレータＣｏｍｐ１，Ｃｏｍｐ２
を保護するものである。Ｖｄｄ＞Ｖｎ１に設定しておけ
ば、コンパレータＣｏｍｐ１の動作に影響を与えること
はない。

【００４３】図７の回路においても、スイッチング素子
間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間
電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ
１の反転入力端子に印加されると共に、抵抗Ｒａを介し
てコンパレータＣｏｍｐ２の非反転入力端子に印加され
ている。コンデンサＣａには図示された極性でダイオー
ドＤａが並列接続されている。コンパレータＣｏｍｐ１
の反転入力端子は、過大電圧クランプ用のダイオードＤ
ｂ１のアノードと過小電圧クランプ用のダイオードＤｃ
１のカソードに接続されている。コンパレータＣｏｍｐ
２の非反転入力端子は、過大電圧クランプ用のダイオー
ドＤｂ２のアノードと過小電圧クランプ用のダイオード
Ｄｃ２のカソードに接続されている。ダイオードＤｂ
１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されて
おり、ダイオードＤｃ１，Ｄｃ２のアノードは回路グラ
ンドに接続されている。ダイオードＤｂ１の両端には抵
抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣ
ａは微分回路を構成しており、ＦＥＴ２２１のドレイン
・ソース間電圧がΔＶ低下したことをコンパレータＣｏ
ｍｐ１により検出できるように、時定数が設定されてい
る。コンパレータＣｏｍｐ１の非反転入力端子には基準
電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞
Ｖｎ１となるように設定されている。

【００４４】図７の回路は、図６の回路において、コン
デンサＣａと並列にダイオードＤａを接続したものであ
り、機能的には、図５の回路と図６の回路の機能を併せ
持つものとなっている。すなわち、ＦＥＴ２２１が再オ
ンするタイミングは、オフ時のスイッチング素子間電圧
が所定値以下となったとき、あるいは、オフ時のスイッ
チング素子間電圧がΔＶ低下したときのいずれかのタイ
ミングで、コンパレータＣｏｍｐ１の出力が反転し、Ｆ
ＥＴ２２１が再オンするように動作する。コンデンサＣ
ａと抵抗Ｒｂは微分回路を構成しており、スイッチング
素子間電圧の低下を検出できる構成となっている。ま
た、コンデンサＣａと並列にＦＥＴ２２１のドレインに
カソード側を接続されるような極性でダイオードＤａが
接続されているので、スイッチング素子間電圧が所定値
以下になったことも検出できる構成となっている。スイ
ッチング素子間電圧検出回路６１１の構成は、図５〜図
７に例示した実施形態に限定するものではなく、同様な
働きをするものであればなんでもよい。

【００４５】（実施例３）本発明の実施例３としてスイ
ッチング素子間電圧検出回路６１１の構成を図８に示
す。主回路の構成は図４と同様である。スイッチング素
子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース
間電圧は、コンデンサＣａを介してコンパレータＣｏｍ
ｐ１の反転入力端子に印加されると共に、抵抗Ｒａとオ
フセット電圧Ｖｏｆを介してコンパレータＣｏｍｐ２の
非反転入力端子に印加されている。コンデンサＣａには
図示された極性でダイオードＤａが並列接続されてい
る。コンパレータＣｏｍｐ１の反転入力端子は、過大電
圧クランプ用のダイオードＤｂ１のアノードと過小電圧
クランプ用のダイオードＤｃ１のカソードに接続されて
いる。コンパレータＣｏｍｐ２の非反転入力端子は、過
大電圧クランプ用のダイオードＤｂ２のアノードと過小
電圧クランプ用のダイオードＤｃ２のカソードに接続さ
れている。ダイオードＤｂ１，Ｄｂ２のカソードは所定
の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄ
ｃ２のアノードは回路グランドに接続されている。ダイ
オードＤｂ１の両端には抵抗Ｒｂが並列接続されてい
る。抵抗ＲｂとコンデンサＣａは微分回路を構成してお
り、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下
したことをコンパレータＣｏｍｐ１により検出できるよ
うに、時定数が設定されている。コンパレータＣｏｍｐ
１の非反転入力端子には基準電圧Ｖｎ１が印加されてい
る。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定さ
れている。

【００４６】本発明の実施の形態では、ＤＣ−ＤＣ変換
回路２の出力調整には、１次側ピーク電流指令値を用い
ている。すなわち、ピーク電流指令値が高いほど出力が
大きく、ピーク電流指令値が低いほど出力が小さい。し
かし、前述のように最小オン時間の制限機能が設けられ
ている場合、その最小オン時間の値や、回路定数によっ
ては、負荷短絡条件のように、出力電流は流れている
が、出力電力としては略ゼロである場合、その電流値を
制御できなくなる場合がある。このような負荷条件の場
合において、スイッチングオン時間が最小条件に達して
いる場合の出力調整にはオフ時間を制御する。

【００４７】図８ではＦＥＴ２２１のオン電圧によって
オフタイミングを検出するための検出部において、オフ
セット電圧Ｖｏｆを加え、かつ、最大オフ時間の可変を
前述の実施例のように１次側ピーク電流指令値で行う。
これによって１次側ピーク電流指令値がオフセット電圧
Ｖｏｆ以上では主としてオン時間によって出力調整を行
い、それ以下では主としてオフ時間（最大オフ時間）に
よって出力調整が可能となる。

【００４８】より具体的な実施の形態として、図９の回
路では、ダイオードＤａ１，Ｄａ２の順方向電圧をオフ
セット電圧Ｖｏｆとして利用している。また、この実施
例では、ＦＥＴ２２１のオンタイミングの検出にはコン
デンサＣａによるスイッチング素子間電圧の変化量の検
出とダイオードＤａ１，Ｄａ２を介した絶対値の検出の
両方で行うことが可能となっている。以下、詳しく説明
する。スイッチング素子間電圧、すなわち、ＦＥＴ２２
１のドレイン・ソース間電圧は、コンデンサＣａと抵抗
Ｒａの直列回路を介してコンパレータＣｏｍｐ１の反転
入力端子とコンパレータＣｏｍｐ２の非反転入力端子に
印加されている。コンデンサＣａと抵抗Ｒａの直列回路
には図示された極性でダイオードＤａ１，Ｄａ２の直列
回路が並列接続されている。コンパレータＣｏｍｐ１の
反転入力端子とコンパレータＣｏｍｐ２の非反転入力端
子は、過大電圧クランプ用のダイオードＤｂのアノード
と過小電圧クランプ用のダイオードＤｃのカソードに接
続されている。コンパレータＣｏｍｐ１の非反転入力端
子とダイオードＤｂのカソードは所定の電圧Ｖｄｄに接
続されており、ダイオードＤｃのアノードは回路グラン
ドに接続されている。ダイオードＤａ２のアノードは抵
抗Ｒｂを介して制御用電源電圧Ｖｃｃによりプルアップ
されている。したがって、ＦＥＴ２２１がオンしたと
き、コンパレータＣｏｍｐ２の非反転入力端子の電位は
ＦＥＴ２２１のドレイン・ソース間電圧にダイオードＤ
ａ１，Ｄａ２の順方向オン電圧によるオフセット電圧Ｖ
ｏｆを加えた電圧となる。また、抵抗Ｒｂ，Ｒａとコン
デンサＣａは微分回路を構成しており、ＦＥＴ２２１の
ドレイン・ソース間電圧がΔＶ低下したことをコンパレ
ータＣｏｍｐ１により検出できるように、時定数が設定
されている。コンパレータＣｏｍｐ１の非反転入力端子
に印加されるべき基準電圧Ｖｎ１は過大電圧クランプ用
の電圧Ｖｄｄで兼用されている。

【００４９】（実施例４）図１０に本発明の実施例４の
回路構成を示す。本実施例では１次側ピーク電流指令値
となる誤差増幅器６０３の出力に、その上限を規定する
電圧制限回路６１２を設けたものである。この電圧制限
回路６１２に入力される制限値を所定値にすることで、
１次側ピーク電流の最大値が制限でき、過大な電流が流
れることを防止できる。しかし、前述の実施例のように
スイッチング素子間電圧検出回路６１１にダイオードＤ
ａ１，Ｄａ２などによってオフセット電圧Ｖｏｆを重畳
させた場合、ダイオードＤａ１，Ｄａ２の順方向オン電
圧のばらつきや、温度特性によって電流制限の効果が減
少してしまう場合がある。

【００５０】そこで、図１１の実施形態では、電圧制限
回路６１２の制限値入力にスイッチング素子間電圧検出
回路６１１で使用されたダイオードＤａ１，Ｄａ２と略
同一特性の素子（ダイオードＤａ３，Ｄａ４）を用い、
その素子電圧を制限値に重畳させることにより、スイッ
チング素子間電圧検出回路６１１のダイオードＤａ１，
Ｄａ２の順方向オン電圧の変動による影響を相殺してい
る。図中、Ｖｒｅｆは基準電圧であり、これを抵抗Ｒ
ｅ，Ｒｆにより分圧し、その分圧電圧にダイオードＤａ
３，Ｄａ４の順方向オン電圧を加えて、電圧制限回路６
１２に入力すべき制限値を得ている。抵抗Ｒｄはダイオ
ードＤａ３のアノード電位を制御用電源電圧Ｖｃｃによ
りプルアップして、ダイオードＤａ３，Ｄａ４がオン状
態を保つようにしている。

【００５１】あるいは、図１２の実施形態のように、誤
差増幅器６０３の出力を所定の制限値Ｖｒｅｆで電圧制
限した後、アッテネータ回路を介して１次電流ピーク指
令値として用いる構成とし、アッテネータ回路において
スイッチング素子間電圧検出回路６１１で使用されたダ
イオードＤａ１，Ｄａ２と略同一特性の素子（ダイオー
ドＤａ３，Ｄａ４）を用い、その素子電圧が重畳される
ような構成とすることで、スイッチング素子間電圧検出
回路６１１のダイオードＤａ１，Ｄａ２の順方向オン電
圧の変動による影響を相殺しても良い。アッテネータ回
路は、抵抗Ｒｇ，Ｒｅ，Ｒｆ，Ｒｄ及びダイオードＤａ
３，Ｄａ４で構成されており、電圧制限回路６１２の出
力電圧を抵抗Ｒｇ，Ｒｅ，Ｒｆにより分圧し、抵抗Ｒｅ
の両端に抵抗Ｒｄを介してダイオードＤａ３，Ｄａ４の
直列回路を接続している。コンパレータＣｏｍｐ２に入
力される１次電流ピーク指令値は、抵抗Ｒｅ，Ｒｆの接
続点に得られる電圧にダイオードＤａ３，Ｄａ４の順方
向オン電圧を加算した電圧となる。

【００５２】（実施例５）本発明の実施例５としてスイ
ッチング信号の発振回路６０８の具体例を図１３に示
す。基本的な構成は図３に示した発振回路６０８と同様
である。相違点はオン時間を計測するタイマーに用いる
電流源ＩｒからコンデンサＣｒに供給される充電電流Ｉ
ｒを電源電圧に応じて可変とした点である。

【００５３】図４の回路のように、１次電流ピークをス
イッチング素子のオン電圧で検出する場合、スイッチン
グ素子のオン電圧のばらつきや温度特性に影響され、検
出精度が良くない。そのため、最大オン時間を制限する
ことで、１次側のピーク電流を制限することが有効とな
るが、特に、電源電圧変動が大きいような応用例では、
下限電源電圧で最大オン時間を規定すると、上限の電源
電圧では大き過ぎることになる。そのため、最大オン時
間の制限値を電源電圧によって可変とし、電源電圧が高
いときには最大オン時間が短く、電源電圧が低いときに
は最大オン時間が長くなるような所定の特性で可変とす
ることで、適当な最大オン時間に制限することができ
る。本実施例は、図３に示した発振回路６０８におい
て、電源電圧によってタイマー回路の充電速度を可変と
することで上記機能を実現しており、最大オン時間の制
限値を電源電圧によって調整することができる。

【００５４】（実施例６）本発明の実施例６を図１４に
示す。主回路の構成は図１０と同様である。本実施例で
は、スイッチング素子のオン期間のスイッチング素子間
電圧（あるいはスイッチング素子電流）のピーク指令値
を始動直後から徐々に所定値まで増加させるものであ
る。指令制限部６１５は、基準電圧Ｖｒｅｆを抵抗Ｒ
ｌ，Ｒｍで分圧して、電圧制限回路６１２に入力すべき
制限値Ｖｌｉｍを作成する回路であり、スイッチング素
子のオン期間のスイッチング素子間電圧（あるいはスイ
ッチング素子電流）のピーク指令値の制限値を決めてい
る。この値は、ＤＣ−ＤＣ変換回路２に使用されるスイ
ッチング素子２２、トランス２１の特性、使用条件など
によって決める。電圧制限回路６１２は誤差増幅器６０
３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍを
比較して、小さい方の値を出力する。したがって、電圧
制限回路６１２の出力Ｖｏ１の上限は制限値Ｖｌｉｍで
ある。コンパレータＣｏｍｐ２の比較入力前段部６１６
は、抵抗Ｒｇ，Ｒｅ，Ｒｆ，Ｒｄ、コンデンサＣ１、ダ
イオードＤａ３，Ｄａ４から構成され、図１２に示した
アッテネータ回路において、ダイオードＤａ３のアノー
ドと回路グランドの間にコンデンサＣ１を接続したもの
である。このコンデンサＣ１は抵抗Ｒｄ，Ｒｅ，Ｒｆ，
Ｒｇと共に時定数回路を構成しており、コンパレータＣ
ｏｍｐ２に入力される１次側ピーク電流指令値Ｖｃ２の
変化を遅延させる働きがある。すなわち、抵抗Ｒｄ，Ｒ
ｅ，Ｒｆ，Ｒｇ、コンデンサＣ１は、動作開始時にコン
パレータＣｏｍｐ２への入力信号Ｖｃ２（１次側ピーク
電流指令値）を徐々に立ち上げるためのものである。ダ
イオードＤａ３，Ｄａ４は図１０に示したスイッチング
素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２
と同等の特性である。なお、動作許可信号がディセーブ
ル時は、コンデンサＣ１の電荷を放出するように構成し
ている。

【００５５】実施例６の各部信号電圧のタイムチャート
（始動直後）を図１５に示す。入力電圧Ｖｉｎが立ち上
がると、制限値ＶｌｉｍがａＶに立ち上がる。ほぼ同時
に誤差増幅器６０３の出力ＶｅｏがｂＶに立ち上がる。
電圧制限回路６１２は、ｂＶ＞ａＶから電圧制限回路６
１２の出力Ｖｏ１としてａＶを出力する。コンパレータ
Ｃｏｍｐ２の比較入力前段部６１６は、電圧制限回路６
１２の出力Ｖｏ１のａＶに基づき、ＣＲ時定数によって
徐々に出力をｃＶまで増加させ、コンパレータＣｏｍｐ
２へ出力する。ｃＶはａＶから所定の割合で減衰させた
値となる（ａＶ＞ｃＶ）。

【００５６】以上の構成により、動作開始時に、スイッ
チング素子のオン期間におけるスイッチング素子間電圧
（あるいはスイッチング素子電流）のピーク指令値を徐
々に所定値まで増加させることが可能になる。このよう
な動作開始時のソフトスタートによって、ＤＣ−ＤＣ変
換回路２に使用されるスイッチング素子２２、トランス
２１、ダイオード２３などの電気的ストレスを低減する
ことができ、部品の小形化が可能になる。また、従来と
同性能の部品を使用すると、電気的ストレスの低減によ
り信頼性が向上する。

【００５７】（実施例７）本発明の実施例７を図１６に
示す。主回路の構成は図１０と同様である。本実施例で
は、スイッチング素子のオン期間におけるスイッチング
素子間電圧（あるいはスイッチング素子電流）のピーク
指令の最大値を所定値に制限し、始動直後から徐々に所
定値まで増加させるものである。指令制限部６１５は、
基準電圧Ｖｒｅｆを抵抗Ｒｅ，Ｒｆで分圧して、電圧制
限回路６１２に入力すべき制限値Ｖｌｉｍを作成する回
路を備え、スイッチング素子のオン期間のスイッチング
素子間電圧（あるいはスイッチング素子電流）のピーク
指令値の制限値を決めている。この制限値Ｖｌｉｍは、
ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２
２、トランス２１の特性、使用条件などによって決め
る。本実施例の指令制限部６１５は、図１１に示した回
路において、ダイオードＤａ３のアノードと回路グラン
ドの間にコンデンサＣ１を接続したものである。このコ
ンデンサＣ１は抵抗Ｒｄ，Ｒｅ，Ｒｆと共に時定数回路
を構成しており、電圧制限回路６１２に入力される制限
値Ｖｌｉｍ２の変化を遅延させる働きがある。すなわ
ち、抵抗Ｒｄ，Ｒｅ，Ｒｆ、コンデンサＣ１は、動作開
始時に電圧制限回路６１２に入力される制限値Ｖｌｉｍ
２を徐々に立ち上げるためのものである。ダイオードＤ
ａ３，Ｄａ４は図１０に示したスイッチング素子間電圧
検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特
性である。なお、動作許可信号がディセーブル時は、コ
ンデンサＣ１の電荷を放出するように構成している。電
圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指
令制限部６１５の制限値Ｖｌｉｍ２を比較して、小さい
方の値を出力する。したがって、電圧制限回路６１２の
出力Ｖｃ２の上限は制限値Ｖｌｉｍ２である。

【００５８】実施例７の各部信号電圧のタイムチャート
（始動直後）を図１７に示す。入力電圧Ｖｉｎが立ち上
がると、制御電源電圧ＶｃｃがｄＶに立ち上がる。ま
た、制限基準値ＶｌｉｍがａＶに立ち上がる。制限値Ｖ
ｌｉｍ２は制限基準値ＶｌｉｍのａＶに基づきＣＲ時定
数によって徐々にｃＶまで増加し、電圧制限回路６１２
へ与えられる。誤差増幅器６０３の出力ＶｅｏがｂＶ
（＞ｃＶ）であると、電圧制限回路６１２は制限値Ｖｌ
ｉｍ２の方を出力する。つまり、１次側ピーク電流指令
値Ｖｃ２はｃＶまで徐々に増加する電圧となる。

【００５９】以上の構成により、動作開始時に、スイッ
チング素子のオン期間におけるスイッチング素子間電圧
（あるいはスイッチング素子電流）のピーク指令値を徐
々に所定値まで増加させることが可能になる。このよう
な動作開始時のソフトスタートによって、ＤＣ−ＤＣ変
換回路２に使用されるスイッチング素子２２、トランス
２１、ダイオード２３などの電気的ストレスを低減する
ことができ、部品の小形化が可能になる。また、従来と
同性能の部品を使用すると、電気的ストレスの低減によ
り信頼性が向上する。

【００６０】（実施例８）本発明の実施例８を図１８に
示す。主回路の構成は図１０と同様である。本実施例で
は、スイッチング素子のオン期間のスイッチング素子間
電圧（あるいはスイッチング素子電流）のピーク指令の
最大値を所定値に制限し、始動直後から所定時間、定常
時より制限値を低下させるものである。図中、Ｖｒｅｆ
は基準電圧であり、これを抵抗Ｒｅ，Ｒｆ，Ｒｎにより
分圧し、抵抗Ｒｅ，Ｒｆの接続点に得られる制限基準電
圧ＶｌｉｍにダイオードＤａ３，Ｄａ４の順方向オン電
圧を加えて、電圧制限回路６１２に入力すべき制限値Ｖ
ｌｉｍ２を得ている。抵抗Ｒｎの両端にはスイッチが並
列接続されており、このスイッチは動作開始時にはオン
しており、動作開始後、所定時間Ｔが経過するとオフさ
れる。抵抗ＲｄはダイオードＤａ３のアノード電位を制
御用電源電圧Ｖｃｃによりプルアップして、ダイオード
Ｄａ３，Ｄａ４をオン状態に保つようにしている。ダイ
オードＤａ３，Ｄａ４は図１０に示したスイッチング素
子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と
同等の特性である。

【００６１】図１８の指令制限部６１５は、図１１に示
した回路において、抵抗Ｒｆと回路グランドの間に抵抗
Ｒｎを挿入し、動作開始時には抵抗Ｒｎをスイッチで短
絡しておいて、動作開始後、所定時間Ｔが経過すると該
スイッチを開放して、抵抗Ｒｎが抵抗Ｒｆと直列に接続
されるようにしたものである。この指令制限部６１５は
スイッチング素子のオン期間におけるスイッチング素子
間電圧（あるいはスイッチング素子電流）のピーク指令
値の制限値を決めており、その制限値は、ＤＣ−ＤＣ変
換回路２に使用されるスイッチング素子２２、トランス
２１の特性、使用条件などによって決める。電圧制限回
路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部
６１５の制限値Ｖｌｉｍ２を比較して、小さい方の値を
出力する。したがって、電圧制限回路６１２の出力Ｖｃ
２の上限は制限値Ｖｌｉｍ２である。

【００６２】実施例８の各部信号電圧のタイムチャート
（始動直後）を図１９に示す。入力電圧Ｖｉｎが立ち上
がると、制御電源電圧ＶｃｃがｄＶに立ち上がる。ま
た、制限基準値Ｖｌｉｍがａ’Ｖに立ち上がり、所定時
間Ｔの経過後に、ａＶに立ち上がる。制限値Ｖｌｉｍ２
は制限基準値Ｖｌｉｍのａ’Ｖ及びａＶに基づき、ｃ’
Ｖ及びｃＶをそれぞれ電圧制限回路６１２へ出力する。
すなわち、始動直後から所定時間Ｔの間は定常時のｃＶ
より低下させたｃ’Ｖを制限値Ｖｌｉｍ２として出力す
る。誤差増幅器６０３の出力ＶｅｏがｂＶ（＞ｃＶ＞
ｃ’Ｖ）であると、電圧制限回路６１２は制限値Ｖｌｉ
ｍ２の方を出力する。つまり１次側ピーク電流指令値Ｖ
ｃ２として、始動直後から所定時間Ｔの間は定常時より
低下させたｃＶ’を出力し、その後、ｃＶを出力するこ
とになる。

【００６３】以上の構成により、動作開始時に、スイッ
チング素子のオン期間におけるスイッチング素子間電圧
（あるいはスイッチング素子電流）のピーク指令値を段
階的に所定値まで増加させることが可能になる。このよ
うな動作開始時の段階的スタートによって、ＤＣ−ＤＣ
変換回路２に使用されるスイッチング素子２２、トラン
ス２１、ダイオード２３などの電気的ストレスを低減す
ることができ、部品の小形化が可能になる。また、従来
と同性能の部品を使用すると、電気的ストレスの低減に
より信頼性が向上する。

【００６４】（実施例９）本発明の実施例９を図２０に
示す。主回路の構成は図１、図２、図４、図９又は図１
０のいずれでも良く、その出力電流検出手段と誤差増幅
器６０３の間に介在するアンプ６０６の部分を出力電流
検出部６１７として詳しく示したものである。出力電流
検出部６１７は、オペアンプ６０６よりなる増幅器と、
その入力抵抗Ｒｏ、帰還抵抗Ｒｐ、帰還コンデンサＣ
２、オフセット調整用抵抗Ｒｑ、信号減衰回路６１８及
び切替スイッチＳから構成される。点灯判別部６１９は
出力電圧又は出力電流又はその両方などによって、放電
灯５の点灯／消灯を判別し、その判別信号を出力する。
切替スイッチＳは点灯判別部６１９の出力により制御さ
れ、放電灯５の点灯時には、ＤＣ−ＤＣ変換回路２の出
力電流を抵抗Ｒｏ，Ｒｐ，Ｒｑ及びコンデンサＣ２から
なるフィルタ回路を有する増幅器で検出した出力を誤差
増幅器６０３に入力される電流検出値Ｉｌａとし、消灯
時には、電流指令値演算部６０２から出力される電流指
令値ＫＩｌａをｋ倍（０＜ｋ＜１）に減衰した信号をダ
ミーの電流検出値Ｉｌａとするように切替制御される。
誤差増幅器６０３は出力電流検出部６１７の出力である
電流検出値Ｉｌａと電流指令値演算部６０２の出力であ
る電流指令値ＫＩｌａとから１次側電流のピーク指令値
を演算し出力する。

【００６５】本実施例の各部信号電圧のタイムチャート
（始動直後）を図２１に示す。始動時から点灯するまで
の消灯期間中には十分な出力電流が流れない。そこで、
消灯時には電流指令値Ｋｌａのｋ倍（０＜ｋ＜１）の値
を電流検出値Ｉｌａに出力する。点灯直後の電流検出値
Ｉｌａは、ｂ’Ｖ（＝ｋ×ｂＶ）からフィルタ回路の効
果により、徐々に出力電流値ａＶになる。切替機能のな
い場合の電流検出値Ｉｌａを図中の破線で示しているよ
うに、同じフィルタ回路なら電流検出値Ｉｌａの追従性
が良くない。つまり、出力電流との差が大きい。本実施
例では、切替スイッチＳによる電流検出値Ｉｌａの切替
機能を有することにより、消灯時に、電流検出値Ｉｌａ
に所定値ｂ’Ｖ（＞０Ｖ）を持たすことができ、電流検
出値Ｉｌａの追従性が良くなった。つまり、出力電流と
の差が小さくなった。

【００６６】（実施例１０）本発明の実施例１０を図２
２に示す。本実施例では、出力電圧検出値Ｖｌａを出力
電圧比較器６２０で所定の最大出力電圧値Ｖｌｒと比較
し、出力電圧検出値Ｖｌａが最大出力電圧値Ｖｌｒに達
すると、出力電圧比較器６２０から制限値可変指令Ｖｌ
ｘを出力し、発振回路６０８の動作状況を変化させて、
出力電圧の過上昇を防止する。これにより、放電灯５が
始動する無負荷状態において、出力電圧が上昇し過ぎる
ことを防止するものである。

【００６７】本実施例に用いる発振回路６０８の構成を
図２３に示す。この回路では、スイッチング素子２２の
オフ時間を決定するタイマー回路に、上記制限値可変指
令Ｖｌｘを作用させることで、Ｖｌａ≧Ｖｌｒの場合、
実質的にスイッチング素子２２のオフ時間を略無限大に
することで、出力電圧の上昇を防止するものである。具
体的な手段としては、オフ時間を決定するためのコンデ
ンサＣｓと並列にスイッチＳａを設け、制限値可変指令
Ｖｌｘが入力されると、スイッチＳａをオンさせて、コ
ンデンサＣｓの電圧をゼロに保持することで、スイッチ
ング素子２２のオフ時間を略無限大とするものである。

【００６８】（実施例１１）本発明の実施例１１を図２
４に示す。本実施例では、所定の最大出力電圧値Ｖｌｒ
よりも低く、通常点灯時の出力電圧検出値よりも高い範
囲に設定された基準値Ｖｌｒｐとランプ電圧Ｖｌａを出
力電圧比較器６２２で比較し、Ｖｌａ≧Ｖｌｒｐになっ
た場合には、電圧制限回路６１２の制限値Ｖｌｉｍを通
常のＶｌｉｍＨよりも低いＶｌｉｍＬに切り換えるよう
にしたものである。

【００６９】放電灯５の無負荷時にはコンデンサ２４の
出力電圧が上昇するが、先の実施例等で述べたように、
発振回路６０８の動作を停止させることで、出力電圧が
所定値より上昇することを防止するようにしている。コ
ンデンサ２４に蓄積された電荷はインバータ回路３や始
動回路４で徐々に消費されるため、コンデンサ２４の両
端電圧、すなわち、出力電圧は低下して行く。出力電圧
が低下し、Ｖｌａ＜Ｖｌｒになると、発振回路６０８は
動作を開始し、出力電圧を再び所定値まで上昇させる。
これは、出力電圧を放電灯５の始動に必要な所定の電圧
に維持するためである。上記Ｖｌａ＜Ｖｌｒとなり、発
振回路６０８が再動作するとき、無負荷状態であるた
め、出力電流はゼロであるから、誤差増幅器６０３の出
力は最大値になる。これは電圧制限回路６１２で制限さ
れるが、発振回路６０８のオン期間が最大になり、１次
側電流Ｉ１、２次側電流Ｉ２のピーク電流値が不必要に
高くなり、部品のストレスが増加する。

【００７０】そこで、本実施例では、所定の最大出力電
圧値Ｖｌｒよりも低く、通常点灯時の出力電圧検出値よ
りも高い範囲に設定された基準値Ｖｌｒｐとランプ電圧
Ｖｌａを出力電圧比較器６２２で比較し、Ｖｌａ≧Ｖｌ
ｒｐになった場合には、電圧制限回路６１２の制限値Ｖ
ｌｉｍを通常のＶｌｉｍＨよりも低いＶｌｉｍＬに切り
換えるようにしたものである。これにより、無負荷時に
出力電圧を所定値に保つ動作において、発振回路６０８
のオン期間はＶｌｉｍＬで規制され、１次側電流Ｉ１、
２次側電流Ｉ２のピーク電流値を適正な値に低減するこ
とができる。したがって、部品ストレスは減少する。

【００７１】（実施例１２）本発明の実施例１２を図２
５に示す。本実施例は先の実施例において、電圧制限回
路６１２の制限値ＶｌｉｍをＶｌｉｍＨからＶｌｉｍＬ
に切り換える動作を連続的に行うようにしたものであ
る。すなわち、出力電圧検出値Ｖｌａに基づいて、制限
値可変回路６２１が図中に示すように、出力電圧検出値
Ｖｌａの上昇とともに制限値Ｖｌｉｍが低下するよう
に、制限値Ｖｌｉｍを連続的に変化させて、電圧制限回
路６１２に与える。出力電圧が低いときは、放電灯５が
始動直後であり、出力電流を多く供給するために、制限
値Ｖｌｉｍを大きくしておく。放電灯５が安定点灯状態
である領域では、供給電力を略一定に保つので、出力電
圧が上がると、出力電流が下がる。これに応じて制限値
Ｖｌｉｍも変化させ、１次側電流Ｉ１、２次側電流Ｉ２
のピーク電流値が何らかの原因で不必要に上昇すること
を防止できる。なお、無負荷状態になった場合には先の
実施例と同様となる。

【００７２】また、出力電圧検出値Ｖｌａの低い領域と
高い領域では、図中の制限値可変回路６２１の特性に示
した点線のように、制限値Ｖｌｉｍを各々略一定値に保
つと更に良い。すなわち、出力電圧検出値Ｖｌａの低い
領域では、制限値Ｖｌｉｍを略一定値に保つことによ
り、ストレスを低減することができ、出力電圧検出値Ｖ
ｌａの高い領域では、制限値Ｖｌｉｍを略一定値に保つ
ことにより、スイッチング素子のオン期間の微小化を防
止できる。

【００７３】（実施例１３）本発明の実施例１３を図２
６に示す。本実施例は、無負荷時のオン時間が小さくな
り過ぎないようにしたもので、図２６は本実施例に用い
る発振回路６０８の回路構成を示す。主回路の構成は図
２２と同様である。無負荷時に制限値可変指令Ｖｌｘが
発振回路６０８に入力されると、最小オン時間を決定す
るレベルをＶｒ１からＶｒ３に切り換える。ここで、Ｖ
ｒ３は、始動直後に必要な電流が得られるオン時間にな
るためのＶｒ３＞Ｖｒ１という条件と、不必要に大きく
してストレス増加にならないオン時間になるためのＶｒ
３＜Ｖｒ２という条件、すなわち、Ｖｒ１＜Ｖｒ３＜Ｖ
ｒ２を満たすように設定される。

【００７４】スイッチング素子のオン時間を決定するた
めの１次側電流Ｉ１のピーク値検出にはバラツキが存在
する。これは例えば実施例３では、ＦＥＴ２２１のオン
抵抗のバラツキやスイッチング素子間電圧検出回路６１
１の内部の回路定数のバラツキ等である。無負荷時に
は、誤差増幅器６０３の出力が最大であるため、１次側
ピーク電流指令は、電圧制限回路６１２により決定され
る。上記バラツキにより、１次側ピーク電流の検出値が
指令値に達するまでの時間は変動する。すなわち、無負
荷時のオン時間は変動する。放電灯５が始動すると、直
ちにＤＣ−ＤＣ変換回路２から放電灯５に放電を維持す
るのに十分な出力電流を与えなければならない。もし、
無負荷時にスイッチング素子のオン時間が小さくなり過
ぎると、放電灯５の始動直後に十分な出力電流を得るこ
とができなくなり、放電灯５の始動性能が悪化する。

【００７５】そこで、本実施例では、上述のようなバラ
ツキがあっても良好な始動性能を得られるように、無負
荷時に制限値可変指令Ｖｌｘが発振回路６０８に入力さ
れると、最小オン時間を決定するレベルをＶｒ１からＶ
ｒ３（＞Ｖｒ１）に切り換えて、始動直後に必要な電流
が得られるように最小オン時間を設定するものである。

【００７６】以上の実施例における回路形態は図示され
たものに限定するものではなく、同様の動作を行う他の
回路形態であってもよい。

【００７７】

【発明の効果】本発明によれば、ＤＣ−ＤＣ変換回路を
出力調整手段として有する放電灯点灯装置において、負
荷電圧が大幅に変動するような放電灯負荷では、定常時
に安定点灯している時には、略境界モードで動作するこ
とを前提とし、始動直後のようにランプ温度が低いため
ランプ電圧が低い場合には、トランスあるいはインダク
タの磁気エネルギーを負荷側ヘ吐き出す時間が長く、略
境界モードで動作すると周波数が極端に低下し、同一電
力を負荷に送る場合でも電流ピークが上昇し、損失やト
ランスの磁気飽和が生じることを防止するために、スイ
ッチング素子のオフ時間に上限を設定したので、スイッ
チング素子に過大な電流が流れないようにすることがで
き、また、スイッチング素子のオフ時間に下限を設定し
たので、スイッチング素子がオフした直後のリンギング
などの影響を受けず、良好なスイッチング動作が得られ
る。また、電源インピーダンスが高い場合においても安
定なスイッチング動作を可能とするために、スイッチン
グ素子のオン時間に上限を設定したので、スイッチング
素子がオンし続けることがなく、したがって、スイッチ
ング素子に過大な電流が流れないようにすることがで
き、さらにまた、スイッチング素子のオン時間に下限を
設定したので、スイッチング素子がオンした直後のリン
ギングなどの影響を受けず、良好なスイッチング動作が
得られる。

【図面の簡単な説明】

【図１】本発明の基本構成を示す回路図である。

【図２】本発明の実施例１の全体構成を示す回路図であ
る。

【図３】本発明の実施例１の発振回路の具体例を示す回
路図である。

【図４】本発明の実施例２の全体構成を示す回路図であ
る。

【図５】本発明の実施例２に用いるスイッチング素子間
電圧検出回路の１つの具体例を示す回路図である。

【図６】本発明の実施例２に用いるスイッチング素子間
電圧検出回路の他の具体例を示す回路図である。

【図７】本発明の実施例２に用いるスイッチング素子間
電圧検出回路のさらに他の具体例を示す回路図である。

【図８】本発明の実施例３に用いるスイッチング素子間
電圧検出回路の具体例を示す回路図である。

【図９】本発明の実施例３の全体構成を示す回路図であ
る。

【図１０】本発明の実施例４の全体構成を示す回路図で
ある。

【図１１】本発明の実施例４に用いる電圧制限回路の周
辺回路の一例を示す回路図である。

【図１２】本発明の実施例４に用いる電圧制限回路の周
辺回路の他の一例を示す回路図である。

【図１３】本発明の実施例５に用いる発振回路の構成を
示す回路図である。

【図１４】本発明の実施例６に用いる電圧制限回路の周
辺回路の一例を示す回路図である。

【図１５】本発明の実施例６の動作説明図である。

【図１６】本発明の実施例７に用いる電圧制限回路の周
辺回路の一例を示す回路図である。

【図１７】本発明の実施例７の動作説明図である。

【図１８】本発明の実施例８に用いる電圧制限回路の周
辺回路の一例を示す回路図である。

【図１９】本発明の実施例８の動作説明図である。

【図２０】本発明の実施例９に用いる出力電流検出部と
その周辺回路の構成を示す回路図である。

【図２１】本発明の実施例９の動作説明図である。

【図２２】本発明の実施例９の全体構成を示す回路図で
ある。

【図２３】本発明の実施例１０に用いる発振回路の構成
を示す回路図である。

【図２４】本発明の実施例１１の全体構成を示す回路図
である。

【図２５】本発明の実施例１２の全体構成を示す回路図
である。

【図２６】本発明の実施例１３に用いる発振回路の構成
を示す回路図である。

【図２７】従来例１の回路図である。

【図２８】従来例２の回路図である。

【図２９】従来例３の回路図である。

【図３０】従来例４の回路図である。

【符号の説明】

１ 直流電源 ２ ＤＣ−ＤＣ変換回路 ３ インバータ回路 ４ 始動回路 ５ 放電灯 ６ 出力制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩見 務 大阪府門真市大字門真1048番地 松下電工 株式会社内 Ｆターム(参考） 3K072 AA11 BA03 BA05 BB01 BB10 DD06 EB01 EB05 EB06 GA02 GB18 GC04 HA10 HB03

Claims (14)

【特許請求の範囲】
1. 【請求項１】 直流電源と、 該直流電源の電圧を他の電圧に変換するＤＣ−ＤＣ変換
   回路を有し、変換された電力を放電灯に印加する電力変
   換回路と、 少なくとも放電灯が定常時に安定点灯している条件で
   は、ＤＣ−ＤＣ変換回路を構成するスイッチング素子が
   オンからオフした後、インダクタないしトランスの電流
   が略ゼロに達したときにスイッチング素子が再びオンす
   るようなスイッチング制御を行う制御回路とを有する放
   電灯点灯装置において、 スイッチング素子のオフ時間は少なくとも第１の所定時
   間継続し、かつ、第２の所定時間を超えないように制御
   され、スイッチング素子のオン時間は少なくとも第３の
   所定時間継続し、かつ、第４の所定時間を超えないよう
   に制御されることを特徴とする放電灯点灯装置。
2. 【請求項２】 請求項１において、第１の所定時間は
   少なくともオフ直後のスイッチング素子両端のリンギン
   グ電圧が所定レベル以下に達するまでの時間であって、
   第２の所定時間は入力状態ないし出力状態によって可変
   とされることを特徴とする放電灯点灯装置。
3. 【請求項３】 請求項１又は２において、スイッチン
   グ素子がオン状態でスイッチング素子間電圧が第１の所
   定電圧に達したときにスイッチング素子を強制的にオフ
   状態に移行し、スイッチング素子がオフ状態でスイッチ
   ング素子間電圧が第２の所定電圧以下になったときある
   いはスイッチング素子間電圧の低下量が第３の所定電圧
   を超えたときにスイッチング素子を強制的にオン状態に
   移行するように制御されることを特徴とする放電灯点灯
   装置。
4. 【請求項４】 第２の所定時間が出力指令信号又は出
   力検出値によって可変とされることを特徴とする請求項
   １乃至３のいずれかに記載の放電灯点灯装置。
5. 【請求項５】 出力電圧が所定電圧を超えている間、
   スイッチング素子のオフ時間を略無限大にするように制
   御されることを特徴とする請求項１乃至４のいずれかに
   記載の放電灯点灯装置。
6. 【請求項６】 スイッチング素子のオン時間が入力状
   態ないし出力状態によって可変とされる第４の所定時間
   を超えないように制御されることを特徴とする請求項３
   乃至５のいずれかに記載の放電灯点灯装置。
7. 【請求項７】 前記第４の所定時間が、電源電圧によ
   って可変とされることを特徴とする請求項６に記載の放
   電灯点灯装置。
8. 【請求項８】 出力が所定値以上では、主としてスイ
   ッチング素子のオン時間を制御することで出力を調整さ
   れ、出力が所定値以下では主としてスイッチング素子の
   オフ時間を制御することで出力を調整されることを特徴
   とする請求項３又は４に記載の放電灯点灯装置。
9. 【請求項９】 請求項３において、スイッチング素子
   間電圧の検出値に所定のオフセット電圧を重畳すること
   により、出力が所定値以上では、主としてスイッチング
   素子のオン時間を制御することで出力を調整され、出力
   が所定値以下では主としてスイッチング素子のオフ時間
   を制御することで出力を調整されることを特徴とする放
   電灯点灯装置。
10. 【請求項１０】 請求項９において、所定のオフセッ
    ト電圧はダイオードの順方向オン電圧により与えられ、
    該ダイオードと略同一の特性を有するダイオードの順方
    向オン電圧を重畳することにより第１の所定電圧の最大
    値を規定する電圧発生回路を備えることを特徴とする放
    電灯点灯装置。
11. 【請求項１１】 請求項３において、第１の所定電圧
    あるいは第１の所定電圧の最大値の規定量を始動直後か
    ら所定時間は定常値より低下させることを特徴とする放
    電灯点灯装置。
12. 【請求項１２】 請求項３において、第１の所定電圧
    の最大値の規定量を出力電圧が所定値以上では定常時よ
    り低下させることを特徴とする放電灯点灯装置。
13. 【請求項１３】 請求項１において、第３の所定時間
    を出力電圧が所定値以上では定常時より増加させること
    を特徴とする放電灯点灯装置。
14. 【請求項１４】 負荷状態の検出回路がフィルタ機能
    を有するものにおいて、放電灯負荷が消灯している条件
    では、検出回路の出力が所定値を有するように制御する
    回路を有することを特徴とする請求項１乃至１３のいず
    れかに記載の放電灯点灯装置。