JP3829532B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP3829532B2 JP3829532B2 JP14719199A JP14719199A JP3829532B2 JP 3829532 B2 JP3829532 B2 JP 3829532B2 JP 14719199 A JP14719199 A JP 14719199A JP 14719199 A JP14719199 A JP 14719199A JP 3829532 B2 JP3829532 B2 JP 3829532B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- output
- circuit
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は直流電源から放電灯が必要とする電圧に変換するDC−DC変換回路を有し、変換された電力により放電灯を安定点灯させる放電灯点灯装置に関するものである。
【0002】
【従来の技術】
図28に放電灯点灯装置の従来例を示す。この放電灯点灯装置は、直流電源としての整流平滑回路11の出力電圧から放電灯5を安定点灯させるために必要な電圧にまで降圧するバックコンバータ構成のDC−DC変換回路2と、それによって得られた直流電圧より放電灯5に交番電圧を供給するためのインバータ回路3、及び、消灯状態の放電灯5を始動させるために高電圧を印加させるための始動回路4からなる。バックコンバータ構成のDC−DC変換回路2は、整流平滑回路11の出力端子12に接続されたスイッチング素子22、インダクタ211、コンデンサ24の直列回路と、インダクタ211の回生電流をコンデンサ24に放出するためのダイオード23から構成されている。
【0003】
図28の放電灯点灯装置の出力は主にDC−DC変換回路2で調整され、この従来例では、ランプ電流、ランプ電圧をDC−DC変換回路2の出力端で検出し、電力指令値発生回路601から出力される電力指令値に基づいて、ランプ電圧の検出値に応じたランプ電流の制御目標値を電流指令値演算部602で演算し、フィードバック制御を行っている。DC−DC変換回路2を構成するバックコンバータのスイッチング素子22のオン・オフ制御信号は誤差増幅器603の出力と三角波発振器604の出力をコンパレータ605で比較する三角波比較方式により得ており、スイッチング信号は周波数一定でデューティ可変により出力調整を行うPWM信号となる。
【0004】
図28の放電灯点灯装置は主として、ランプ電圧の変動範囲が直流電源11の電圧より低い場合の従来例であるが、ランプ電圧が電源電圧に比べて低い条件から高い条件まで変動する場合の従来例として、出力制御回路6の構成はそのままで、図29のようにDC−DC変換回路2の構成がフライバックコンバータとなった例がある。このフライバックコンバータでは、スイッチング素子22がオンすると、直流電源1からトランス21の1次巻線に電流I1が流れて、トランス21にエネルギーが蓄積される。スイッチング素子22がオフすると、トランス21の蓄積エネルギーによる逆起電力によりダイオード23がオンとなり、2次巻線からコンデンサ24に電流I2が流れて、出力コンデンサ24が充電される。スイッチング素子22のオン期間とオフ期間を制御することにより、出力コンデンサ24の電圧は直流電源1の電源電圧に比べて低い条件から高い条件まで変化させることができる。同様の機能を実現する昇降圧コンバータとして、バックブーストコンバータ(極性反転型チョッパー回路)がある。
【0005】
図28、図29の放電灯点灯装置では、スイッチング周波数が一定であるため、回路定数、電源条件、負荷条件によってインダクタ211あるいはトランス21の電流がゼロである期間を有する不連続モード動作と、電流がゼロにならない条件でスイッチング動作を行う連続モード動作がある。不連続モード動作では、電流がゼロになる期間が存在するため、DC−DC変換回路2でのスイッチング電流のピークが増大し、それにより効率が低下する。連続モード動作では、直流電流が重畳するため、効率の低下を招く。
【0006】
そこで、図30に示す特許第2860304号の電源装置の例では、トランス21の電流を連続モードと不連続モードの境界で動作させる(以下「境界モード動作」)従来例を示している。スイッチング素子22の制御回路7は、1次電流検出用の抵抗720、オン・オフ制御用フリップフロップ722、コンパレータ724、トランス21の電流がゼロになったことを検出する減磁検出回路726を備えている。Irは電流源、Crはコンデンサ、Rrは放電用抵抗、S1は放電スイッチである。この回路では、スイッチング素子22がオンのとき、抵抗720により検出される1次電流I1の大きさとコンデンサCrの充電電圧Vrの大小関係で決まる所定の時間の経過後、コンパレータ724によりフリップフロップ722がリセットされて、スイッチング素子22がオフし、トランス21の2次側に吐き出される電流がゼロになった時点で減磁検出回路726によりフリップフロップ722がセットされて、スイッチング素子22が再度オンするように動作する。このため、スイッチング素子22のオン・オフ制御信号は周波数、デューティともに可変となるような動作となっている。このようなスイッチング動作はすでに既知のものである。
【0007】
一方、負荷が放電灯である場合、負荷電圧が大幅に変動するので、周波数変動が広範囲に及ぶのを防止するため、図31に示す特表平10−511220号では、DC−DC変換回路がバックコンバータ構成であるという前提条件において、スイッチング素子22のオフ期間の最大値/最小値を固定した従来例を示している。始動直後のようにランプ温度が低いためランプ電圧が低い状態では境界モード動作を行うと、スイッチング素子がオンの時にインダクタに蓄えられた磁気エネルギーが電流として負荷側に放出されるのに要する時間が長くなる。これによって等価的にスイッチング周波数が低下し、可聴域に入るのをオフ時間最大値の固定によって、強制的に連続モード動作に移行させて、スイッチング周波数の大幅な低下を防止するものである。
【0008】
【発明が解決しようとする課題】
図31の従来例では、DC−DC変換回路がバックコンバータ構成であるが、これがフライバックコンバータ構成であると、負荷電圧が大幅に変動するような放電灯負荷において、特に、始動直後のようにランプ温度が低いためランプ電圧が低い場合、トランスの磁気エネルギーが負荷側ヘ吐き出される時間が長く、周波数が極端に低下し、同一電力を負荷に送る場合でも電流ピークが上昇し、損失やトランスの磁気飽和を招く恐れがある。
【0009】
また、スイッチング素子のオンタイミング、オフタイミングを決定するために、それぞれ別の検出点から信号を得ており、入力端子数が増加するという問題がある。スイッチング素子の電流を抵抗で検出する構成では、部品数の増大と、検出抵抗の損失増加が問題となる。このため、スイッチング素子の電圧降下を電流検出値として検出する手法も既知であるが、スイッチング素子のオン電圧のばらつきや温度特性を考慮すると、スイッチング素子容量やトランス、インダクタの飽和防止のための最大電流保護の点で問題が残る。
【0010】
さらに、図31の従来例では、DC−DC変換回路がバックコンバータ構成であるため、ランプ電圧が電源電圧より低い場合にしか対応できず、また、電源インピーダンスが高い場合に、インダクタ電流が所定値まで上昇せず、スイッチング素子がオフしない可能性がある。また、この例では、最大オフ時間の固定値は、電源電圧の下限を基準で設定した場合、インダクタの定数、電源電圧の変動幅、安定点灯時のランプ電圧の変動範囲によっては、電源電圧が低く、ランプ電圧が低い条件で境界モード動作が実現できない可能性がある。
【0011】
本発明は、ランプ電圧の変動範囲の上限が電源電圧を超える場合においても、定常時に安定点灯している時には略境界モードで動作することを前提とし、良好なスイッチング動作が得られ、スイッチング素子に過大な電流が流れないようなDC−DC変換回路を有する放電灯点灯装置を提供することを課題とするものである。
【0012】
【課題を解決するための手段】
本発明によれば、電源電圧を放電灯が必要とする電圧に変換するDC−DC変換回路にフライバックコンバータやバックブーストコンバータなどの昇降圧コンバータを用い、少なくとも定常的な安定点灯時では、境界モード動作でスイッチング素子がオン/オフするようにした放電灯点灯装置において、ランプ温度が低く、ランプ電圧が低い時に、トランスやインダクタから負荷側に電流が吐き出されている期間が長くなり、等価的にスイッチング周波数が低下し、ピーク電流が増大することを防止するために、スイッチング素子のオフ時間の最大値を所定値に制限する機能を有しており、上記条件では連続モード動作でスイッチング素子は駆動される。
【0013】
さらに、最大オフ時間の制限値は電源電圧が低い条件を基準にした場合、定常点灯時では大きい方がよく、始動直後のようにランプ電圧が低く、連続モード動作時では小さい方がよい。また、連続モードでは電流が比較的大きい状態でスイッチング動作するため、スイッチング損失が比較的大きい。そのため、電源電圧が高いときや、連続モードでも比較的ランプ電圧が高いときなどスイッチングオン期間が短くなる場合は、最大オフ期間を大きくし、必要以上にスイッチング周波数が高くなってスイッチング損失が増加しないようにする。
【0014】
特に、ランプの温度が低い状態での始動(以下「コールドスタート」)において光出力を急速に立上げる制御を行う場合、低電圧出力で、定常時より過大な電力をランプに印加することになるので、フライバックコンバータのトランスやバックブーストコンバータのインダクタに流れる直流成分が大きい。そこで、最大スイッチングオフ期間を入出力状態に応じて適宜に調整することで、必要以上にスイッチング周波数が高くなり、スイッチング損失が増大することを防止する。
【0015】
【発明の実施の形態】
図1に本発明の基本的な実施の形態を示す。図中、1は直流電源、2はDC−DC変換回路、3はインバータ回路、4は始動回路、5は放電ランプ、6は出力制御回路である。DC−DC変換回路2はフライバックコンバータの構成を有する。直流電源1の正極はトランス21の1次巻線の一端に接続されており、該1次巻線の他端はスイッチング素子22の一端に接続されている。スイッチング素子22の他端は1次側電流検出手段を介して直流電源1の負極に接続されている。直流電源1の負極は回路グランドに接続されている。トランス21の2次巻線の一端は、ダイオード23のアノードに接続されており、ダイオード23のカソードはコンデンサ24の正極に接続されている。コンデンサ24の負極は2次側電流検出手段を介してトランス21の2次巻線の他端に接続されている。トランス21の1次巻線と2次巻線は図中の黒丸で示される極性に巻回されている。スイッチング素子22がオンして、1次側電流I1が流れているオン期間にはトランス21にエネルギーが蓄積される。スイッチング素子22がオフすると、トランス21の蓄積エネルギーによる逆起電力によりダイオード23がオンとなり、2次側電流I2が流れる。これにより、出力コンデンサ24が充電される。
【0016】
次に、インバータ回路3はDC−DC変換回路2のコンデンサ24に充電された直流電圧を交流電圧に変換するためのフルブリッジインバータ回路であり、4個のスイッチング素子とそのドライブ回路31を備えている。コンデンサ24の正極に接続された第1及び第2のスイッチング素子は、コンデンサ24の負極に接続された第3及び第4のスイッチング素子とそれぞれ直列に接続され、それらの接続点の間に交流電圧が生じるように、第1及び第4のスイッチング素子がオンする期間と第2及び第3のスイッチング素子がオンする期間とが交番するように制御される。
【0017】
次に、始動回路4はインバータ回路3の出力電圧を受けて、放電灯5が無負荷状態のときには、放電灯5を起動するための高電圧パルスを発生させるものであり、放電灯5が点灯した後は、高電圧パルスの発生を停止させるように構成されている。なお、放電灯5は例えば車の前照灯として用いるHIDランプであり、その場合、直流電源1は車載用のバッテリーということになる。
【0018】
次に、出力制御回路6について説明する。この放電灯点灯装置は、放電灯5に与える電力をDC−DC変換回路2の動作により制御している。まず、電力指令値発生回路601は、DC−DC変換回路2の出力電力を決定するための電力指令値を発生する。電流指令値演算部602は電力指令値発生回路601から与えられた電力指令値とコンデンサ24の電圧とからDC−DC変換回路2の出力電流の制御目標となる電流指令値を演算する。そのために、DC−DC変換回路2のコンデンサ24の電圧は出力電圧検出手段により検出されて、アンプ607を介して電流指令値演算部602に入力される。電流指令値演算部602で演算された電流指令値は、誤差増幅器603の一方の入力となる。誤差増幅器603の他方の入力には、DC−DC変換回路2の出力とインバータ回路3の入力の間に設けられた出力電流検出手段により検出された出力電流がアンプ606を介して入力されている。誤差増幅器603では、電流指令値演算部602から与えられた電流指令値とアンプ606を介して入力された出力電流の検出値とから1次側ピーク電流指令を作成し、コンパレータ610(以下、「Comp2」)の反転入力端子に入力する。
【0019】
DC−DC変換回路2のトランス21の1次側電流I1の検出値と2次側電流I2の検出値は、出力制御回路6に入力されている。1次側電流I1の検出値は、コンパレータComp2の非反転入力端子に入力されており、その検出値が1次側ピーク電流指令よりも大きくなると、発振回路608のReset端子にリセット信号を送る。また、2次側電流I2の検出値は、コンパレータ609(以下、「Comp1」)の反転入力端子に入力されている。コンパレータComp1の非反転入力端子は回路グランドに接続されている。したがって、2次側電流I2の検出値がゼロになると、コンパレータComp1から発振回路608のSet端子にセット信号が送られる。発振回路608はセット・リセットフリップフロップを含んで構成されており、そのQ出力によりDC−DC変換回路2のスイッチング素子22をオン・オフ制御する。また、発振回路608には本発明の特徴である最大オフ時間可変信号発生回路613が接続されている。
【0020】
以下、図1の回路の動作について説明する。図1の回路では、出力調整値として働く誤差増幅器603の出力をトランス21の1次側に流れる電流I1のピーク指令値とし、この指令値と1次側電流I1の検出値をコンパレータComp2で比較し、検出値が指令値を超えると、発振回路608のQ出力はLレベルになり、スイッチング素子22をオフさせる。スイッチング素子22がオフした後、トランス21のエネルギーが全てに2次側に吐き出され、2次側電流I2がゼロなったことをコンパレータComp1で検出し、発振回路608の出力をHレベルにし、スイッチング素子22をオンさせる。
【0021】
スイッチング素子22のオフ期間は最大オフ時間可変信号発生回路613により入出力状態に応じて最大オフ時間の制限値を調整するものである。さらに、スイッチング素子22がオフする瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレべルのリンギングが発生している期間はオフ時間が継続するようになっている。
以下、本発明の様々な実施例について説明する。
【0022】
(実施例1)
図2に本発明の実施例1の回路構成を示す。図2の実施例は、図1の基本構成における最大オフ時間の制限値可変について、より具体的な実施例を示したものである。この実施例では、誤差増幅器603からコンパレータComp2に与えられる1次側ピーク電流指令を最大オフ時間可変信号として利用している。
【0023】
本実施例に用いる発振回路608の具体的な構成を図3に示し説明する。コンパレータComp2からReset端子に与えられるリセット信号は、セット・リセットフリップフロップSR−FFのリセット端子Rに入力されている。したがって、1次側電流I1が1次側ピーク電流の指令値に達すると、セット・リセットフリップフロップSR−FFはリセットされて、そのQ出力はLレベルとなり、スイッチング素子22はオフとなる。このとき、コンデンサCsと並列に接続された放電スイッチがオフとなるので、電流源IsによりコンデンサCsは充電される。コンデンサCsの端子電圧はコンパレータComp3により基準電圧と比較されており、コンデンサCsの端子電圧が基準電圧に達すると、セット・リセットフリップフロップSR−FFはセットされて、そのQ出力はHレベルとなり、スイッチング素子22はオンとなる。コンパレータComp3に入力される基準電圧は、Set端子がHレベルのとき、すなわち、2次側電流I2がゼロに戻っているときには、固定値Vs1に設定される。また、Set端子がLレベルのとき、すなわち、2次側電流I2がゼロに戻っていない期間では、関数器614から出力される可変値Vs2〜Vs3に設定される。この可変値Vs2〜Vs3は、最大オフ時間可変信号として関数器614に入力されている1次側ピーク電流の指令値が大きくなるほどVs2からVs3へと小さくなり、Vs3で飽和するような特性となっている。
【0024】
図3の発振回路608では、電流源IsとコンデンサCsで構成されるタイマーによってスイッチング素子22のオフ時間を計測しており、所定のオフ時間に達したか否かをコンパレータComp3で検出する。2次側電流I2がゼロに戻った後にコンパレータComp3に入力される固定値Vs1は、最小オフ時間を決定する基準電圧である。コンデンサCsの電圧が基準電圧Vs1に達していないと、2次側電流I2がゼロになってもスイッチング素子22を再オンしない。また、2次側電流I2がゼロに戻っていない期間では、最大オフ時間可変信号に対し、関数器614の特性で可変値Vs2〜Vs3がコンパレータComp3に基準電圧として入力され、1次側ピーク電流の指令値が大きくなるほど、最大オフ時間を短くするようになっている。なお、関数器614において、入力側が大きいとき、基準電圧Vs3(>Vs1)に飽和するような特性となっているのは、最大オフ時間の下限を規定するものである。
【0025】
本実施例は特にコールドスタート時においても急速に光出力を立上げるような場合に適している。すなわち、トランス21の電流が連続モードになるのは、ランプ電圧が低いときであって、これは、コールドスタート時において光出力を急速に増加させるために過大な電力を印加する条件である。このとき、出力を増大させるために、1次側ピーク電流指令値は定常時に比べて大きな値となる。すなわち、連続モード動作となるのは出力を増大する場合であり、出力を増大するために1次側ピーク電流指令値を増やした場合に、オン時間の増加による周波数の低下が起きないように、最大オフ時間制限値を短くするように制御する。また、最大オフ時間制限値があまりにも小さくなり過ぎると、2次側へのエネルギー伝達ができなくなり、効率低下を招き、電流が過大になってしまうので、最大オフ時間制限値には所定の下限値(Vs3に相当)を設けている。さらに、スイッチングオフの瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレベルのリンギングが発生している期間はオフ時間が継続するように、所定の最小オフ時間(Vs1に相当)が設けられている。
【0026】
なお、図2では最大オフ時間の可変制御に1次側ピーク電流の指令値を使用したが、出力電流検出値あるいは出力電流指令値を使用したものでもよい。また、出力電力検出値あるいは出力電力指令値を使用したものでもよい。
【0027】
(実施例2)
図4に本発明の実施例2の回路構成を示す。図2の実施例ではスイッチング素子22のオフタイミングとオンタイミングを決定するために、トランス21の1次側と2次側のそれぞれに電流検出器が用いられており、回路構成が煩雑であった。また、電流検出に抵抗を用いると、部品点数増や損失増につながる。そこで、図4の構成では、1次側の電流検出にFET221のオン電圧を利用し、オン電圧が1次電流ピーク指令で指示された所定値になると、FET221がオフするように構成している。
【0028】
本実施例で用いるスイッチング素子間電圧検出回路611の具体的な実施例を図5〜図7に例示する。図5の回路では、スイッチング素子間電圧、すなわち、FET221のドレイン・ソース間電圧は抵抗Raを介してコンパレータComp1の反転入力端子とコンパレータComp2の非反転入力端子に印加されている。コンパレータComp1の反転入力端子とコンパレータComp2の非反転入力端子は、過大電圧クランプ用のダイオードDbのアノードと過小電圧クランプ用のダイオードDcのカソードに接続されている。ダイオードDbのカソードは所定の電圧Vddに接続されており、ダイオードDcのアノードは回路グランドに接続されている。コンパレータComp1の非反転入力端子には基準電圧Vn1が印加されている。この基準電圧はVdd>Vn1となるように設定されている。
【0029】
以下、図5の回路の動作について説明する。まず、図4のFET221がオンすると、直流電源1からトランス21の1次巻線に電流I1が流れる。FET221のドレイン・ソース間電圧はドレイン電流に略比例するので、1次側電流I1に応じた電圧がスイッチング素子間電圧として得られる。この電圧を抵抗Raを介してコンパレータComp2の非反転入力端子に印加し、誤差増幅器603の出力(1次側電流ピーク指令)と比較する。これにより、1次側電流I1が所定のピーク指令値に達した時点でFET221をオフさせるためのReset信号が得られる。
【0030】
次に、FET221がオフすると、トランス21の1次巻線には蓄積エネルギーによる逆起電圧が直流電源1に重畳される方向に発生するから、トランス21の2次巻線に電流I2が流れている期間は、FET221のドレイン・ソース間電圧は直流電源1の電圧よりも高くなる。また、トランス21の蓄積エネルギーが放出されてトランス21の2次巻線の電流I2がゼロになると、FET221のドレイン・ソース間電圧は直流電源1の電圧と略等しくなる。したがって、コンパレータComp1の基準電圧Vn1を直流電源1の電圧に応じた所定値に設定しておけば、2次巻線に流れる電流I2がゼロになるタイミングを検出することができる。なお、ダイオードDbはFET221のドレイン・ソース間電圧が高くなり過ぎる期間に、コンパレータComp1,Comp2への入力電圧を(Vdd+ダイオードDbの順方向電圧)にクランプして、コンパレータComp1,Comp2を保護するものである。Vdd>Vn1に設定しておけば、コンパレータComp1の動作に影響を与えることはない。
【0031】
次に、図6の回路構成について説明する。図6の回路では、スイッチング素子間電圧、すなわち、FET221のドレイン・ソース間電圧は、コンデンサCaを介してコンパレータComp1の反転入力端子に印加されると共に、抵抗Raを介してコンパレータComp2の非反転入力端子に印加されている。コンパレータComp1の反転入力端子は、過大電圧クランプ用のダイオードDb1のアノードと過小電圧クランプ用のダイオードDc1のカソードに接続されている。コンパレータComp2の非反転入力端子は、過大電圧クランプ用のダイオードDb2のアノードと過小電圧クランプ用のダイオードDc2のカソードに接続されている。ダイオードDb1,Db2のカソードは所定の電圧Vddに接続されており、ダイオードDc1,Dc2のアノードは回路グランドに接続されている。ダイオードDb1の両端には抵抗Rbが並列接続されている。抵抗RbとコンデンサCaは微分回路を構成しており、FET221のドレイン・ソース間電圧がΔV低下したことをコンパレータComp1により検出できるように、時定数が設定されている。コンパレータComp1の非反転入力端子には基準電圧Vn1が印加されている。この基準電圧はVdd>Vn1となるように設定されている。
【0032】
以下、図6の回路の動作について説明する。まず、FET221のオン時にFET221のドレイン・ソース間電圧に比例する1次側電流I1が所定のピーク値に達した時点でコンパレータComp2によりFET221をオフさせる動作については図5の回路と同様である。次に、FET221がオフすると、トランス21の1次巻線には蓄積エネルギーによる逆起電圧が直流電源1に重畳される方向に発生するから、トランス21の2次巻線に電流I2が流れている期間は、FET221のドレイン・ソース間電圧は直流電源1の電圧よりも高くなる。このとき、ダイオード23がオンであるから、トランス21の2次巻線の電圧はコンデンサ24の電圧に略一致する。したがって、トランス21の1次巻線の電圧は、その巻数比に相当する所定の電圧となる。また、トランス21の蓄積エネルギーが放出されてトランス21の2次巻線の電流I2がゼロになると、FET221のドレイン・ソース間電圧は直流電源1の電圧と略等しくなる。故に、トランス21の2次側電流I2がゼロになる前後で、FET221のドレイン・ソース間電圧は急激に低下する。そこで、この電圧変化をコンデンサCaと抵抗Rbよりなる微分回路で検出し、FET221のドレイン・ソース間電圧がΔV低下したことを検出できるように、コンパレータComp1の基準電圧Vn1を設定しておけば、トランス21の2次巻線に流れる電流I2がゼロになるタイミングを検出することができる。なお、ダイオードDb1,Db2はFET221のドレイン・ソース間電圧が高くなり過ぎる期間に、コンパレータComp1,Comp2への入力電圧を(Vdd+ダイオードDb1,Db2の順方向電圧)にクランプして、コンパレータComp1,Comp2を保護するものである。Vdd>Vn1に設定しておけば、コンパレータComp1の動作に影響を与えることはない。
【0033】
図7の回路においても、スイッチング素子間電圧、すなわち、FET221のドレイン・ソース間電圧は、コンデンサCaを介してコンパレータComp1の反転入力端子に印加されると共に、抵抗Raを介してコンパレータComp2の非反転入力端子に印加されている。コンデンサCaには図示された極性でダイオードDaが並列接続されている。コンパレータComp1の反転入力端子は、過大電圧クランプ用のダイオードDb1のアノードと過小電圧クランプ用のダイオードDc1のカソードに接続されている。コンパレータComp2の非反転入力端子は、過大電圧クランプ用のダイオードDb2のアノードと過小電圧クランプ用のダイオードDc2のカソードに接続されている。ダイオードDb1,Db2のカソードは所定の電圧Vddに接続されており、ダイオードDc1,Dc2のアノードは回路グランドに接続されている。ダイオードDb1の両端には抵抗Rbが並列接続されている。抵抗RbとコンデンサCaは微分回路を構成しており、FET221のドレイン・ソース間電圧がΔV低下したことをコンパレータComp1により検出できるように、時定数が設定されている。コンパレータComp1の非反転入力端子には基準電圧Vn1が印加されている。この基準電圧はVdd>Vn1となるように設定されている。
【0034】
図7の回路は、図6の回路において、コンデンサCaと並列にダイオードDaを接続したものであり、機能的には、図5の回路と図6の回路の機能を併せ持つものとなっている。すなわち、FET221が再オンするタイミングは、オフ時のスイッチング素子間電圧が所定値以下となったとき、あるいは、オフ時のスイッチング素子間電圧がΔV低下したときのいずれかのタイミングで、コンパレータComp1の出力が反転し、FET221が再オンするように動作する。コンデンサCaと抵抗Rbは微分回路を構成しており、スイッチング素子間電圧の低下を検出できる構成となっている。また、コンデンサCaと並列にFET221のドレインにカソード側を接続されるような極性でダイオードDaが接続されているので、スイッチング素子間電圧が所定値以下になったことも検出できる構成となっている。
スイッチング素子間電圧検出回路611の構成は、図5〜図7に例示した実施形態に限定するものではなく、同様な働きをするものであればなんでもよい。
【0035】
(実施例3)
本発明の実施例3としてスイッチング信号の発振回路608の具体例を図8に示す。主回路の構成は、図1又は図2又は図4と同様である。本実施例はスイッチング素子22のオフ時間だけでなく、オン時間についても制限機能を持たせた実施例である。
図8の発振回路608では、電流源IrとコンデンサCrで構成されるタイマーによってスイッチング素子22のオン時間を計測しており、所定のオン時間に達したか否かをコンパレータComp4で検出する。また、電流源IsとコンデンサCsで構成されるタイマーによってスイッチング素子22のオフ時間を計測しており、所定のオフ時間に達したか否かをコンパレータComp3で検出する。
【0036】
コンパレータComp1からSet端子に与えられるセット信号は、コンパレータComp3の基準電圧を切り換えるために使用され、また、コンパレータComp2からReset端子に与えられるリセット信号は、コンパレータComp4の基準電圧を切り換えるために使用される。
【0037】
コンパレータComp3に入力される基準電圧は、Set端子がHレベルのとき、すなわち、2次側電流I2がゼロに戻った後は、固定値Vs1に設定される。また、Set端子がLレベルのとき、すなわち、2次側電流I2がゼロに戻っていない期間では、関数器614から出力される可変値Vs2〜Vs3に設定される。この可変値Vs2〜Vs3は、最大オフ時間可変信号として関数器614に入力されている指令値が大きくなるほどVs2からVs3へと小さくなり、Vs3で飽和するような特性となっている。
【0038】
コンパレータComp4に入力される基準電圧は、Reset端子がHレベルのとき、すなわち、1次側電流I1が所定のピーク値に達した後は、低い方の基準値Vr1に設定される。また、Reset端子がLレベルのとき、すなわち、1次側電流I1が所定のピーク値に達していない期間では、高い方の基準値Vr2(>Vr1)に設定される。
【0039】
ここで、セット・リセットフリップフロップSR−FFがリセットされているものとすると、そのQ出力はLレベルであり、スイッチング素子22はオフである。このとき、コンデンサCsと並列に接続された放電スイッチがオフとなるので、電流源IsによりコンデンサCsは充電される。コンデンサCsの端子電圧はコンパレータComp3により基準電圧と比較されており、コンデンサCsの端子電圧が基準電圧に達すると、セット・リセットフリップフロップSR−FFはセットされて、そのQ出力はHレベルとなり、スイッチング素子22はオンとなる。
【0040】
このとき、コンデンサCrと並列に接続された放電スイッチがオフとなるので、電流源IrによりコンデンサCrは充電される。コンデンサCrの端子電圧はコンパレータComp4により基準電圧と比較されており、コンデンサCrの端子電圧が基準電圧に達すると、セット・リセットフリップフロップSR−FFはリセットされて、そのQ出力はLレベルとなり、スイッチング素子22はオフとなる。以下、同じ動作を繰り返す。
【0041】
2次側電流I2がゼロに戻った後にコンパレータComp3に入力される固定値Vs1は、最小オフ時間を決定する基準電圧である。コンデンサCsの電圧が基準電圧Vs1に達していないと、2次側電流I2がゼロに戻ってもスイッチング素子22を再オンしない。また、2次側電流I2がゼロに戻っていない期間では、最大オフ時間可変信号に対し、関数器614の特性で可変値Vs2〜Vs3がコンパレータComp3に基準電圧として入力され、1次側ピーク電流の指令値が大きくなるほど、最大オフ時間を短くするようになっている。なお、関数器614において、入力側が大きいとき、基準電圧Vs3(>Vs1)に飽和するような特性となっているのは、最大オフ時間の下限を規定するものである。
【0042】
また、本実施例ではスイッチング素子22のオフ時間だけでなく、オン時間についても制限機能を持たせている。電源インピーダンスが高い場合、スイッチング素子22がオンすると、1次側電流I1が所定の1次側ピーク電流指令値に達しない状態で飽和し、スイッチング素子22が連続オン状態になってしまうことがある。これを防止するために、本実施例では、所定の最大オン時間の制限が設けられている。また、オン直後の不安定状態からすぐに再オフしてしまうような不安定現象の防止のため、所定の最小オン時間が設けられている。
【0043】
すなわち、電流源IrとコンデンサCr、コンパレータComp4からなるタイマー回路が強制オフ信号の入るReset端子からセット・リセットフリップフロップSR−FFのリセット端子Rまでの間に設けられている。強制オフ信号がReset端子から入力されたとき、コンデンサCrの電圧が基準電圧Vr1以下だとスイッチング素子22はオフせず、これにより最小オン時間を規定している。また、1次側電流I1が所定の1次側ピーク電流指令値に達しない状態でスイッチング素子22のオン時間が続き、コンデンサCrの電圧が基準電圧Vr2(>Vr1)に達すると、コンパレータComp4が働き、セット・リセットフリップフロップSR−FFをリセットし、強制的にスイッチング素子22をオフするように動作する。
【0044】
(実施例4)
本発明の実施例4としてスイッチング素子間電圧検出回路611の構成を図9に示す。主回路の構成は図4と同様である。スイッチング素子間電圧、すなわち、FET221のドレイン・ソース間電圧は、コンデンサCaを介してコンパレータComp1の反転入力端子に印加されると共に、抵抗Raとオフセット電圧Vofを介してコンパレータComp2の非反転入力端子に印加されている。コンデンサCaには図示された極性でダイオードDaが並列接続されている。コンパレータComp1の反転入力端子は、過大電圧クランプ用のダイオードDb1のアノードと過小電圧クランプ用のダイオードDc1のカソードに接続されている。コンパレータComp2の非反転入力端子は、過大電圧クランプ用のダイオードDb2のアノードと過小電圧クランプ用のダイオードDc2のカソードに接続されている。ダイオードDb1,Db2のカソードは所定の電圧Vddに接続されており、ダイオードDc1,Dc2のアノードは回路グランドに接続されている。ダイオードDb1の両端には抵抗Rbが並列接続されている。抵抗RbとコンデンサCaは微分回路を構成しており、FET221のドレイン・ソース間電圧がΔV低下したことをコンパレータComp1により検出できるように、時定数が設定されている。コンパレータComp1の非反転入力端子には基準電圧Vn1が印加されている。この基準電圧はVdd>Vn1となるように設定されている。
【0045】
本発明の実施の形態では、DC−DC変換回路2の出力調整には、1次側ピーク電流指令値を用いている。すなわち、ピーク電流指令値が高いほど出力が大きく、ピーク電流指令値が低いほど出力が小さい。しかし、前述のように最小オン時間の制限機能が設けられている場合、その最小オン時間の値や、回路定数によっては、負荷短絡条件のように、出力電流は流れているが、出力電力としては略ゼロである場合、その電流値を制御できなくなる場合がある。このような負荷条件の場合において、スイッチングオン時間が最小条件に達している場合の出力調整にはオフ時間を制御する。
【0046】
図9ではFET221のオン電圧によってオフタイミングを検出するための検出部において、オフセット電圧Vofを加え、かつ、最大オフ時間の可変を前述の実施例のように1次側ピーク電流指令値で行う。これによって1次側ピーク電流指令値がオフセット電圧Vof以上では主としてオン時間によって出力調整を行い、それ以下では主としてオフ時間(最大オフ時間)によって出力調整が可能となる。
【0047】
より具体的な実施の形態として、図10の回路では、ダイオードDa1,Da2の順方向電圧をオフセット電圧Vofとして利用している。また、この実施例では、FET221のオンタイミングの検出にはコンデンサCaによるスイッチング素子間電圧の変化量の検出とダイオードDa1,Da2を介した絶対値の検出の両方で行うことが可能となっている。以下、詳しく説明する。スイッチング素子間電圧、すなわち、FET221のドレイン・ソース間電圧は、コンデンサCaと抵抗Raの直列回路を介してコンパレータComp1の反転入力端子とコンパレータComp2の非反転入力端子に印加されている。コンデンサCaと抵抗Raの直列回路には図示された極性でダイオードDa1,Da2の直列回路が並列接続されている。コンパレータComp1の反転入力端子とコンパレータComp2の非反転入力端子は、過大電圧クランプ用のダイオードDbのアノードと過小電圧クランプ用のダイオードDcのカソードに接続されている。コンパレータComp1の非反転入力端子とダイオードDbのカソードは所定の電圧Vddに接続されており、ダイオードDcのアノードは回路グランドに接続されている。ダイオードDa2のアノードは抵抗Rbを介して制御用電源電圧Vccによりプルアップされている。したがって、FET221がオンしたとき、コンパレータComp2の非反転入力端子の電位はFET221のドレイン・ソース間電圧にダイオードDa1,Da2の順方向オン電圧によるオフセット電圧Vofを加えた電圧となる。また、抵抗Rb,RaとコンデンサCaは微分回路を構成しており、FET221のドレイン・ソース間電圧がΔV低下したことをコンパレータComp1により検出できるように、時定数が設定されている。コンパレータComp1の非反転入力端子に印加されるべき基準電圧Vn1は過大電圧クランプ用の電圧Vddで兼用されている。
【0048】
(実施例5)
図11に本発明の実施例5の回路構成を示す。本実施例では1次側ピーク電流指令値となる誤差増幅器603の出力に、その上限を規定する電圧制限回路612を設けたものである。この電圧制限回路612に入力される制限値を所定値にすることで、1次側ピーク電流の最大値が制限でき、過大な電流が流れることを防止できる。しかし、前述の実施例のようにスイッチング素子間電圧検出回路611にダイオードDa1,Da2などによってオフセット電圧Vofを重畳させた場合、ダイオードDa1,Da2の順方向オン電圧のばらつきや、温度特性によって電流制限の効果が減少してしまう場合がある。
【0049】
そこで、図12の実施形態では、電圧制限回路612の制限値入力にスイッチング素子間電圧検出回路611で使用されたダイオードDa1,Da2と略同一特性の素子(ダイオードDa3,Da4)を用い、その素子電圧を制限値に重畳させることにより、スイッチング素子間電圧検出回路611のダイオードDa1,Da2の順方向オン電圧の変動による影響を相殺している。図中、Vrefは基準電圧であり、これを抵抗Re,Rfにより分圧し、その分圧電圧にダイオードDa3,Da4の順方向オン電圧を加えて、電圧制限回路612に入力すべき制限値を得ている。抵抗RdはダイオードDa3のアノード電位を制御用電源電圧Vccによりプルアップして、ダイオードDa3,Da4がオン状態を保つようにしている。
【0050】
あるいは、図13の実施形態のように、誤差増幅器603の出力を所定の制限値Vrefで電圧制限した後、アッテネータ回路を介して1次電流ピーク指令値として用いる構成とし、アッテネータ回路においてスイッチング素子間電圧検出回路611で使用されたダイオードDa1,Da2と略同一特性の素子(ダイオードDa3,Da4)を用い、その素子電圧が重畳されるような構成とすることで、スイッチング素子間電圧検出回路611のダイオードDa1,Da2の順方向オン電圧の変動による影響を相殺しても良い。アッテネータ回路は、抵抗Rg,Re,Rf,Rd及びダイオードDa3,Da4で構成されており、電圧制限回路612の出力電圧を抵抗Rg,Re,Rfにより分圧し、抵抗Reの両端に抵抗Rdを介してダイオードDa3,Da4の直列回路を接続している。コンパレータComp2に入力される1次電流ピーク指令値は、抵抗Re,Rfの接続点に得られる電圧にダイオードDa3,Da4の順方向オン電圧を加算した電圧となる。
【0051】
(実施例6)
本発明の実施例6としてスイッチング信号の発振回路608の具体例を図14に示す。基本的な構成は図8に示した発振回路608と同様である。相違点はオン時間を計測するタイマーに用いる電流源IrからコンデンサCrに供給される充電電流Irを電源電圧に応じて可変とした点である。
【0052】
図4の回路のように、1次電流ピークをスイッチング素子のオン電圧で検出する場合、スイッチング素子のオン電圧のばらつきや温度特性に影響され、検出精度が良くない。そのため、最大オン時間を制限することで、1次側のピーク電流を制限することが有効となるが、特に、電源電圧変動が大きいような応用例では、下限電源電圧で最大オン時間を規定すると、上限の電源電圧では大き過ぎることになる。そのため、最大オン時間の制限値を電源電圧によって可変とし、電源電圧が高いときには最大オン時間が短く、電源電圧が低いときには最大オン時間が長くなるような所定の特性で可変とすることで、適当な最大オン時間に制限することができる。本実施例は、図8に示した発振回路608において、電源電圧によってタイマー回路の充電速度を可変とすることで上記機能を実現しており、最大オン時間の制限値を電源電圧によって調整することができる。
【0053】
(実施例7)
本発明の実施例7を図15に示す。主回路の構成は図11と同様である。本実施例では、スイッチング素子のオン期間のスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値を始動直後から徐々に所定値まで増加させるものである。指令制限部615は、基準電圧Vrefを抵抗Rl,Rmで分圧して、電圧制限回路612に入力すべき制限値Vlimを作成する回路であり、スイッチング素子のオン期間のスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値の制限値を決めている。この値は、DC−DC変換回路2に使用されるスイッチング素子22、トランス21の特性、使用条件などによって決める。電圧制限回路612は誤差増幅器603の出力Veoと指令制限部615の制限値Vlimを比較して、小さい方の値を出力する。したがって、電圧制限回路612の出力Vo1の上限は制限値Vlimである。コンパレータComp2の比較入力前段部616は、抵抗Rg,Re,Rf,Rd、コンデンサC1、ダイオードDa3,Da4から構成され、図13に示したアッテネータ回路において、ダイオードDa3のアノードと回路グランドの間にコンデンサC1を接続したものである。このコンデンサC1は抵抗Rd,Re,Rf,Rgと共に時定数回路を構成しており、コンパレータComp2に入力される1次側ピーク電流指令値Vc2の変化を遅延させる働きがある。すなわち、抵抗Rd,Re,Rf,Rg、コンデンサC1は、動作開始時にコンパレータComp2への入力信号Vc2(1次側ピーク電流指令値)を徐々に立ち上げるためのものである。ダイオードDa3,Da4は図11に示したスイッチング素子間電圧検出回路611のダイオードDa1,Da2と同等の特性である。なお、動作許可信号がディセーブル時は、コンデンサC1の電荷を放出するように構成している。
【0054】
実施例7の各部信号電圧のタイムチャート(始動直後)を図16に示す。入力電圧Vinが立ち上がると、制限値VlimがaVに立ち上がる。ほぼ同時に誤差増幅器603の出力VeoがbVに立ち上がる。電圧制限回路612は、bV>aVから電圧制限回路612の出力Vo1としてaVを出力する。コンパレータComp2の比較入力前段部616は、電圧制限回路612の出力Vo1のaVに基づき、CR時定数によって徐々に出力をcVまで増加させ、コンパレータComp2へ出力する。cVはaVから所定の割合で減衰させた値となる(aV>cV)。
【0055】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値を徐々に所定値まで増加させることが可能になる。このような動作開始時のソフトスタートによって、DC−DC変換回路2に使用されるスイッチング素子22、トランス21、ダイオード23などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【0056】
(実施例8)
本発明の実施例8を図17に示す。主回路の構成は図11と同様である。本実施例では、スイッチング素子のオン期間におけるスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令の最大値を所定値に制限し、始動直後から徐々に所定値まで増加させるものである。指令制限部615は、基準電圧Vrefを抵抗Re,Rfで分圧して、電圧制限回路612に入力すべき制限値Vlimを作成する回路を備え、スイッチング素子のオン期間のスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値の制限値を決めている。この制限値Vlimは、DC−DC変換回路2に使用されるスイッチング素子22、トランス21の特性、使用条件などによって決める。本実施例の指令制限部615は、図12に示した回路において、ダイオードDa3のアノードと回路グランドの間にコンデンサC1を接続したものである。このコンデンサC1は抵抗Rd,Re,Rfと共に時定数回路を構成しており、電圧制限回路612に入力される制限値Vlim2の変化を遅延させる働きがある。すなわち、抵抗Rd,Re,Rf、コンデンサC1は、動作開始時に電圧制限回路612に入力される制限値Vlim2を徐々に立ち上げるためのものである。ダイオードDa3,Da4は図11に示したスイッチング素子間電圧検出回路611のダイオードDa1,Da2と同等の特性である。なお、動作許可信号がディセーブル時は、コンデンサC1の電荷を放出するように構成している。電圧制限回路612は誤差増幅器603の出力Veoと指令制限部615の制限値Vlim2を比較して、小さい方の値を出力する。したがって、電圧制限回路612の出力Vc2の上限は制限値Vlim2である。
【0057】
実施例8の各部信号電圧のタイムチャート(始動直後)を図18に示す。入力電圧Vinが立ち上がると、制御電源電圧VccがdVに立ち上がる。また、制限基準値VlimがaVに立ち上がる。制限値Vlim2は制限基準値VlimのaVに基づきCR時定数によって徐々にcVまで増加し、電圧制限回路612へ与えられる。誤差増幅器603の出力VeoがbV(>cV)であると、電圧制限回路612は制限値Vlim2の方を出力する。つまり、1次側ピーク電流指令値Vc2はcVまで徐々に増加する電圧となる。
【0058】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値を徐々に所定値まで増加させることが可能になる。このような動作開始時のソフトスタートによって、DC−DC変換回路2に使用されるスイッチング素子22、トランス21、ダイオード23などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【0059】
(実施例9)
本発明の実施例9を図19に示す。主回路の構成は図11と同様である。本実施例では、スイッチング素子のオン期間のスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令の最大値を所定値に制限し、始動直後から所定時間、定常時より制限値を低下させるものである。図中、Vrefは基準電圧であり、これを抵抗Re,Rf,Rnにより分圧し、抵抗Re,Rfの接続点に得られる制限基準電圧VlimにダイオードDa3,Da4の順方向オン電圧を加えて、電圧制限回路612に入力すべき制限値Vlim2を得ている。抵抗Rnの両端にはスイッチが並列接続されており、このスイッチは動作開始時にはオンしており、動作開始後、所定時間Tが経過するとオフされる。抵抗RdはダイオードDa3のアノード電位を制御用電源電圧Vccによりプルアップして、ダイオードDa3,Da4をオン状態に保つようにしている。ダイオードDa3,Da4は図11に示したスイッチング素子間電圧検出回路611のダイオードDa1,Da2と同等の特性である。
【0060】
図19の指令制限部615は、図12に示した回路において、抵抗Rfと回路グランドの間に抵抗Rnを挿入し、動作開始時には抵抗Rnをスイッチで短絡しておいて、動作開始後、所定時間Tが経過すると該スイッチを開放して、抵抗Rnが抵抗Rfと直列に接続されるようにしたものである。この指令制限部615はスイッチング素子のオン期間におけるスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値の制限値を決めており、その制限値は、DC−DC変換回路2に使用されるスイッチング素子22、トランス21の特性、使用条件などによって決める。電圧制限回路612は誤差増幅器603の出力Veoと指令制限部615の制限値Vlim2を比較して、小さい方の値を出力する。したがって、電圧制限回路612の出力Vc2の上限は制限値Vlim2である。
【0061】
実施例9の各部信号電圧のタイムチャート(始動直後)を図20に示す。入力電圧Vinが立ち上がると、制御電源電圧VccがdVに立ち上がる。また、制限基準値Vlimがa’Vに立ち上がり、所定時間Tの経過後に、aVに立ち上がる。制限値Vlim2は制限基準値Vlimのa’V及びaVに基づき、c’V及びcVをそれぞれ電圧制限回路612へ出力する。すなわち、始動直後から所定時間Tの間は定常時のcVより低下させたc’Vを制限値Vlim2として出力する。誤差増幅器603の出力VeoがbV(>cV>c’V)であると、電圧制限回路612は制限値Vlim2の方を出力する。つまり1次側ピーク電流指令値Vc2として、始動直後から所定時間Tの間は定常時より低下させたcV’を出力し、その後、cVを出力することになる。
【0062】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧(あるいはスイッチング素子電流)のピーク指令値を段階的に所定値まで増加させることが可能になる。このような動作開始時の段階的スタートによって、DC−DC変換回路2に使用されるスイッチング素子22、トランス21、ダイオード23などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【0063】
(実施例10)
本発明の実施例10を図21に示す。主回路の構成は図1、図2、図4、図10又は図11のいずれでも良く、その出力電流検出手段と誤差増幅器603の間に介在するアンプ606の部分を出力電流検出部617として詳しく示したものである。出力電流検出部617は、オペアンプ606よりなる増幅器と、その入力抵抗Ro、帰還抵抗Rp、帰還コンデンサC2、オフセット調整用抵抗Rq、信号減衰回路618及び切替スイッチSから構成される。点灯判別部619は出力電圧又は出力電流又はその両方などによって、放電灯5の点灯/消灯を判別し、その判別信号を出力する。切替スイッチSは点灯判別部619の出力により制御され、放電灯5の点灯時には、DC−DC変換回路2の出力電流を抵抗Ro,Rp,Rq及びコンデンサC2からなるフィルタ回路を有する増幅器で検出した出力を誤差増幅器603に入力される電流検出値Ilaとし、消灯時には、電流指令値演算部602から出力される電流指令値KIlaをk倍(0<k<1)に減衰した信号をダミーの電流検出値Ilaとするように切替制御される。誤差増幅器603は出力電流検出部617の出力である電流検出値Ilaと電流指令値演算部602の出力である電流指令値KIlaとから1次側電流のピーク指令値を演算し出力する。
【0064】
本実施例の各部信号電圧のタイムチャート(始動直後)を図22に示す。始動時から点灯するまでの消灯期間中には十分な出力電流が流れない。そこで、消灯時には電流指令値Klaのk倍(0<k<1)の値を電流検出値Ilaに出力する。点灯直後の電流検出値Ilaは、b’V(=k×bV)からフィルタ回路の効果により、徐々に出力電流値aVになる。切替機能のない場合の電流検出値Ilaを図中の破線で示しているように、同じフィルタ回路なら電流検出値Ilaの追従性が良くない。つまり、出力電流との差が大きい。本実施例では、切替スイッチSによる電流検出値Ilaの切替機能を有することにより、消灯時に、電流検出値Ilaに所定値b’V(>0V)を持たすことができ、電流検出値Ilaの追従性が良くなった。つまり、出力電流との差が小さくなった。
【0065】
(実施例11)
本発明の実施例11を図23に示す。本実施例では、出力電圧検出値Vlaを出力電圧比較器620で所定の最大出力電圧値Vlrと比較し、出力電圧検出値Vlaが最大出力電圧値Vlrに達すると、出力電圧比較器620から制限値可変指令Vlxを出力し、発振回路608の動作状況を変化させて、出力電圧の過上昇を防止する。これにより、放電灯5が始動する無負荷状態において、出力電圧が上昇し過ぎることを防止するものである。
【0066】
本実施例に用いる発振回路608の構成を図24に示す。この回路では、スイッチング素子22のオフ時間を決定するタイマー回路に、上記制限値可変指令Vlxを作用させることで、Vla≧Vlrの場合、実質的にスイッチング素子22のオフ時間を略無限大にすることで、出力電圧の上昇を防止するものである。具体的な手段としては、オフ時間を決定するためのコンデンサCsと並列にスイッチSaを設け、制限値可変指令Vlxが入力されると、スイッチSaをオンさせて、コンデンサCsの電圧をゼロに保持することで、スイッチング素子22のオフ時間を略無限大とするものである。
【0067】
(実施例12)
本発明の実施例12を図25に示す。本実施例では、所定の最大出力電圧値Vlrよりも低く、通常点灯時の出力電圧検出値よりも高い範囲に設定された基準値Vlrpとランプ電圧Vlaを出力電圧比較器622で比較し、Vla≧Vlrpになった場合には、電圧制限回路612の制限値Vlimを通常のVlimHよりも低いVlimLに切り換えるようにしたものである。
【0068】
放電灯5の無負荷時にはコンデンサ24の出力電圧が上昇するが、先の実施例等で述べたように、発振回路608の動作を停止させることで、出力電圧が所定値より上昇することを防止するようにしている。コンデンサ24に蓄積された電荷はインバータ回路3や始動回路4で徐々に消費されるため、コンデンサ24の両端電圧、すなわち、出力電圧は低下して行く。出力電圧が低下し、Vla<Vlrになると、発振回路608は動作を開始し、出力電圧を再び所定値まで上昇させる。これは、出力電圧を放電灯5の始動に必要な所定の電圧に維持するためである。上記Vla<Vlrとなり、発振回路608が再動作するとき、無負荷状態であるため、出力電流はゼロであるから、誤差増幅器603の出力は最大値になる。これは電圧制限回路612で制限されるが、発振回路608のオン期間が最大になり、1次側電流I1、2次側電流I2のピーク電流値が不必要に高くなり、部品のストレスが増加する。
【0069】
そこで、本実施例では、所定の最大出力電圧値Vlrよりも低く、通常点灯時の出力電圧検出値よりも高い範囲に設定された基準値Vlrpとランプ電圧Vlaを出力電圧比較器622で比較し、Vla≧Vlrpになった場合には、電圧制限回路612の制限値Vlimを通常のVlimHよりも低いVlimLに切り換えるようにしたものである。これにより、無負荷時に出力電圧を所定値に保つ動作において、発振回路608のオン期間はVlimLで規制され、1次側電流I1、2次側電流I2のピーク電流値を適正な値に低減することができる。したがって、部品ストレスは減少する。
【0070】
(実施例13)
本発明の実施例13を図26に示す。本実施例は先の実施例において、電圧制限回路612の制限値VlimをVlimHからVlimLに切り換える動作を連続的に行うようにしたものである。すなわち、出力電圧検出値Vlaに基づいて、制限値可変回路621が図中に示すように、出力電圧検出値Vlaの上昇とともに制限値Vlimが低下するように、制限値Vlimを連続的に変化させて、電圧制限回路612に与える。出力電圧が低いときは、放電灯5が始動直後であり、出力電流を多く供給するために、制限値Vlimを大きくしておく。放電灯5が安定点灯状態である領域では、供給電力を略一定に保つので、出力電圧が上がると、出力電流が下がる。これに応じて制限値Vlimも変化させ、1次側電流I1、2次側電流I2のピーク電流値が何らかの原因で不必要に上昇することを防止できる。なお、無負荷状態になった場合には先の実施例と同様となる。
【0071】
また、出力電圧検出値Vlaの低い領域と高い領域では、図中の制限値可変回路621の特性に示した点線のように、制限値Vlimを各々略一定値に保つと更に良い。すなわち、出力電圧検出値Vlaの低い領域では、制限値Vlimを略一定値に保つことにより、ストレスを低減することができ、出力電圧検出値Vlaの高い領域では、制限値Vlimを略一定値に保つことにより、スイッチング素子のオン期間の微小化を防止できる。
【0072】
(実施例14)
本発明の実施例14を図27に示す。本実施例は、無負荷時のオン時間が小さくなり過ぎないようにしたもので、図27は本実施例に用いる発振回路608の回路構成を示す。主回路の構成は図23と同様である。無負荷時に制限値可変指令Vlxが発振回路608に入力されると、最小オン時間を決定するレベルをVr1からVr3に切り換える。ここで、Vr3は、始動直後に必要な電流が得られるオン時間になるためのVr3>Vr1という条件と、不必要に大きくしてストレス増加にならないオン時間になるためのVr3<Vr2という条件、すなわち、Vr1<Vr3<Vr2を満たすように設定される。
【0073】
スイッチング素子のオン時間を決定するための1次側電流I1のピーク値検出にはバラツキが存在する。これは例えば実施例4では、FET221のオン抵抗のバラツキやスイッチング素子間電圧検出回路611の内部の回路定数のバラツキ等である。無負荷時には、誤差増幅器603の出力が最大であるため、1次側ピーク電流指令は、電圧制限回路612により決定される。上記バラツキにより、1次側ピーク電流の検出値が指令値に達するまでの時間は変動する。すなわち、無負荷時のオン時間は変動する。放電灯5が始動すると、直ちにDC−DC変換回路2から放電灯5に放電を維持するのに十分な出力電流を与えなければならない。もし、無負荷時にスイッチング素子のオン時間が小さくなり過ぎると、放電灯5の始動直後に十分な出力電流を得ることができなくなり、放電灯5の始動性能が悪化する。
【0074】
そこで、本実施例では、上述のようなバラツキがあっても良好な始動性能を得られるように、無負荷時に制限値可変指令Vlxが発振回路608に入力されると、最小オン時間を決定するレベルをVr1からVr3(>Vr1)に切り換えて、始動直後に必要な電流が得られるように最小オン時間を設定するものである。
【0075】
以上の実施例における回路形態は図示されたものに限定するものではなく、同様の動作を行う他の回路形態であってもよい。
【0076】
【発明の効果】
本発明によれば、バックブーストないしフライバックコンバータなどの昇降圧コンバータを出力調整手段として有する放電灯点灯装置において、負荷電圧が大幅に変動するような放電灯負荷では、定常時に安定点灯している時には、略境界モードで動作することを前提とし、始動直後のようにランプ温度が低いためランプ電圧が低い場合には、トランスあるいはインダクタの磁気エネルギーを負荷側ヘ吐き出す時間が長く、略境界モードで動作すると周波数が極端に低下し、同一電力を負荷に送る場合でも電流ピークが上昇し、損失やトランスの磁気飽和が生じることを防止するために、スイッチング素子のオフ時間に上限を設定したので、スイッチング素子に過大な電流が流れないようにすることができ、また、スイッチング素子のオフ時間に下限を設定したので、スイッチング素子がオフした直後のリンギングなどの影響を受けず、良好なスイッチング動作が得られる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す回路図である。
【図2】本発明の実施例1の全体構成を示す回路図である。
【図3】本発明の実施例1の発振回路の具体例を示す回路図である。
【図4】本発明の実施例2の全体構成を示す回路図である。
【図5】本発明の実施例2に用いるスイッチング素子間電圧検出回路の1つの具体例を示す回路図である。
【図6】本発明の実施例2に用いるスイッチング素子間電圧検出回路の他の具体例を示す回路図である。
【図7】本発明の実施例2に用いるスイッチング素子間電圧検出回路のさらに他の具体例を示す回路図である。
【図8】本発明の実施例3に用いる発振回路の構成を示す回路図である。
【図9】本発明の実施例4に用いるスイッチング素子間電圧検出回路の具体例を示す回路図である。
【図10】本発明の実施例4の全体構成を示す回路図である。
【図11】本発明の実施例5の全体構成を示す回路図である。
【図12】本発明の実施例5に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図13】本発明の実施例5に用いる電圧制限回路の周辺回路の他の一例を示す回路図である。
【図14】本発明の実施例6に用いる発振回路の構成を示す回路図である。
【図15】本発明の実施例7に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図16】本発明の実施例7の動作説明図である。
【図17】本発明の実施例8に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図18】本発明の実施例8の動作説明図である。
【図19】本発明の実施例9に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図20】本発明の実施例9の動作説明図である。
【図21】本発明の実施例10に用いる出力電流検出部とその周辺回路の構成を示す回路図である。
【図22】本発明の実施例10の動作説明図である。
【図23】本発明の実施例10の全体構成を示す回路図である。
【図24】本発明の実施例11に用いる発振回路の構成を示す回路図である。
【図25】本発明の実施例12の全体構成を示す回路図である。
【図26】本発明の実施例13の全体構成を示す回路図である。
【図27】本発明の実施例14に用いる発振回路の構成を示す回路図である。
【図28】従来例1の回路図である。
【図29】従来例2の回路図である。
【図30】従来例3の回路図である。
【図31】従来例4の回路図である。
【符号の説明】
1 直流電源
2 DC−DC変換回路
3 インバータ回路
4 始動回路
5 放電灯
6 出力制御回路
Claims (15)
- 直流電源と、
該直流電源の電圧に比較して低い電圧から高い電圧に至る電圧に変換し得るバックブーストないしフライバックコンバータなどの昇降圧コンバータを有し、変換された電力を放電灯に印加する電力変換回路と、
少なくとも放電灯が定常時に安定点灯している条件では、昇降圧コンバータを構成するスイッチング素子がオンからオフした後、インダクタないしトランスの電流が略ゼロに達したときにスイッチング素子が再びオンするようなスイッチング制御を行う制御回路とを有する放電灯点灯装置において、
スイッチング素子のオフ時間は少なくともオフ直後のスイッチング素子両端のリンギング電圧が所定レベル以下に達するまでの第1の所定時間継続し、かつ、入力状態ないし出力状態によって可変とされる第2の所定時間を超えないように制御されることを特徴とする放電灯点灯装置。 - 請求項1において、前記制御回路は、放電灯の始動時にランプ温度が低くランプ電圧が低い時に、昇降圧コンバータを構成するスイッチング素子がオンからオフした後、インダクタないしトランスの電流が略ゼロに達するまえにスイッチング素子が再びオンするようなスイッチング制御を行うことを特徴とする放電灯点灯装置。
- 請求項1又は2において、スイッチング素子のオン時間が少なくともオン直後にすぐに再オフしてしまう不安定現象を防止できる程度の第3の所定時間継続するように制御されることを特徴とする放電灯点灯装置。
- 請求項1又は2又は3において、電力変換回路のスイッチング素子はMOSFETであり、電力変換回路のインダクタないしトランスは前記MOSFETを介して直流電源に接続されており、前記制御回路は、スイッチング素子がオン状態でスイッチング素子間電圧が第1の所定電圧に達したときにスイッチング素子を強制的にオフ状態に移行し、スイッチング素子がオフ状態でスイッチング素子間電圧が第2の所定電圧以下になったときあるいはスイッチング素子間電圧の低下量が第3の所定電圧を超えたときにスイッチング素子を強制的にオン状態に移行するように制御することを特徴とする放電灯点灯装置。
- 第2の所定時間が出力指令信号又は出力検出値によって可変とされることを特徴とする請求項1乃至4のいずれかに記載の放電灯点灯装置。
- 出力電圧が所定電圧を超えている間、スイッチング素子のオフ時間を略無限大にするように制御されることを特徴とする請求項1乃至5のいずれかに記載の放電灯点灯装置。
- スイッチング素子のオン時間が入力状態ないし出力状態によって可変とされる第4の所定時間を超えないように制御されることを特徴とする請求項3乃至6のいずれかに記載の放電灯点灯装置。
- 出力が所定値以上では、主としてスイッチング素子のオン時間を制御することで出力を調整され、出力が所定値以下では主としてスイッチング素子のオフ時間を制御することで出力を調整されることを特徴とする請求項3又は4に記載の放電灯点灯装置。
- 請求項4において、スイッチング素子間電圧の検出値に所定のオフセット電圧を重畳することにより、出力が所定値以上では、主としてスイッチング素子のオン時間を制御することで出力を調整され、出力が所定値以下では主としてスイッチング素子のオフ時間を制御することで出力を調整されることを特徴とする放電灯点灯装置。
- 請求項9において、所定のオフセット電圧はダイオードの順方向オン電圧により与えられ、該ダイオードと略同一の特性を有するダイオードの順方向オン電圧を重畳することにより第1の所定電圧の最大値を規定する電圧発生回路を備えることを特徴とする放電灯点灯装置。
- 請求項4において、第1の所定電圧あるいは第1の所定電圧の最大値の規定量を始動直後から所定時間は定常値より低下させることを特徴とする放電灯点灯装置。
- 請求項4において、第1の所定電圧の最大値の規定量を出力電圧が所定値以上では定常時より低下させることを特徴とする放電灯点灯装置。
- 請求項4において、第1の所定電圧の最大値の規定量を出力電圧に応じて可変としたことを特徴とする放電灯点灯装置。
- 請求項3において、第3の所定時間を出力電圧が所定値以上では定常時より増加させることを特徴とする放電灯点灯装置。
- 負荷状態の検出回路がフィルタ機能を有するものにおいて、放電灯負荷が消灯している条件では、検出回路の出力が所定値を有するように制御する回路を有することを特徴とする請求項1乃至14のいずれかに記載の放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14719199A JP3829532B2 (ja) | 1999-05-26 | 1999-05-26 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14719199A JP3829532B2 (ja) | 1999-05-26 | 1999-05-26 | 放電灯点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340383A JP2000340383A (ja) | 2000-12-08 |
JP3829532B2 true JP3829532B2 (ja) | 2006-10-04 |
Family
ID=15424633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14719199A Expired - Lifetime JP3829532B2 (ja) | 1999-05-26 | 1999-05-26 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3829532B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5163283B2 (ja) * | 2008-05-22 | 2013-03-13 | サンケン電気株式会社 | 力率改善回路 |
CN105517244B (zh) * | 2016-01-13 | 2018-04-06 | 上海新进芯微电子有限公司 | Led驱动电路和控制开关电源导通/截止时刻的方法 |
DE102018110696B3 (de) * | 2018-05-04 | 2019-09-12 | Vossloh-Schwabe Deutschland Gmbh | Betriebsvorrichtung und Verfahren zum Betreiben einer Leuchtmittelanordnung |
CN113985856A (zh) * | 2021-11-16 | 2022-01-28 | 广西电网有限责任公司电力科学研究院 | 一种温控器开关量检测装置 |
-
1999
- 1999-05-26 JP JP14719199A patent/JP3829532B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000340383A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3829534B2 (ja) | 放電灯点灯装置 | |
US8829864B2 (en) | Current driver circuit | |
US8575854B2 (en) | Power conversion apparatus, discharge lamp ballast and headlight ballast | |
US6597221B2 (en) | Power converter circuit and method for controlling | |
KR101677728B1 (ko) | 역률 보상 회로 및 역률 보상 회로의 구동 방법 | |
US7391165B2 (en) | Discharge lamp lighting control device | |
JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
JPH0678471A (ja) | 充電方法 | |
JP2003272887A (ja) | 放電灯点灯回路 | |
JP3829532B2 (ja) | 放電灯点灯装置 | |
JP2009071997A (ja) | 電力変換装置および車両用灯具 | |
JPH06113534A (ja) | 電源装置 | |
JP3829533B2 (ja) | 放電灯点灯装置 | |
JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
JP2006230167A (ja) | 電源装置 | |
JP2009272255A (ja) | 放電灯点灯装置、照明装置 | |
US6768275B2 (en) | Discharge lamp lighting circuit | |
JP4649729B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP4649728B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP3379325B2 (ja) | 放電灯点灯装置 | |
US20230231398A1 (en) | Charger circuit | |
JP3888062B2 (ja) | 放電灯点灯装置 | |
JP3279202B2 (ja) | 放電灯点灯回路 | |
JP2003111298A (ja) | 給電器 | |
JP2004303501A (ja) | 放電灯点灯装置と同放電灯点灯装置による放電灯点灯方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |