JP2000339229A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000339229A5 JP2000339229A5 JP1999152560A JP15256099A JP2000339229A5 JP 2000339229 A5 JP2000339229 A5 JP 2000339229A5 JP 1999152560 A JP1999152560 A JP 1999152560A JP 15256099 A JP15256099 A JP 15256099A JP 2000339229 A5 JP2000339229 A5 JP 2000339229A5
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- control signal
- output
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
Description
【００１６】
【課題を解決するための手段】
この発明に係るメモリテスト回路は、半導体処理装置に搭載され、異種類の複数の記憶手段に対して設けられた制御手段を備えるものである。この制御手段は、外部から供給される制御信号およびデータに基づいて、複数の記憶手段を連続した１つの記憶手段として認識する。さらに、複数の記憶手段の１つを先ず選択し、選択した記憶手段へ制御信号およびデータを出力し、また、選択した記憶手段から、制御信号に基づいてデータを読出し外部へ出力し、制御信号に基づいて、複数の記憶手段内の次の記憶手段を選択する。そして、上記一連の動作を、順次、複数の記憶手段のすべてに対して実行し、複数の記憶手段に対して連続してテストを実行することを特徴とするものである。
【課題を解決するための手段】
この発明に係るメモリテスト回路は、半導体処理装置に搭載され、異種類の複数の記憶手段に対して設けられた制御手段を備えるものである。この制御手段は、外部から供給される制御信号およびデータに基づいて、複数の記憶手段を連続した１つの記憶手段として認識する。さらに、複数の記憶手段の１つを先ず選択し、選択した記憶手段へ制御信号およびデータを出力し、また、選択した記憶手段から、制御信号に基づいてデータを読出し外部へ出力し、制御信号に基づいて、複数の記憶手段内の次の記憶手段を選択する。そして、上記一連の動作を、順次、複数の記憶手段のすべてに対して実行し、複数の記憶手段に対して連続してテストを実行することを特徴とするものである。
Claims (1)
- 半導体処理装置に搭載され、異種類の複数の記憶手段に対して設けられた制御手段を備え、前記制御手段は、外部から供給される制御信号に基づいて、前記複数の記憶手段を連続した１つの記憶手段として認識し、先ず前記複数の記憶手段の１つを選択し、選択した前記記憶手段へ前記制御信号およびデータを出力し、また、選択した前記記憶手段から、前記制御信号に基づいてデータを読出し外部へ出力し、前記制御信号に基づいて、前記複数の記憶手段内の次の記憶手段を選択し、前記一連の動作を、順次、前記複数の記憶手段のすべてに対して実行し、前記複数の記憶手段に対して連続してテストを実行することを特徴とするメモリテスト回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152560A JP2000339229A (ja) | 1999-05-31 | 1999-05-31 | メモリテスト回路 |
| US09/413,196 US6385746B1 (en) | 1999-05-31 | 1999-10-05 | Memory test circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152560A JP2000339229A (ja) | 1999-05-31 | 1999-05-31 | メモリテスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000339229A JP2000339229A (ja) | 2000-12-08 |
| JP2000339229A5 true JP2000339229A5 (ja) | 2005-10-27 |
Family
ID=15543156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11152560A Pending JP2000339229A (ja) | 1999-05-31 | 1999-05-31 | メモリテスト回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6385746B1 (ja) |
| JP (1) | JP2000339229A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6640321B1 (en) * | 2000-04-14 | 2003-10-28 | Lsi Logic Corporation | Built-in self-repair of semiconductor memory with redundant row testing using background pattern |
| KR100374636B1 (ko) * | 2000-10-18 | 2003-03-04 | 삼성전자주식회사 | 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법 |
| EP1369878A1 (en) * | 2002-06-04 | 2003-12-10 | Infineon Technologies AG | System for testing a group of functionally independent memories and for replacing failing memory words |
| TW591393B (en) * | 2003-01-22 | 2004-06-11 | Fujitsu Ltd | Memory controller |
| JP4381014B2 (ja) | 2003-03-18 | 2009-12-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JPWO2009096141A1 (ja) * | 2008-01-29 | 2011-05-26 | パナソニック株式会社 | メモリアクセスタイミング調整装置及びメモリアクセスタイミング調整方法 |
| KR100979248B1 (ko) * | 2009-02-20 | 2010-09-02 | 주식회사 네오셈 | 프로토콜변환보드를 사용한 ssd 소자 테스트시스템 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0211087B1 (en) * | 1985-01-31 | 1991-01-02 | Hitachi, Ltd. | Test pattern generator |
| US4833677A (en) * | 1987-06-12 | 1989-05-23 | The United States Of America As Represented By The Secretary Of The Air Force | Easily testable high speed architecture for large RAMS |
| JP3343556B2 (ja) | 1991-10-12 | 2002-11-11 | 株式会社日立製作所 | 記憶システム |
| JPH05189304A (ja) | 1992-01-08 | 1993-07-30 | Fujitsu Ltd | 半導体記憶装置 |
| US6021459A (en) * | 1997-04-23 | 2000-02-01 | Micron Technology, Inc. | Memory system having flexible bus structure and method |
| US5995731A (en) * | 1997-12-29 | 1999-11-30 | Motorola, Inc. | Multiple BIST controllers for testing multiple embedded memory arrays |
-
1999
- 1999-05-31 JP JP11152560A patent/JP2000339229A/ja active Pending
- 1999-10-05 US US09/413,196 patent/US6385746B1/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY120703A (en) | Semiconductor memory apparatus, semiconductor apparatus, data processing apparatus and computer system | |
| KR870010551A (ko) | 다이나믹 ram | |
| EP1603136A3 (en) | Semiconductor memory device | |
| WO2003007303A3 (en) | Memory device having different burst order addressing for read and write operations | |
| JP2000339229A5 (ja) | ||
| US20050055618A1 (en) | Test arrangement and method for selecting a test mode output channel | |
| TW360972B (en) | Semiconductor memory device including main/sub-bit line arrangement | |
| EP0840328A3 (en) | Method and device for testing memory circuits | |
| AU2003222384A1 (en) | Method for fetching data from a non-volatile memory in an integrated circuit and corresponding integrated circuit | |
| EP1262988A3 (en) | Embedded memory access method and system for application specific integrated circuits | |
| KR910009090A (ko) | 동기 벡터 프로세서내의 비디오 신호를 연속 프로세싱하기 위한 회로 및 이의 작동방법 | |
| TW330293B (en) | Memory chip architecture and packaging method with increased production yield | |
| CA2034638A1 (en) | Data conversion system for line-narrowing a pattern | |
| JPH02177190A (ja) | メモリ装置 | |
| TW358908B (en) | Data processing device | |
| CA2365891A1 (en) | Priority encoder circuit and method for content addressable memory | |
| KR920018752A (ko) | 반도체 기억장치 | |
| JP2659222B2 (ja) | メモリ回路 | |
| JP3654013B2 (ja) | 半導体装置及びそのテスト方法 | |
| JPS5654698A (en) | Test method of memory device | |
| JPH0512883A (ja) | シーケンシヤルメモリ | |
| EP1215579A3 (en) | Automatic detection and correction of relatively rearranged and/or inverted data and address signals to shared memory | |
| CA2087633A1 (en) | Electronic exchange apparatus | |
| JPH01140489A (ja) | 半導体記憶装置 | |
| JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 |