JP2000332054A - Ｉｃチップの実装方法 - Google Patents
Ｉｃチップの実装方法Info
- Publication number
- JP2000332054A JP2000332054A JP13886699A JP13886699A JP2000332054A JP 2000332054 A JP2000332054 A JP 2000332054A JP 13886699 A JP13886699 A JP 13886699A JP 13886699 A JP13886699 A JP 13886699A JP 2000332054 A JP2000332054 A JP 2000332054A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- adhesive
- bonding
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップのフェイスダウン実装に際し、基
板にＩＣチップを仮接合した後、本接合するまでの間に
おいて、接合ずれの発生を防止し得てハンドリングを容
易化し得ると共に、本接合後におけるアンダーフィルを
迅速に行うことができるようにする。 【解決手段】 基板５又はＩＣチップ１に仮付け用接着
剤７を塗布した後、基板５にＩＣチップ１を仮接合し、
次いで、ＩＣチップ１のバンプ３に塗布されている導電
ペースト４を加熱硬化させて本接合し、更に、アンダー
フィルを行う。なお、仮付け用接着剤７は、導電ペース
ト４よりも速硬化するものが用いられる。
板にＩＣチップを仮接合した後、本接合するまでの間に
おいて、接合ずれの発生を防止し得てハンドリングを容
易化し得ると共に、本接合後におけるアンダーフィルを
迅速に行うことができるようにする。 【解決手段】 基板５又はＩＣチップ１に仮付け用接着
剤７を塗布した後、基板５にＩＣチップ１を仮接合し、
次いで、ＩＣチップ１のバンプ３に塗布されている導電
ペースト４を加熱硬化させて本接合し、更に、アンダー
フィルを行う。なお、仮付け用接着剤７は、導電ペース
ト４よりも速硬化するものが用いられる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップの実装
方法、更に詳しくは、ＩＣチップをフェイスダウンの形
で直接、基板に実装する方法に関するものである。
方法、更に詳しくは、ＩＣチップをフェイスダウンの形
で直接、基板に実装する方法に関するものである。
【０００２】
【従来の技術】従来、ＩＣチップの実装方法に関し、Ｉ
Ｃチップをフェイスダウンの形で直接、液晶基板等の回
路基板（以下、単に基板という。）に実装する所謂、フ
ェイスダウン実装方法が公知である。
Ｃチップをフェイスダウンの形で直接、液晶基板等の回
路基板（以下、単に基板という。）に実装する所謂、フ
ェイスダウン実装方法が公知である。
【０００３】例えば、特開平５−２１５２０号公報にお
いては、バンプに熱硬化性の導電ペーストを転写したＩ
Ｃチップの前記バンプを基板の電極と位置合して仮接合
し、次いで、前記導電ぺーストを加熱硬化させて本接合
した後、前記基板と前記ＩＣチップとの間に形成されて
いる微小の間隙に封止用樹脂液を充填する実装方法が開
示されている。
いては、バンプに熱硬化性の導電ペーストを転写したＩ
Ｃチップの前記バンプを基板の電極と位置合して仮接合
し、次いで、前記導電ぺーストを加熱硬化させて本接合
した後、前記基板と前記ＩＣチップとの間に形成されて
いる微小の間隙に封止用樹脂液を充填する実装方法が開
示されている。
【０００４】
【発明が解決しようとする課題】ところが、この実装方
法は、導電ぺーストを加熱硬化させて本接合するに際
し、導電ペーストの特性からして長時間の加熱（例え
ば、１００℃で３時間の加熱）が必要とされる為に、そ
れ用の加熱炉を設置しなければならなく、かつ、これに
起因して、ＩＣチップが不安定な状態に接合（仮接合）
されている基板を仮接合位置から前記加熱炉へ移送しな
ければならないので、その際におけるハンドリングが煩
わしいと共にＩＣチップの接合ずれが発生し易いといっ
た欠点を有していた。
法は、導電ぺーストを加熱硬化させて本接合するに際
し、導電ペーストの特性からして長時間の加熱（例え
ば、１００℃で３時間の加熱）が必要とされる為に、そ
れ用の加熱炉を設置しなければならなく、かつ、これに
起因して、ＩＣチップが不安定な状態に接合（仮接合）
されている基板を仮接合位置から前記加熱炉へ移送しな
ければならないので、その際におけるハンドリングが煩
わしいと共にＩＣチップの接合ずれが発生し易いといっ
た欠点を有していた。
【０００５】また、本接合後において、基板とＩＣチッ
プとの間に形成されている微小の間隙全体或るいは全面
に封止用樹脂液を充填する所謂、アンダーフィルを行っ
ているが、これは、封止用樹脂液の毛細管現象のみに依
存しており、従って、それに要する時間が比較的長くな
るといった欠点も有していた。
プとの間に形成されている微小の間隙全体或るいは全面
に封止用樹脂液を充填する所謂、アンダーフィルを行っ
ているが、これは、封止用樹脂液の毛細管現象のみに依
存しており、従って、それに要する時間が比較的長くな
るといった欠点も有していた。
【０００６】本発明は、このような欠点に鑑み、それら
を解消すべく鋭意検討の結果、仮接合に先立ってＩＣチ
ップ及び基板のどちらか一方に、ＩＣチップのバンプに
塗布されている導電ペーストよりも速硬化する仮付け用
接着剤を予め塗布し、そして、この仮付け用接着剤を仮
接合時において短時間で硬化せしめるようにすることに
より、仮接合後においては、導電ペーストが未硬化のま
まのＩＣチップが振動等を受けても接合ずれが発生する
ことがないので、ＩＣチップが仮接合せしめられている
基板のハンドリングの容易化を図ることができると共
に、本接合後のアンダーフィルに際して高粘性の封止用
樹脂液の充填量を減らすことができるので、アンダーフ
ィルの迅速化を図ることができることを見出し、加え
て、上述のＩＣチップとは異なり、熱硬化性の導電ペー
ストからなるポリマーバンプを形成したＩＣチップを実
装する場合においても、同様に有効であることを見出
し、この点に基づいて本発明を完成し得たものである。
を解消すべく鋭意検討の結果、仮接合に先立ってＩＣチ
ップ及び基板のどちらか一方に、ＩＣチップのバンプに
塗布されている導電ペーストよりも速硬化する仮付け用
接着剤を予め塗布し、そして、この仮付け用接着剤を仮
接合時において短時間で硬化せしめるようにすることに
より、仮接合後においては、導電ペーストが未硬化のま
まのＩＣチップが振動等を受けても接合ずれが発生する
ことがないので、ＩＣチップが仮接合せしめられている
基板のハンドリングの容易化を図ることができると共
に、本接合後のアンダーフィルに際して高粘性の封止用
樹脂液の充填量を減らすことができるので、アンダーフ
ィルの迅速化を図ることができることを見出し、加え
て、上述のＩＣチップとは異なり、熱硬化性の導電ペー
ストからなるポリマーバンプを形成したＩＣチップを実
装する場合においても、同様に有効であることを見出
し、この点に基づいて本発明を完成し得たものである。
【０００７】
【課題を解決する為の手段】すなわち、本発明に係るＩ
Ｃチップの実装方法の一つは、請求項１に記載するよう
に、バンプに熱硬化性の導電ペーストを塗布したＩＣチ
ップの前記バンプを基板の電極と位置合わして仮接合
し、次いで、前記導電ぺーストを加熱硬化させて本接合
した後、アンダーフィルを行うＩＣチップの実装方法に
おいて、前記仮接合に先立って前記ＩＣチップ及び前記
基板のどちらか一方に前記導電ペーストよりも速硬化す
る仮付け用接着剤を予め塗布し、かつ、前記仮付け用接
着剤を前記仮接合において硬化せしめることを特徴とす
るものである。
Ｃチップの実装方法の一つは、請求項１に記載するよう
に、バンプに熱硬化性の導電ペーストを塗布したＩＣチ
ップの前記バンプを基板の電極と位置合わして仮接合
し、次いで、前記導電ぺーストを加熱硬化させて本接合
した後、アンダーフィルを行うＩＣチップの実装方法に
おいて、前記仮接合に先立って前記ＩＣチップ及び前記
基板のどちらか一方に前記導電ペーストよりも速硬化す
る仮付け用接着剤を予め塗布し、かつ、前記仮付け用接
着剤を前記仮接合において硬化せしめることを特徴とす
るものである。
【０００８】また、本発明に係るＩＣチップの実装方法
の他の一つは、請求項２に記載するように、熱硬化性の
導電ペーストからなるポリマーバンプを形成したＩＣチ
ップの前記ポリマーバンプを基板の電極と位置合わして
仮接合し、次いで、前記ポリマーバンプを加熱硬化させ
て本接合した後、アンダーフィルを行うＩＣチップの実
装方法において、前記仮接合に先立って前記ＩＣチップ
及び前記基板のどちらか一方に前記ポリマーバンプより
も速硬化する仮付け用接着剤を予め塗布し、かつ、前記
仮付け用接着剤を前記仮接合時において硬化せしめるこ
とを特徴とするものである。
の他の一つは、請求項２に記載するように、熱硬化性の
導電ペーストからなるポリマーバンプを形成したＩＣチ
ップの前記ポリマーバンプを基板の電極と位置合わして
仮接合し、次いで、前記ポリマーバンプを加熱硬化させ
て本接合した後、アンダーフィルを行うＩＣチップの実
装方法において、前記仮接合に先立って前記ＩＣチップ
及び前記基板のどちらか一方に前記ポリマーバンプより
も速硬化する仮付け用接着剤を予め塗布し、かつ、前記
仮付け用接着剤を前記仮接合時において硬化せしめるこ
とを特徴とするものである。
【０００９】なお、両方法において、仮付け用接着剤
に、ＩＣチップの仮接合高さを規制する絶縁スペーサを
混入するのが好ましく、また、仮付け用接着剤は、光硬
化性接着剤若しくは熱硬化性接着剤のいずれであっても
よい。
に、ＩＣチップの仮接合高さを規制する絶縁スペーサを
混入するのが好ましく、また、仮付け用接着剤は、光硬
化性接着剤若しくは熱硬化性接着剤のいずれであっても
よい。
【００１０】
【発明の実施の形態】図１において、ＩＣチップ１の電
極２上に形成されているバンプ３（例えば、Ａｕバン
プ）に熱硬化性の導電ペースト４が塗布されている。な
お、導電ペースト４の塗布は、転写等、適当な方法によ
って行うことができる。
極２上に形成されているバンプ３（例えば、Ａｕバン
プ）に熱硬化性の導電ペースト４が塗布されている。な
お、導電ペースト４の塗布は、転写等、適当な方法によ
って行うことができる。
【００１１】また、図２において、基板５（回路基板）
の電極６が形成されていない中央部に、速硬化型の熱硬
化性仮付け用接着剤７が塗布されている。なお、この仮
付け用接着剤７の塗布も、スクリーン印刷やその他の適
当な方法によって行うことができる。
の電極６が形成されていない中央部に、速硬化型の熱硬
化性仮付け用接着剤７が塗布されている。なお、この仮
付け用接着剤７の塗布も、スクリーン印刷やその他の適
当な方法によって行うことができる。
【００１２】以下、両者を仮接合する工程について説明
すると、基板５は、図３において、ボンディングステー
ジ８にセットされ、かつ、これに対してＩＣチップ１が
精密に位置合わせせしめられて圧接、すなわち、ＩＣチ
ップ１を真空吸着保持しているヒートツール９を降下さ
せてＩＣチップ１のバンプ３を基板５の電極６に圧接す
ると共にそれと略同時にヒートツール９で仮付け用接着
剤７を加熱する。
すると、基板５は、図３において、ボンディングステー
ジ８にセットされ、かつ、これに対してＩＣチップ１が
精密に位置合わせせしめられて圧接、すなわち、ＩＣチ
ップ１を真空吸着保持しているヒートツール９を降下さ
せてＩＣチップ１のバンプ３を基板５の電極６に圧接す
ると共にそれと略同時にヒートツール９で仮付け用接着
剤７を加熱する。
【００１３】すると、速硬化性の仮付け用接着剤７が短
時間で加熱硬化されるので、これによってＩＣチップ１
の基板５への仮付けが完了するが、ＩＣチップ１のバン
プ３に塗布されている導電ペースト４は、仮付け用接着
剤７よりも遅硬化性の為、そのような短時間では未硬化
のままに保たれる。
時間で加熱硬化されるので、これによってＩＣチップ１
の基板５への仮付けが完了するが、ＩＣチップ１のバン
プ３に塗布されている導電ペースト４は、仮付け用接着
剤７よりも遅硬化性の為、そのような短時間では未硬化
のままに保たれる。
【００１４】そして、一定時間が経過し、基板５に対す
るＩＣチップ１の仮付けを終えると、ヒートツール９が
ＩＣチップ１の吸着保持を解除すると共に上方の待機位
置へ移動される。
るＩＣチップ１の仮付けを終えると、ヒートツール９が
ＩＣチップ１の吸着保持を解除すると共に上方の待機位
置へ移動される。
【００１５】一方、ＩＣチップ１が仮付けせしめられた
基板５は、図示されていないハンドリング装置によって
把持されてボンディングステージ８上から図示されてい
ないトレー内に移送せしめられ、次いで、その所定個数
が収容された前記トレーが加熱炉（図示されていない）
へ送られる。
基板５は、図示されていないハンドリング装置によって
把持されてボンディングステージ８上から図示されてい
ないトレー内に移送せしめられ、次いで、その所定個数
が収容された前記トレーが加熱炉（図示されていない）
へ送られる。
【００１６】その際、仮付け用接着剤７によってＩＣチ
ップ１が基板５に仮付けされているので、基板５のハン
ドリングに際し、バンプ３に塗布されている導電ペース
トが未硬化のままのＩＣチップ１が振動等を受けても接
合ずれが発生することがない。
ップ１が基板５に仮付けされているので、基板５のハン
ドリングに際し、バンプ３に塗布されている導電ペース
トが未硬化のままのＩＣチップ１が振動等を受けても接
合ずれが発生することがない。
【００１７】そして、引き続いて、前記加熱炉において
導電ぺースト４が加熱硬化されてＩＣチップ１のバンプ
３と基板５の電極６とが本接合せしめられる。なお、そ
の際、例えば、１００℃で３時間の加熱を行えばよい。
導電ぺースト４が加熱硬化されてＩＣチップ１のバンプ
３と基板５の電極６とが本接合せしめられる。なお、そ
の際、例えば、１００℃で３時間の加熱を行えばよい。
【００１８】更に、かかる本接合を終えた後、他の箇所
で基板５とＩＣチップ１との間に形成されている微小の
間隙（例えば、３０μｍ〜８０μｍ）全体に封止用樹脂
液を充填する所謂、アンダーフィルが行われる。
で基板５とＩＣチップ１との間に形成されている微小の
間隙（例えば、３０μｍ〜８０μｍ）全体に封止用樹脂
液を充填する所謂、アンダーフィルが行われる。
【００１９】このアンダーフィルは、いかなる方法で行
ってもよく、封止用樹脂液を真空吸引方法によって充填
したり或いはノズルから噴出して充填したり等、適宜に
所定方法を選択することができる。
ってもよく、封止用樹脂液を真空吸引方法によって充填
したり或いはノズルから噴出して充填したり等、適宜に
所定方法を選択することができる。
【００２０】なお、その際、高粘性の封止用樹脂液が充
填され難い前記間隙の中央部には、仮付け用接着剤７が
既に塗布されているので、アンダーフィルは、残る周縁
部だけを行えばよく、従って、かかる封止用樹脂液の充
填量を減らすことができるので、それだけ迅速にアンダ
ーフィルを行うことができる。また、封止用樹脂液の充
填を、接合部（又は前記間隙）の全周方向から一挙に封
止用樹脂液を流し込まないで、その一方向を除く他の方
向から流し込むように行うことにより、それ中に気泡が
残留しないようにすることができる。
填され難い前記間隙の中央部には、仮付け用接着剤７が
既に塗布されているので、アンダーフィルは、残る周縁
部だけを行えばよく、従って、かかる封止用樹脂液の充
填量を減らすことができるので、それだけ迅速にアンダ
ーフィルを行うことができる。また、封止用樹脂液の充
填を、接合部（又は前記間隙）の全周方向から一挙に封
止用樹脂液を流し込まないで、その一方向を除く他の方
向から流し込むように行うことにより、それ中に気泡が
残留しないようにすることができる。
【００２１】以上、バンプ３（例えば、Ａｕバンプ）に
熱硬化性の導電ペースト４が塗布されたＩＣチップ１の
実装形態について述べたが、本発明においては、ＩＣチ
ップは、熱硬化性の導電ペースト４からなるポリマーバ
ンプ、すなわち、例えば、特表平５−５０３１９１号公
報において開示されているように、メタルマスクを用い
て電極２上に熱硬化性の導電ペースト４を印刷してなる
バンプを形成したものであってもよく、このようなＩＣ
チップについても、前者と略同様に実装することができ
る。
熱硬化性の導電ペースト４が塗布されたＩＣチップ１の
実装形態について述べたが、本発明においては、ＩＣチ
ップは、熱硬化性の導電ペースト４からなるポリマーバ
ンプ、すなわち、例えば、特表平５−５０３１９１号公
報において開示されているように、メタルマスクを用い
て電極２上に熱硬化性の導電ペースト４を印刷してなる
バンプを形成したものであってもよく、このようなＩＣ
チップについても、前者と略同様に実装することができ
る。
【００２２】すなわち、ＩＣチップのポリマーバンプ
を、その中央部に速硬化型の熱硬化性仮付け用接着剤７
が塗布された基板５（回路基板）の電極６と位置合わし
て仮接合すると共に仮付け用接着剤７を加熱硬化し、次
いで、前記ポリマーバンプを加熱硬化させて本接合した
後、アンダーフィルを行うように実装することができ
る。
を、その中央部に速硬化型の熱硬化性仮付け用接着剤７
が塗布された基板５（回路基板）の電極６と位置合わし
て仮接合すると共に仮付け用接着剤７を加熱硬化し、次
いで、前記ポリマーバンプを加熱硬化させて本接合した
後、アンダーフィルを行うように実装することができ
る。
【００２３】なお、本発明において、基板（回路基板）
は、透明基板（例えば、ガラス基板）、非透明基板のい
ずれであってもよい。また、ＩＣチップのバンプに塗布
される導電ペーストよりも速硬化する仮付け用接着剤
は、非透明基板の場合においては、熱硬化性接着剤が用
いられると共にこれを、基板にＩＣチップを圧接してい
るヒートツールで加熱して硬化させるが、透明基板の場
合においては、光硬化性接着剤、例えば、紫外線照射に
よって硬化し得るものが用いられると共に、かかる紫外
線を透明基板の下方に設置されている紫外線照射装置か
ら照射すればよい。
は、透明基板（例えば、ガラス基板）、非透明基板のい
ずれであってもよい。また、ＩＣチップのバンプに塗布
される導電ペーストよりも速硬化する仮付け用接着剤
は、非透明基板の場合においては、熱硬化性接着剤が用
いられると共にこれを、基板にＩＣチップを圧接してい
るヒートツールで加熱して硬化させるが、透明基板の場
合においては、光硬化性接着剤、例えば、紫外線照射に
よって硬化し得るものが用いられると共に、かかる紫外
線を透明基板の下方に設置されている紫外線照射装置か
ら照射すればよい。
【００２４】更に、仮付け用接着剤の塗布は、スクリー
ン印刷等、いかなる方法で行ってもよく、かつ、それ
を、基板又はＩＣチップのいずれか一方に塗布すればよ
い。なお、仮付け用接着剤に、ＩＣチップの仮接合高さ
を規制する絶縁性スペーサ、例えば、所定径の絶縁性パ
ーティクルを混入してもよい。
ン印刷等、いかなる方法で行ってもよく、かつ、それ
を、基板又はＩＣチップのいずれか一方に塗布すればよ
い。なお、仮付け用接着剤に、ＩＣチップの仮接合高さ
を規制する絶縁性スペーサ、例えば、所定径の絶縁性パ
ーティクルを混入してもよい。
【００２５】
【発明の効果】上述のように、本発明によると、バンプ
に熱硬化性の導電ペーストを塗布したＩＣチップの前記
バンプを基板の電極と位置合わして仮接合し、次いで、
前記導電ぺーストを加熱硬化させて本接合した後、アン
ダーフィルを行う場合において、仮接合後においては、
バンプに塗布されている導電ペーストが未硬化のままの
ＩＣチップが振動等を受けても接合ずれが発生すること
がないので、ＩＣチップが仮接合せしめられている基板
のハンドリングの容易化を図ることができると共に、本
接合後のアンダーフィルに際して高粘性の封止用樹脂液
の充填量を減らすことができるので、アンダーフィルの
迅速化を図ることができる。
に熱硬化性の導電ペーストを塗布したＩＣチップの前記
バンプを基板の電極と位置合わして仮接合し、次いで、
前記導電ぺーストを加熱硬化させて本接合した後、アン
ダーフィルを行う場合において、仮接合後においては、
バンプに塗布されている導電ペーストが未硬化のままの
ＩＣチップが振動等を受けても接合ずれが発生すること
がないので、ＩＣチップが仮接合せしめられている基板
のハンドリングの容易化を図ることができると共に、本
接合後のアンダーフィルに際して高粘性の封止用樹脂液
の充填量を減らすことができるので、アンダーフィルの
迅速化を図ることができる。
【００２６】また、熱硬化性の導電ペーストからなるポ
リマーバンプを形成したＩＣチップの前記ポリマーバン
プを基板の電極と位置合わして仮接合し、次いで、前記
パリマーバンプを加熱硬化させて本接合した後、アンダ
ーフィルを行う場合においても同様の効果を得ることが
できる。
リマーバンプを形成したＩＣチップの前記ポリマーバン
プを基板の電極と位置合わして仮接合し、次いで、前記
パリマーバンプを加熱硬化させて本接合した後、アンダ
ーフィルを行う場合においても同様の効果を得ることが
できる。
【図１】ＩＣチップの正面図である。
【図２】基板の正面図である。
【図３】基板に対するＩＣチップの仮接合態様を示す正
面図である。
面図である。
１：ＩＣチップ ３：バンプ ４：導電ペースト ５：基板 ６：電極 ７：仮付け用接着剤 ８：ボンディングステージ ９：ヒートツール
Claims (4)
- 【請求項１】 バンプに熱硬化性の導電ぺーストを塗布
したＩＣチップの前記バンプを基板の電極と位置合わし
て仮接合し、次いで、前記導電ぺーストを加熱硬化させ
て本接合した後、アンダーフィルを行うＩＣチップの実
装方法において、前記仮接合に先立って前記ＩＣチップ
及び前記基板のどちらか一方に前記導電ペーストよりも
速硬化する仮付け用接着剤を予め塗布し、かつ、前記仮
付け用接着剤を前記仮接合時において硬化せしめること
を特徴とするＩＣチップの実装方法。 - 【請求項２】 熱硬化性の導電ペーストからなるポリマ
ーバンプを形成したＩＣチップの前記ポリマーバンプを
基板の電極と位置合わして仮接合し、次いで、前記ポリ
マーバンプを加熱硬化させて本接合した後、アンダーフ
ィルを行うＩＣチップの実装方法において、前記仮接合
に先立って前記ＩＣチップ及び前記基板のどちらか一方
に前記ポリマーバンプよりも速硬化する仮付け用接着剤
を予め塗布し、かつ、前記仮付け用接着剤を前記仮接合
時において硬化せしめることを特徴とするＩＣチップの
実装方法。 - 【請求項３】 ＩＣチップの仮接合高さを規制する絶縁
性スペーサを仮付け用接着剤に混入したことを特徴とす
る請求項１又は２に記載のＩＣチップの実装方法。 - 【請求項４】 仮付け用接着剤が光硬化性接着剤若しく
は熱硬化性接着剤であることを特徴とする請求項１，２
又は３に記載のＩＣチップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13886699A JP2000332054A (ja) | 1999-05-19 | 1999-05-19 | Ｉｃチップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13886699A JP2000332054A (ja) | 1999-05-19 | 1999-05-19 | Ｉｃチップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332054A true JP2000332054A (ja) | 2000-11-30 |
Family
ID=15231967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13886699A Pending JP2000332054A (ja) | 1999-05-19 | 1999-05-19 | Ｉｃチップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332054A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244277A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 半導体装置及びその製造方法 |
| WO2021131081A1 (ja) * | 2019-12-27 | 2021-07-01 | ボンドテック株式会社 | 接合方法、被接合物および接合装置 |
-
1999
- 1999-05-19 JP JP13886699A patent/JP2000332054A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244277A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 半導体装置及びその製造方法 |
| WO2021131081A1 (ja) * | 2019-12-27 | 2021-07-01 | ボンドテック株式会社 | 接合方法、被接合物および接合装置 |
| WO2021131080A1 (ja) * | 2019-12-27 | 2021-07-01 | ボンドテック株式会社 | 接合方法、被接合物および接合装置 |
| JPWO2021131081A1 (ja) * | 2019-12-27 | 2021-07-01 | ||
| JP7319724B2 (ja) | 2019-12-27 | 2023-08-02 | ボンドテック株式会社 | 接合方法および接合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150347B2 (ja) | 回路基板への電子部品の実装方法及びその装置 | |
| JPH10144733A (ja) | 半導体装置及びその製造方法 | |
| JP2002319647A (ja) | 半導体装置の製造方法 | |
| JP3030201B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP2676828B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2002313841A (ja) | フリップチップ実装方法 | |
| JP2002373914A (ja) | 電子部品接続構造体 | |
| JP2000332054A (ja) | Ｉｃチップの実装方法 | |
| JP2000124164A (ja) | 半導体装置の製造方法及び実装方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JP2005101242A (ja) | はんだバンプの形成方法 | |
| JP4394213B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP2000311923A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0312942A (ja) | 半導体装置の封止方法および半導体チップ | |
| JP2000357714A (ja) | 半導体装置及びその製造方法 | |
| JP3261981B2 (ja) | バンプ付きワークのボンディング方法およびボンディング構造 | |
| JPH09246423A (ja) | 半導体装置 | |
| JP2731383B2 (ja) | 部品実装構造及び部品実装方法 | |
| JP2000100862A (ja) | ベアチップ実装方法 | |
| JP2004047773A (ja) | 実装基板の製造方法 | |
| JPH0541408A (ja) | 接着方法 | |
| JPH11204568A (ja) | バンプ付電子部品の実装方法 | |
| JP2957955B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07226420A (ja) | 半導体装置の製造方法 | |
| JP2005032796A (ja) | 電子部品実装構造および電子部品実装方法 |