JP2000323802A - 配線基板、半導体装置およびその製造方法 - Google Patents
配線基板、半導体装置およびその製造方法Info
- Publication number
- JP2000323802A JP2000323802A JP13213899A JP13213899A JP2000323802A JP 2000323802 A JP2000323802 A JP 2000323802A JP 13213899 A JP13213899 A JP 13213899A JP 13213899 A JP13213899 A JP 13213899A JP 2000323802 A JP2000323802 A JP 2000323802A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- sheet
- substrate
- cavity
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 従来の空中配線あるいはエアブリッジ構造で
は、基板の誘電率の影響を受ける問題や、微細配線の形
成が困難である問題、さらには工程が複雑な問題があっ
たが、簡単な工程で製造できて、伝送特性に優れた配線
構造を提供する。また、低損失線路を有した実装基板あ
るいは半導体装置を提供する。また上記配線構造を有し
た半導体装置の製造方法を提供する。 【解決手段】 メッシュシートあるいは多孔シート１上
に形成された配線２とキャビティーを有し該キャビティ
ー底部にグランドプレーン４を有する二つの基板３から
構成し、メッシュシートあるいは多孔シート１上に形成
された配線２が、キャビティーを有し該キャビティー底
部にグランドプレーンを有する二つの基板により、キャ
ビティーが向き合いシートとグランドプレーンが空間を
介して並行になるように挟む構造とする。
は、基板の誘電率の影響を受ける問題や、微細配線の形
成が困難である問題、さらには工程が複雑な問題があっ
たが、簡単な工程で製造できて、伝送特性に優れた配線
構造を提供する。また、低損失線路を有した実装基板あ
るいは半導体装置を提供する。また上記配線構造を有し
た半導体装置の製造方法を提供する。 【解決手段】 メッシュシートあるいは多孔シート１上
に形成された配線２とキャビティーを有し該キャビティ
ー底部にグランドプレーン４を有する二つの基板３から
構成し、メッシュシートあるいは多孔シート１上に形成
された配線２が、キャビティーを有し該キャビティー底
部にグランドプレーンを有する二つの基板により、キャ
ビティーが向き合いシートとグランドプレーンが空間を
介して並行になるように挟む構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板、それを
用いた半導体装置およびその製造方法に関し、特に、伝
送線路を有し、高周波ＩＣ用パッケージに好ましい配線
基板とそれを用いた半導体装置およびその製造方法に関
するものである。
用いた半導体装置およびその製造方法に関し、特に、伝
送線路を有し、高周波ＩＣ用パッケージに好ましい配線
基板とそれを用いた半導体装置およびその製造方法に関
するものである。
【０００２】
【従来の技術】高周波回路配線の寄生容量を低減するた
めに、空中配線（エアブリッジ配線）構造およびその製
造方法が提案されている。例えば、特開平７−１３５２
５１号公報、特開平８−３３５６３５号公報には基板上
に形成された下部配線を跨いで上部配線が形成される構
造が提案されている。また、特許第２６１５６０８号に
係る公報には基板に凹部を形成し、その凹部底面上に形
成された下部配線を跨いで上部配線が形成される構造が
記載されている。
めに、空中配線（エアブリッジ配線）構造およびその製
造方法が提案されている。例えば、特開平７−１３５２
５１号公報、特開平８−３３５６３５号公報には基板上
に形成された下部配線を跨いで上部配線が形成される構
造が提案されている。また、特許第２６１５６０８号に
係る公報には基板に凹部を形成し、その凹部底面上に形
成された下部配線を跨いで上部配線が形成される構造が
記載されている。
【０００３】高周波線路では、信号線がグランドプレー
ンで覆われ、信号線とグランドプレーンとの間が空気で
ある空中配線が理想的である。しかし、上記のいずれの
従来技術おいても下部配線を一部分で上部配線が跨ぐこ
とはできても、下部信号線を上部グランドプレーンで全
て覆う構造を実現することは難しい。また、上記従来例
でストリップライン構造を実現できたとしても信号線路
となる下部配線が基板上に形成されているため、基板の
誘電率の影響を受けて伝送損失が生じる。さらに、上記
の従来技術においては、空間を設けて上部配線を形成す
るために犠牲層と呼ばれる層を下部配線上に一旦形成
し、上部配線形成後に前記犠牲層を除去する必要がある
ため、工数が長くなるという問題があり、また、犠牲層
の残滓により伝送特性が劣化してしまう問題もあった。
また、特開昭５８−１３７２９７号公報には、打抜き加
工した結線パターン上にチップ部品を半田付けした空中
配線体が提案されているが、パターンが微細な場合には
打抜き加工が困難であったりパターンがだれたりするた
め、微細な配線には適用できない問題があり、また正確
なパターンの形成が難しいという問題があった。
ンで覆われ、信号線とグランドプレーンとの間が空気で
ある空中配線が理想的である。しかし、上記のいずれの
従来技術おいても下部配線を一部分で上部配線が跨ぐこ
とはできても、下部信号線を上部グランドプレーンで全
て覆う構造を実現することは難しい。また、上記従来例
でストリップライン構造を実現できたとしても信号線路
となる下部配線が基板上に形成されているため、基板の
誘電率の影響を受けて伝送損失が生じる。さらに、上記
の従来技術においては、空間を設けて上部配線を形成す
るために犠牲層と呼ばれる層を下部配線上に一旦形成
し、上部配線形成後に前記犠牲層を除去する必要がある
ため、工数が長くなるという問題があり、また、犠牲層
の残滓により伝送特性が劣化してしまう問題もあった。
また、特開昭５８−１３７２９７号公報には、打抜き加
工した結線パターン上にチップ部品を半田付けした空中
配線体が提案されているが、パターンが微細な場合には
打抜き加工が困難であったりパターンがだれたりするた
め、微細な配線には適用できない問題があり、また正確
なパターンの形成が難しいという問題があった。
【０００４】一方、両面貫通孔を有する多孔シート上に
配線あるいは導電パターンを形成した例が特許第２７９
９４１１号と特許第２８４１０４５号に係る公報に提案
されている。特許第２７９９４１１号の公報には、高周
波回路として用いることができるとの記載もあるが、こ
れらの公報に記載されたものは、信号線路に対し空間を
介してグランドプレーンを配置したものではなく、伝送
線路とは無関係のものであった。
配線あるいは導電パターンを形成した例が特許第２７９
９４１１号と特許第２８４１０４５号に係る公報に提案
されている。特許第２７９９４１１号の公報には、高周
波回路として用いることができるとの記載もあるが、こ
れらの公報に記載されたものは、信号線路に対し空間を
介してグランドプレーンを配置したものではなく、伝送
線路とは無関係のものであった。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来の空中配線あるいはエアブリッジ構造では、基板の
誘電率の影響を受ける問題や微細配線を形成することが
困難であるという問題があった。また、製造工程が複雑
になったり、犠牲層を用いた場合には犠牲層の残滓によ
り伝送特性が劣化してしまう問題があった。
従来の空中配線あるいはエアブリッジ構造では、基板の
誘電率の影響を受ける問題や微細配線を形成することが
困難であるという問題があった。また、製造工程が複雑
になったり、犠牲層を用いた場合には犠牲層の残滓によ
り伝送特性が劣化してしまう問題があった。
【０００６】本願発明の課題は、上述した従来技術の問
題点を解決することであって、その目的は、第１に、伝
送特性に優れた配線基板を提供することであり、第２
に、低損失伝送線路を有した半導体装置を提供すること
であり、第３に、上記配線構造を有した半導体装置を簡
単な工程で製造できる方法を提供することである。
題点を解決することであって、その目的は、第１に、伝
送特性に優れた配線基板を提供することであり、第２
に、低損失伝送線路を有した半導体装置を提供すること
であり、第３に、上記配線構造を有した半導体装置を簡
単な工程で製造できる方法を提供することである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、伝送線路を構成する配線を有する
絶縁性のメッシュシートあるいは多孔シートと、キャビ
ティが形成された基板と、を有し、前記キャビティを塞
ぐように前記基板上に前記メッシュシートあるいは多孔
シートが貼着され、前記キャビティの底面にグランドプ
レーンが形成されているか、若しくは、前記基板が金属
により形成されていることを特徴とする配線基板、が提
供される。また、上記の目的を達成するため、本発明に
よれば、伝送線路を構成する配線を有する絶縁性のメッ
シュシートあるいは多孔シートと、キャビティが形成さ
れた２枚の基板と、を有し、前記２枚の基板が前記メッ
シュシートあるいは多孔シートを挟み込んで前記キャビ
ティ同士が向き合うように貼り合わされており、前記キ
ャビティの底面にグランドプレーンが形成されている
か、若しくは、前記基板が金属により形成されているこ
とを特徴とする配線基板、が提供される。
め、本発明によれば、伝送線路を構成する配線を有する
絶縁性のメッシュシートあるいは多孔シートと、キャビ
ティが形成された基板と、を有し、前記キャビティを塞
ぐように前記基板上に前記メッシュシートあるいは多孔
シートが貼着され、前記キャビティの底面にグランドプ
レーンが形成されているか、若しくは、前記基板が金属
により形成されていることを特徴とする配線基板、が提
供される。また、上記の目的を達成するため、本発明に
よれば、伝送線路を構成する配線を有する絶縁性のメッ
シュシートあるいは多孔シートと、キャビティが形成さ
れた２枚の基板と、を有し、前記２枚の基板が前記メッ
シュシートあるいは多孔シートを挟み込んで前記キャビ
ティ同士が向き合うように貼り合わされており、前記キ
ャビティの底面にグランドプレーンが形成されている
か、若しくは、前記基板が金属により形成されているこ
とを特徴とする配線基板、が提供される。
【０００８】また、上記の目的を達成するため、本発明
によれば、上記いずれかの配線基板の配線に半導体チッ
プの電極が接続されていることを特徴とする半導体装
置、が提供される。そして、好ましくは、前記半導体チ
ップが、貼り合わされた２枚の基板によって形成される
キャビティ内に気密に封止される。
によれば、上記いずれかの配線基板の配線に半導体チッ
プの電極が接続されていることを特徴とする半導体装
置、が提供される。そして、好ましくは、前記半導体チ
ップが、貼り合わされた２枚の基板によって形成される
キャビティ内に気密に封止される。
【０００９】さらに、上記の目的を達成するため、本発
明によれば、上述した半導体装置の製造方法であって、
（１）メッシュシートあるいは多孔シートに配線を設け
て配線シートを形成する工程と、（２）前記配線シート
の配線と半導体チップの電極とを接続する工程と、
（３）キャビティが形成された基板上に、前記キャビテ
ィ上に前記半導体チップが位置するように、前記配線シ
ートを貼り付けるか、あるいは、キャビティが形成され
た２枚の基板同士を、キャビティ同士が向き合うように
して、前記配線シートを挟み込んで、貼り合わせること
により、基板上に半導体チップを搭載する工程と、を有
することを特徴とする半導体装置の製造方法、が提供さ
れる。
明によれば、上述した半導体装置の製造方法であって、
（１）メッシュシートあるいは多孔シートに配線を設け
て配線シートを形成する工程と、（２）前記配線シート
の配線と半導体チップの電極とを接続する工程と、
（３）キャビティが形成された基板上に、前記キャビテ
ィ上に前記半導体チップが位置するように、前記配線シ
ートを貼り付けるか、あるいは、キャビティが形成され
た２枚の基板同士を、キャビティ同士が向き合うように
して、前記配線シートを挟み込んで、貼り合わせること
により、基板上に半導体チップを搭載する工程と、を有
することを特徴とする半導体装置の製造方法、が提供さ
れる。
【００１０】［作用］従来の空中配線の構造では配線の
一部分のみが事実上の空中配線となっているか、配線を
基板上に形成し配線上に空間を設けていたが、本発明で
は、配線の表裏面を空間とすることが可能となる。すな
わち、本発明の伝送線路の構造では、配線をメッシュシ
ートあるいは多孔シート上に形成しているため配線下地
の誘電率の影響を小さくできる。そして、メッシュシー
トあるいは多孔シート上に形成した配線の一方の面若し
くは両面をグランドプレーンにて覆うため、グランドプ
レーンと配線間に空気のみしか存在しない場合とほぼ同
等になる。このことの効果は、特にＧＨｚ帯の高周波領
域で顕著となる。その理由は、高周波領域では、表皮効
果により電磁波が配線の表皮近傍のみを伝搬するが、本
発明の表裏同一パターン配線の場合、表皮近傍は空間と
なっているためである。また、空間を形成するために犠
牲層も使用しないため、伝送特性に悪影響を及ぼす犠牲
層の残滓が生じることもない。
一部分のみが事実上の空中配線となっているか、配線を
基板上に形成し配線上に空間を設けていたが、本発明で
は、配線の表裏面を空間とすることが可能となる。すな
わち、本発明の伝送線路の構造では、配線をメッシュシ
ートあるいは多孔シート上に形成しているため配線下地
の誘電率の影響を小さくできる。そして、メッシュシー
トあるいは多孔シート上に形成した配線の一方の面若し
くは両面をグランドプレーンにて覆うため、グランドプ
レーンと配線間に空気のみしか存在しない場合とほぼ同
等になる。このことの効果は、特にＧＨｚ帯の高周波領
域で顕著となる。その理由は、高周波領域では、表皮効
果により電磁波が配線の表皮近傍のみを伝搬するが、本
発明の表裏同一パターン配線の場合、表皮近傍は空間と
なっているためである。また、空間を形成するために犠
牲層も使用しないため、伝送特性に悪影響を及ぼす犠牲
層の残滓が生じることもない。
【００１１】本発明による半導体装置では、上記伝送線
路を使用することにより、即ち、低損失の伝送線路を使
用することにより、チップの性能を効率よく引き出すこ
とが可能になる。また、本発明による半導体装置の製造
方法では、チップの接続は上記配線シート上にロールト
ゥロールで行うことが可能であり、大量生産に適してい
る。さらには、シート上への配線の形成もロールトゥロ
ールで行うようにすることにより、さらに低コスト化が
可能となる。また、本発明の半導体装置の製造方法によ
れば、あらかじめチップを接続したシートをキャビティ
内にグランドプレーンを有する基板で挟むが、この時本
発明の伝送線路構造の形成とチップの封止を同時に行う
ことが可能となり、プロセス簡略化による低コスト化が
可能となる。
路を使用することにより、即ち、低損失の伝送線路を使
用することにより、チップの性能を効率よく引き出すこ
とが可能になる。また、本発明による半導体装置の製造
方法では、チップの接続は上記配線シート上にロールト
ゥロールで行うことが可能であり、大量生産に適してい
る。さらには、シート上への配線の形成もロールトゥロ
ールで行うようにすることにより、さらに低コスト化が
可能となる。また、本発明の半導体装置の製造方法によ
れば、あらかじめチップを接続したシートをキャビティ
内にグランドプレーンを有する基板で挟むが、この時本
発明の伝送線路構造の形成とチップの封止を同時に行う
ことが可能となり、プロセス簡略化による低コスト化が
可能となる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を示す、伝送線路を有する配線基板の分解斜視
図であり、図２は、その断面図である。図１、図２にお
いて、貫通孔を有するメッシュシートあるいは多孔シー
ト１は、絶縁性の化学繊維、天然繊維を編んだメッシュ
シートや絶縁性シートに貫通孔をランダムに若しくは規
則的に多数設けたものであって、その材料は特に限定さ
れない。また、配線２についても、その形成方法とその
材料は特に限定されないが、以下の方法を用いて形成す
ることができる。 導電ペーストを用いて厚膜印刷法によりシート両面に
配線を形成する。この場合に、印刷は、シート表・裏面
についてそれぞれ行い基板両面の配線パターンはシート
に形成された貫通孔を介して接続される。 蒸着法若しくはスパッタ法などの薄膜技術を用いて両
面全面に金属膜を形成した後、フォトリソグラフィ法に
より両面に配線パターン状にレジスト膜を形成し、これ
をマスクとして不要の金属膜をエッチング除去する。 無電解めっき法または薄膜技術を用いて下地金属層を
形成し、フォトリソグラフィ法により両面に配線パター
ンと逆パターン状にレジスト膜を形成した後、電解めっ
き法により配線パターン状にめっき層を形成する。その
後、レジスト膜を除去し、露出した下地金属層をエッチ
ング除去する。 感光性樹脂材料を塗付し、露光・現像を行って配線パ
ターン状にかつ所望の配線幅より若干幅狭に樹脂層を形
成した後、無電解めっき法または薄膜技術を用いて下地
金属層を形成する。その後、フォトリソグラフィ法を用
いて樹脂層およびその外周近傍が開口するようにレジス
ト膜を形成し、電解めっき法により配線パターン状にめ
っき層を形成する。次いで、レジスト膜を除去し、露出
した下地金属層をエッチング除去する。
て図面を参照して詳細に説明する。図１は、本発明の実
施の形態を示す、伝送線路を有する配線基板の分解斜視
図であり、図２は、その断面図である。図１、図２にお
いて、貫通孔を有するメッシュシートあるいは多孔シー
ト１は、絶縁性の化学繊維、天然繊維を編んだメッシュ
シートや絶縁性シートに貫通孔をランダムに若しくは規
則的に多数設けたものであって、その材料は特に限定さ
れない。また、配線２についても、その形成方法とその
材料は特に限定されないが、以下の方法を用いて形成す
ることができる。 導電ペーストを用いて厚膜印刷法によりシート両面に
配線を形成する。この場合に、印刷は、シート表・裏面
についてそれぞれ行い基板両面の配線パターンはシート
に形成された貫通孔を介して接続される。 蒸着法若しくはスパッタ法などの薄膜技術を用いて両
面全面に金属膜を形成した後、フォトリソグラフィ法に
より両面に配線パターン状にレジスト膜を形成し、これ
をマスクとして不要の金属膜をエッチング除去する。 無電解めっき法または薄膜技術を用いて下地金属層を
形成し、フォトリソグラフィ法により両面に配線パター
ンと逆パターン状にレジスト膜を形成した後、電解めっ
き法により配線パターン状にめっき層を形成する。その
後、レジスト膜を除去し、露出した下地金属層をエッチ
ング除去する。 感光性樹脂材料を塗付し、露光・現像を行って配線パ
ターン状にかつ所望の配線幅より若干幅狭に樹脂層を形
成した後、無電解めっき法または薄膜技術を用いて下地
金属層を形成する。その後、フォトリソグラフィ法を用
いて樹脂層およびその外周近傍が開口するようにレジス
ト膜を形成し、電解めっき法により配線パターン状にめ
っき層を形成する。次いで、レジスト膜を除去し、露出
した下地金属層をエッチング除去する。
【００１３】メッシュシートあるいは多孔シート１上若
しくは配線２上には、コンデンサ、抵抗、インダクタ、
フィルタ（ローパス、ハイパス、バンドパス）等の受動
素子を形成してもよい。また、チップ受動部品を搭載し
てもよい。また、キャビティを有する基板３の製法およ
び材料も特に限定されず、ガラス−エポキシなどの樹脂
積層板、セラミック、プラスチックなどを用いることが
できる。キャビティを有する二つの基板の材料はそれぞ
れ異なっていても構わない。また、キャビティを有する
基板３のキャビティ底面にはグランドプレーン４が形成
される。グランドプレーン４は、電気抵抗が小さい金属
により形成することが好ましいが、その材料は特に限定
されない。また、上記シート上に配線のみならずグラン
ドプレーンが形成されていてもよく、シート上にコプレ
ーナ線路も形成できる。また、キャビティを有する基板
３は必ずしも２枚用いる必要はなく、１枚のみを用い、
配線を有するシートによってキャビティ上を覆うように
し、そのシートを基板上に接着するようにしてもよい。
しくは配線２上には、コンデンサ、抵抗、インダクタ、
フィルタ（ローパス、ハイパス、バンドパス）等の受動
素子を形成してもよい。また、チップ受動部品を搭載し
てもよい。また、キャビティを有する基板３の製法およ
び材料も特に限定されず、ガラス−エポキシなどの樹脂
積層板、セラミック、プラスチックなどを用いることが
できる。キャビティを有する二つの基板の材料はそれぞ
れ異なっていても構わない。また、キャビティを有する
基板３のキャビティ底面にはグランドプレーン４が形成
される。グランドプレーン４は、電気抵抗が小さい金属
により形成することが好ましいが、その材料は特に限定
されない。また、上記シート上に配線のみならずグラン
ドプレーンが形成されていてもよく、シート上にコプレ
ーナ線路も形成できる。また、キャビティを有する基板
３は必ずしも２枚用いる必要はなく、１枚のみを用い、
配線を有するシートによってキャビティ上を覆うように
し、そのシートを基板上に接着するようにしてもよい。
【００１４】図３、図４は、グランドプレーンがキャビ
ティ側面にも形成された例を示す断面図であって、配線
２がキャビティ内部に配置されている箇所では、図３に
示されるように、グランドプレーン４はキャビティの側
面全体を覆うように形成されるが、配線２が基板外へ導
出される箇所では、図４に示されるように、グランドプ
レーン４は配線と接触することのないように形成され
る。但し、配線２がグランド配線である場合には、配線
２とグランドプレーン４とが接触するようになされる。
ティ側面にも形成された例を示す断面図であって、配線
２がキャビティ内部に配置されている箇所では、図３に
示されるように、グランドプレーン４はキャビティの側
面全体を覆うように形成されるが、配線２が基板外へ導
出される箇所では、図４に示されるように、グランドプ
レーン４は配線と接触することのないように形成され
る。但し、配線２がグランド配線である場合には、配線
２とグランドプレーン４とが接触するようになされる。
【００１５】また、上記配線シートを挟むキャビティを
有する基板３は、図５に示されるように、基板内部に配
線パターン７と、スルーホール５とを有するものであっ
てもよい。そして、配線２は、スルーホール５を介して
グランドプレーン４や配線パターン７と接続され、また
スルーホール５を介して基板表面に形成された外部端子
６と接続される。例えば、配線シート上にチップを接続
する場合、電源プレーンやグランドプレーンに基板内の
配線パターン７を用いることにより、チップに電力を供
給することができる。また、図５の構造で配線部分を伝
搬する信号の周波数がＧＨｚオーダー未満の場合は、信
号配線をスルーホール５を介して基板表面の外部端子６
まで引き出してこれにより基板外部との接続に用いるこ
とができる。また、基板３内に配線パターン７に接続さ
れた受動部品を厚膜法または薄膜法により形成すること
ができる。また、受動部品をチップ部品として基板３内
に搭載するようにしてもよい。
有する基板３は、図５に示されるように、基板内部に配
線パターン７と、スルーホール５とを有するものであっ
てもよい。そして、配線２は、スルーホール５を介して
グランドプレーン４や配線パターン７と接続され、また
スルーホール５を介して基板表面に形成された外部端子
６と接続される。例えば、配線シート上にチップを接続
する場合、電源プレーンやグランドプレーンに基板内の
配線パターン７を用いることにより、チップに電力を供
給することができる。また、図５の構造で配線部分を伝
搬する信号の周波数がＧＨｚオーダー未満の場合は、信
号配線をスルーホール５を介して基板表面の外部端子６
まで引き出してこれにより基板外部との接続に用いるこ
とができる。また、基板３内に配線パターン７に接続さ
れた受動部品を厚膜法または薄膜法により形成すること
ができる。また、受動部品をチップ部品として基板３内
に搭載するようにしてもよい。
【００１６】図６は、基板をキャビティを有する金属基
板３ａとした実施の形態を示す断面図であるが、グラン
ドプレーン以外の配線を基板外部に導出させる場合には
その導出部は図４と同様に絶縁しなければならない。ま
た、２枚の基板の内、一方のみを金属基板３ａとし、他
方をグランドプレーンを有するもしくはグランドプレー
ンを有しない基板とすることができる。さらに、キャビ
ティを有する金属基板３ａを１枚のみ用いて、配線シー
トをキャビティを塞ぐように金属基板３ａ上に貼着する
ようにしてもよい。図７は、二つのキャビティを有する
基板３の一方の基板にのみにグランドプレーン４が形成
されている例を示す断面図である。
板３ａとした実施の形態を示す断面図であるが、グラン
ドプレーン以外の配線を基板外部に導出させる場合には
その導出部は図４と同様に絶縁しなければならない。ま
た、２枚の基板の内、一方のみを金属基板３ａとし、他
方をグランドプレーンを有するもしくはグランドプレー
ンを有しない基板とすることができる。さらに、キャビ
ティを有する金属基板３ａを１枚のみ用いて、配線シー
トをキャビティを塞ぐように金属基板３ａ上に貼着する
ようにしてもよい。図７は、二つのキャビティを有する
基板３の一方の基板にのみにグランドプレーン４が形成
されている例を示す断面図である。
【００１７】以上の実施の形態にて説明した配線基板は
いずれも半導体チップの実装用の基板（パッケージ）と
して用いることのできるものである。図８は、本発明に
よる半導体装置の実施の形態を示す断面図である。本発
明の伝送線路構造を有する配線２の部分にチップ８の電
極がボンディングワイヤ９により接続されている。ま
た、チップ８はメッシュあるいは多孔シート１上に形成
したダイパッド１０にダイボンディングされている。ダ
イパッド１０は、絶縁物により形成することもできる
が、必要によりグランド配線として基板外部に引き出す
こともできる。チップ８に対する封止はキャビティを有
する二つの基板の接合と同時に行われている。この接合
および封止は、接着剤による接合、ガラス溶融による接
合等を用いることができるがその方法は特に限定されな
い。また、基板としてガラス−エポキシ基板等の樹脂積
層板を使用した場合にはプリプレグを介した熱圧着でも
よい。図９は、本発明による半導体装置の他の実施の形
態を示す断面図である。この実施に形態では、配線２と
チップ８のバンプ１１とを接続するフリップチップ接続
方式によりチップが搭載されている。この方式によれ
ば、図８の例に比較してより伝送特性が優れたものとな
る。
いずれも半導体チップの実装用の基板（パッケージ）と
して用いることのできるものである。図８は、本発明に
よる半導体装置の実施の形態を示す断面図である。本発
明の伝送線路構造を有する配線２の部分にチップ８の電
極がボンディングワイヤ９により接続されている。ま
た、チップ８はメッシュあるいは多孔シート１上に形成
したダイパッド１０にダイボンディングされている。ダ
イパッド１０は、絶縁物により形成することもできる
が、必要によりグランド配線として基板外部に引き出す
こともできる。チップ８に対する封止はキャビティを有
する二つの基板の接合と同時に行われている。この接合
および封止は、接着剤による接合、ガラス溶融による接
合等を用いることができるがその方法は特に限定されな
い。また、基板としてガラス−エポキシ基板等の樹脂積
層板を使用した場合にはプリプレグを介した熱圧着でも
よい。図９は、本発明による半導体装置の他の実施の形
態を示す断面図である。この実施に形態では、配線２と
チップ８のバンプ１１とを接続するフリップチップ接続
方式によりチップが搭載されている。この方式によれ
ば、図８の例に比較してより伝送特性が優れたものとな
る。
【００１８】図１０は、本発明による半導体装置の製造
方法の実施の形態を示す模式図である。図１０にはロー
ルトゥロールプロセスを示したが、これに限定はされ
ず、１単位ないし数単位に分割されたシートを枠に貼り
付けた状態で処理を行う所謂キャリアプロセスを採用す
ることもできる。図１０では、メッシュシートあるいは
多孔シート１がロールトゥロールで左のロールから右の
ロールに巻き取られる。図に示すように、シート巻上げ
ロール１３の牽引によりメッシュシートあるいは多孔シ
ート１はシート供給ロール１２から供給される。第１の
プロセスは、シートへの配線形成工程であり、上述した
ように厚膜印刷やめっきとフォトリソグラフィなどによ
って配線パターンが形成される。第２のプロセスは、チ
ップの接続工程であり、第１のプロセスで形成されたパ
ターン上にフリップチップボンディングやダイボンディ
グおよびワイヤボンディングが行われる。第３のプロセ
スはキャビティを有する基板のシート上下からの貼り合
わせ工程であり、このプロセスでチップに対する封止工
程も兼ねており、そしてこの工程により本発明の伝送線
路の構造が完成する。第４のプロセスは、貼り合わせた
基板外周部分でのシートの切り取り工程であり、ロール
巻きされた長尺のシートから作製された半導体装置を取
り出す。切り取りは打ち抜き加工が好適であるが、方法
は限定されない。以上の簡単なプロセスにより本発明の
低損失配線を有した半導体装置を作製することができ
る。
方法の実施の形態を示す模式図である。図１０にはロー
ルトゥロールプロセスを示したが、これに限定はされ
ず、１単位ないし数単位に分割されたシートを枠に貼り
付けた状態で処理を行う所謂キャリアプロセスを採用す
ることもできる。図１０では、メッシュシートあるいは
多孔シート１がロールトゥロールで左のロールから右の
ロールに巻き取られる。図に示すように、シート巻上げ
ロール１３の牽引によりメッシュシートあるいは多孔シ
ート１はシート供給ロール１２から供給される。第１の
プロセスは、シートへの配線形成工程であり、上述した
ように厚膜印刷やめっきとフォトリソグラフィなどによ
って配線パターンが形成される。第２のプロセスは、チ
ップの接続工程であり、第１のプロセスで形成されたパ
ターン上にフリップチップボンディングやダイボンディ
グおよびワイヤボンディングが行われる。第３のプロセ
スはキャビティを有する基板のシート上下からの貼り合
わせ工程であり、このプロセスでチップに対する封止工
程も兼ねており、そしてこの工程により本発明の伝送線
路の構造が完成する。第４のプロセスは、貼り合わせた
基板外周部分でのシートの切り取り工程であり、ロール
巻きされた長尺のシートから作製された半導体装置を取
り出す。切り取りは打ち抜き加工が好適であるが、方法
は限定されない。以上の簡単なプロセスにより本発明の
低損失配線を有した半導体装置を作製することができ
る。
【００１９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１１は、本発明の配線基板の一実施例を
示す断面図である。配線を形成するシートとして液晶ポ
リマー繊維を織り込んだ２００ｍｍ四方のメッシュシー
ト１ａを使用した。このメッシュシート１ａを外形２０
０ｍｍ□、内形１８０ｍｍ□、厚み１ｍｍの枠型に接着
剤で貼り付けた。枠にシートを貼り付けた理由は、シー
トのたわみによって形成する配線の形状および位置精度
が劣化することを防止するためである。次に、枠に貼り
付けられたシートをエポキシ系感光性樹脂ワニスに浸
漬、引き上げによりメッシュ表裏面にエポキシ系感光性
樹脂膜を形成した。このシートを乾燥、露光および現像
後、キュアして配線パターンとなるエポキシ樹脂パター
ンを形成した。
て説明する。図１１は、本発明の配線基板の一実施例を
示す断面図である。配線を形成するシートとして液晶ポ
リマー繊維を織り込んだ２００ｍｍ四方のメッシュシー
ト１ａを使用した。このメッシュシート１ａを外形２０
０ｍｍ□、内形１８０ｍｍ□、厚み１ｍｍの枠型に接着
剤で貼り付けた。枠にシートを貼り付けた理由は、シー
トのたわみによって形成する配線の形状および位置精度
が劣化することを防止するためである。次に、枠に貼り
付けられたシートをエポキシ系感光性樹脂ワニスに浸
漬、引き上げによりメッシュ表裏面にエポキシ系感光性
樹脂膜を形成した。このシートを乾燥、露光および現像
後、キュアして配線パターンとなるエポキシ樹脂パター
ンを形成した。
【００２０】次に、無電解Ｃｕめっき膜を該シート表裏
面に形成した後、エポキシ樹脂パターンおよびその外周
近傍が開口するようにレジストパターンを該シート表裏
面に形成した後、電解めっきによりエポキシ樹脂パター
ン表裏面および側面にＣｕ、Ｎｉ、Ａｕの順でめっき膜
を形成した。レジスト剥離後、Ｃｕ無電解めっき膜をエ
ッチングして、メッシュシート１ａ上にエポキシ樹脂パ
ターンを利用した配線２ａを形成した。なお、無電解Ｃ
ｕめっき工程では、ＣｕやＴｉスパッタ膜を上記シート
の表裏面に形成しても後の工程は同様にしてシート上に
エポキシ樹脂パターンを利用した金属配線が形成でき
る。スパッタを用いる場合、特にＴｉ、Ｃｕの連続スパ
ッタが、エポキシ樹脂と金属皮膜の密着性が良好であ
り、めっきの析出状態も良好であり、Ｔｉ、Ｃｕともに
ウエットエッチングが可能であるため、好適である。
面に形成した後、エポキシ樹脂パターンおよびその外周
近傍が開口するようにレジストパターンを該シート表裏
面に形成した後、電解めっきによりエポキシ樹脂パター
ン表裏面および側面にＣｕ、Ｎｉ、Ａｕの順でめっき膜
を形成した。レジスト剥離後、Ｃｕ無電解めっき膜をエ
ッチングして、メッシュシート１ａ上にエポキシ樹脂パ
ターンを利用した配線２ａを形成した。なお、無電解Ｃ
ｕめっき工程では、ＣｕやＴｉスパッタ膜を上記シート
の表裏面に形成しても後の工程は同様にしてシート上に
エポキシ樹脂パターンを利用した金属配線が形成でき
る。スパッタを用いる場合、特にＴｉ、Ｃｕの連続スパ
ッタが、エポキシ樹脂と金属皮膜の密着性が良好であ
り、めっきの析出状態も良好であり、Ｔｉ、Ｃｕともに
ウエットエッチングが可能であるため、好適である。
【００２１】次に、上述したエポキシ樹脂パターンを利
用した配線２ａを形成したメッシュシート１ａを利用し
て、このシートを上下からキャビティを有する外形１１
０ｍｍ□、内形９５ｍｍ□のＦＲ−５ガラス−エポキシ
基板３ｂと外形１００ｍｍ□、内形９５ｍｍ□のＦＲ−
５ガラス−エポキシ基板３ｂで挟んで、図１１に示す空
中配線平衡型マイクロストリップラインを製造した。上
下の基板にはグランドプレーン４を設けた。上下の基板
は接着剤により接合し、最後に基板外周のメッシューシ
ートを切断した。図１１の基板の構造で、下部基板の方
が上部基板よりも大きくしているのは、基板外部に引き
出されたパッド１４を外部接続および検査パッドとして
使用するためである。このパッド１４を用いて、製造し
た伝送線路の損失を測定したところ、３０ＧＨｚで０．
１ｄＢ／ｃｍ以下と高周波線路として使用するのに十分
な特性が得られた。
用した配線２ａを形成したメッシュシート１ａを利用し
て、このシートを上下からキャビティを有する外形１１
０ｍｍ□、内形９５ｍｍ□のＦＲ−５ガラス−エポキシ
基板３ｂと外形１００ｍｍ□、内形９５ｍｍ□のＦＲ−
５ガラス−エポキシ基板３ｂで挟んで、図１１に示す空
中配線平衡型マイクロストリップラインを製造した。上
下の基板にはグランドプレーン４を設けた。上下の基板
は接着剤により接合し、最後に基板外周のメッシューシ
ートを切断した。図１１の基板の構造で、下部基板の方
が上部基板よりも大きくしているのは、基板外部に引き
出されたパッド１４を外部接続および検査パッドとして
使用するためである。このパッド１４を用いて、製造し
た伝送線路の損失を測定したところ、３０ＧＨｚで０．
１ｄＢ／ｃｍ以下と高周波線路として使用するのに十分
な特性が得られた。
【００２２】また、図１２に示すように、上述のエポキ
シ樹脂パターンを利用した配線２ａを有するメッシュシ
ート１ａにＧａＡｓ製ＬＳＩチップ８ａを半田ボール１
１ａを用いてフリップチップ接続した。このチップを接
続したメッシュシート１ａを上下からキャビティを有す
る前記ＦＲ−５ガラス−エポキシ基板３ｂで挟んで、空
中伝送線路を有する半導体装置を作製した。上下の基板
は、プリプレグを介して１５０から２００℃の温度で熱
圧着して接合および封止を行い、最後に基板外周のメッ
シュシートを切断した。チップ８ａの各電極は、メッシ
ュシート上に形成された、電源線およびグランド線を介
して基板上のそれぞれのパッド１４に接続されている。
このチップを動作させたところ、十分な応答速度が得ら
れた。
シ樹脂パターンを利用した配線２ａを有するメッシュシ
ート１ａにＧａＡｓ製ＬＳＩチップ８ａを半田ボール１
１ａを用いてフリップチップ接続した。このチップを接
続したメッシュシート１ａを上下からキャビティを有す
る前記ＦＲ−５ガラス−エポキシ基板３ｂで挟んで、空
中伝送線路を有する半導体装置を作製した。上下の基板
は、プリプレグを介して１５０から２００℃の温度で熱
圧着して接合および封止を行い、最後に基板外周のメッ
シュシートを切断した。チップ８ａの各電極は、メッシ
ュシート上に形成された、電源線およびグランド線を介
して基板上のそれぞれのパッド１４に接続されている。
このチップを動作させたところ、十分な応答速度が得ら
れた。
【００２３】また、メッシュシートに形成された配線上
にコンデンサ、抵抗、インダクタ、バンドパスフィルタ
ー等の受動素子を搭載あるいは形成することは、パッケ
ージとしての性能をより高めることができる。受動素子
を搭載あるいは形成する部分はキャビティ内部あるいは
外部共に可能であるが、図１２に示すようにキャビティ
の外部に調整用の受動素子１５を設けることにより、封
止後においても素子の付け替えあるいはトリミングによ
り回路の調整を行うことができる。
にコンデンサ、抵抗、インダクタ、バンドパスフィルタ
ー等の受動素子を搭載あるいは形成することは、パッケ
ージとしての性能をより高めることができる。受動素子
を搭載あるいは形成する部分はキャビティ内部あるいは
外部共に可能であるが、図１２に示すようにキャビティ
の外部に調整用の受動素子１５を設けることにより、封
止後においても素子の付け替えあるいはトリミングによ
り回路の調整を行うことができる。
【００２４】
【発明の効果】以上説明したように、本発明の配線基板
は、伝送線路をメッシュシートあるいは多孔シート上に
形成された配線とキャビティを有し該キャビティ底部に
グランドプレーンを有する１ないし２の基板から構成し
たものであるので、簡単な工程で、低損失な、すなわち
伝送特性に優れた伝送線路を有する配線基板を提供する
ことができる。また、この配線基板を半導体チップの実
装用基板として用いるときには、伝送特性に優れたパッ
ケージを提供することができる。さらに、本発明の半導
体装置の製造方法によれば、封止工程と伝送線路の形成
工程とを同時に行うことができるため、低コストで伝送
特性に優れた半導体装置を提供することが可能になる。
は、伝送線路をメッシュシートあるいは多孔シート上に
形成された配線とキャビティを有し該キャビティ底部に
グランドプレーンを有する１ないし２の基板から構成し
たものであるので、簡単な工程で、低損失な、すなわち
伝送特性に優れた伝送線路を有する配線基板を提供する
ことができる。また、この配線基板を半導体チップの実
装用基板として用いるときには、伝送特性に優れたパッ
ケージを提供することができる。さらに、本発明の半導
体装置の製造方法によれば、封止工程と伝送線路の形成
工程とを同時に行うことができるため、低コストで伝送
特性に優れた半導体装置を提供することが可能になる。
【図１】本発明の配線基板の一実施の形態を示す分解斜
視図。
視図。
【図２】本発明の配線基板の一実施の形態を示す断面
図。
図。
【図３】本発明の配線基板の一実施の形態を示す断面
図。
図。
【図４】本発明の配線基板の一実施の形態を示す断面
図。
図。
【図５】本発明の配線基板の一実施の形態を示す断面
図。
図。
【図６】本発明の配線基板の一実施の形態を示す断面
図。
図。
【図７】本発明の配線基板の一実施の形態を示す断面
図。
図。
【図８】本発明の半導体装置の一実施の形態を示す断面
図。
図。
【図９】本発明の半導体装置の一実施の形態を示す断面
図。
図。
【図１０】本発明の半導体装置の製造方法の一実施の形
態を示すロールトゥロールプロセスの模式図。
態を示すロールトゥロールプロセスの模式図。
【図１１】本発明の配線基板の一実施例を示す断面図。
【図１２】本発明の半導体装置の一実施例を示す断面
図。
図。
１ メッシュシートあるいは多孔シート １ａ メッシュシート ２ 配線 ２ａ エポキシ樹脂パターンを利用した配線 ３ キャビティを有する基板 ３ａ キャビティを有する金属基板 ３ｂ ＦＲ−５ガラス−エポキシ基板 ４ グランドプレーン ５ スルーホール ６ 外部端子 ７ 配線パターン ８ チップ ８ａ ＧａＡｓ製ＬＳＩチップ ９ ボンディングワイヤ １０ ダイパッド １１ バンプ １１ａ 半田ボール １２ シート供給ロール １３ シート巻き上げロール １４ パッド １５ 受動素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 AA05 AA11 AA16 AA18 BB02 BB03 BB12 BB13 BB22 BB25 BB63 BB75 CC02 CC04 CC06 CD23 CD32 EE11 EE31
Claims (18)
- 【請求項１】 伝送線路を構成する配線を有する絶縁性
のメッシュシートあるいは多孔シートと、キャビティが
形成された基板と、を有し、前記キャビティを塞ぐよう
に前記基板上に前記メッシュシートあるいは多孔シート
が貼着されていることを特徴とする配線基板。 - 【請求項２】 伝送線路を構成する配線を有する絶縁性
のメッシュシートあるいは多孔シートと、キャビティが
形成された２枚の基板と、を有し、前記２枚の基板が前
記メッシュシートあるいは多孔シートを挟み込んで前記
キャビティ同士が向き合うように貼り合わされているこ
とを特徴とする配線基板。 - 【請求項３】 前記基板、および、前記２枚の基板は絶
縁性材料により形成され、かつ、前記基板のキャビティ
の底面、または、前記２枚の基板のうちの少なくとも一
方の基板のキャビティの底面にはグランドプレーンが形
成されていることを特徴とする請求項１または請求項２
記載の配線基板。 - 【請求項４】 底面にグランドプレーンが形成されてい
る前記キャビティの側面にもグランドプレーンが形成さ
れていることを特徴とする請求項３記載の配線基板。 - 【請求項５】 前記基板は、少なくとも表面が金属によ
り構成されていることを特徴とする請求項１あるいは請
求項２記載の配線基板。 - 【請求項６】 前記配線は、前記メッシュシートあるい
は多孔シートの表裏面に同一パターンで形成され、前記
メッシュシートあるいは多孔シートに形成された貫通孔
を介して導通されていることを特徴とする請求項１また
は２記載の配線基板。 - 【請求項７】 前記メッシュシートあるいは多孔シート
には、伝送線路を構成する配線の外に、グランド配線お
よび電源配線となる配線も形成されていることを特徴と
する請求項１または２記載の配線基板。 - 【請求項８】 前記配線は、前記基板に形成されたスル
ーホールを介して基板表面に形成された端子と接続され
ていることを特徴とする請求項２または７記載の配線基
板。 - 【請求項９】 前記基板内、または、前記２枚の基板の
うちの少なくとも一方内には、配線パターンが形成さ
れ、該配線パターンは基板内に形成されたスルーホール
を介して基板表面に形成された端子と接続されているこ
とを特徴とする請求項１または２記載の配線基板。 - 【請求項１０】 前記メッシュシートあるいは多孔シー
トには、薄膜受動部品または厚膜受動部品が形成されて
いることを特徴とする請求項１または２記載の配線基
板。 - 【請求項１１】 前記メッシュシートあるいは多孔シー
トには、チップ受動部品が搭載されていることを特徴と
する請求項１または２記載の配線基板。 - 【請求項１２】 前記２枚の基板は、一方の基板の外形
サイズが他方のそれより大きく形成されており、該２枚
の基板が貼り合わされた際に外形サイズが大きい方の基
板表面上に形成される露出部分に、前記メッシュシート
あるいは多孔シートに形成された受動部品、若しくは、
前記メッシュシートあるいは多孔シートに搭載された受
動部品が配置されていることを特徴とする請求項２、１
０または１１記載の配線基板。 - 【請求項１３】 請求項１〜１２の内のいずれか１項に
記載された配線基板の配線に半導体チップの電極が接続
されていることを特徴とする半導体装置。 - 【請求項１４】 前記半導体チップが、貼り合わされた
２枚の基板によって形成されるキャビティ内に気密に封
止されていることを特徴とする請求項１３記載の半導体
装置。 - 【請求項１５】 請求項１３に記載された半導体装置の
製造方法であって、 （１）メッシュシートあるいは多孔シートに配線を設け
て配線シートを形成する工程と、 （２）前記配線シートの配線と半導体チップの電極とを
接続する工程と、 （３）キャビティが形成された基板上に、前記キャビテ
ィ上に前記半導体チップが位置するように、前記配線シ
ートを貼り付けるか、あるいは、キャビティが形成され
た２枚の基板同士を、キャビティ同士が向き合うように
して、前記配線シートを挟み込んで、貼り合わせること
により、基板上に半導体チップを搭載する工程と、を有
することを特徴とする半導体装置の製造方法。 - 【請求項１６】 前記第（３）の工程における２枚の基
板を貼り合わせる工程が、前記半導体チップを気密封止
する工程であることを特徴とする請求項１５記載の半導
体装置の製造方法。 - 【請求項１７】 前記メッシュシートあるいは多孔シー
トには長尺のシートが用いられ、前記第（３）の工程の
後、１単位毎に半導体装置が長尺のシートから切り出さ
れることを特徴とする請求項１５記載の半導体装置の製
造方法。 - 【請求項１８】 前記メッシュシートあるいは多孔シー
トには、１単位毎または複数単位毎に枠体に保持された
シートが用いられることを特徴とする請求項１５記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13213899A JP3389985B2 (ja) | 1999-05-13 | 1999-05-13 | 配線基板、半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13213899A JP3389985B2 (ja) | 1999-05-13 | 1999-05-13 | 配線基板、半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323802A true JP2000323802A (ja) | 2000-11-24 |
| JP3389985B2 JP3389985B2 (ja) | 2003-03-24 |
Family
ID=15074261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13213899A Expired - Fee Related JP3389985B2 (ja) | 1999-05-13 | 1999-05-13 | 配線基板、半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3389985B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180371A (ja) * | 2005-12-28 | 2007-07-12 | Hitachi Cable Ltd | 基板及び電子モジュール |
| JP2008227052A (ja) * | 2007-03-12 | 2008-09-25 | Hitachi Cable Ltd | フレキシブルプリント配線板 |
| JP2008545259A (ja) * | 2005-06-30 | 2008-12-11 | シーメンス アクチエンゲゼルシヤフト | 深彫り加工によってハーフシェルに形成されたプリント基板の形態のハードウェア保護部 |
-
1999
- 1999-05-13 JP JP13213899A patent/JP3389985B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008545259A (ja) * | 2005-06-30 | 2008-12-11 | シーメンス アクチエンゲゼルシヤフト | 深彫り加工によってハーフシェルに形成されたプリント基板の形態のハードウェア保護部 |
| JP4740326B2 (ja) * | 2005-06-30 | 2011-08-03 | シーメンス アクチエンゲゼルシヤフト | 深彫り加工によってハーフシェルに形成されたプリント基板の形態のハードウェア保護部 |
| JP2007180371A (ja) * | 2005-12-28 | 2007-07-12 | Hitachi Cable Ltd | 基板及び電子モジュール |
| JP2008227052A (ja) * | 2007-03-12 | 2008-09-25 | Hitachi Cable Ltd | フレキシブルプリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3389985B2 (ja) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998308B2 (en) | Substrate for carrying a semiconductor chip and a manufacturing method thereof | |
| US6710682B2 (en) | Surface acoustic wave device, method for producing the same, and circuit module using the same | |
| US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
| JP4049239B2 (ja) | 表面弾性波素子を含む高周波モジュール部品の製造方法 | |
| JP6311724B2 (ja) | 電子部品モジュール | |
| US8345438B2 (en) | Electronic part module and method of making the same | |
| JP3649183B2 (ja) | フィルタ回路装置及びその製造方法 | |
| JP6408540B2 (ja) | 無線モジュール及び無線モジュールの製造方法 | |
| JPH11127055A (ja) | 複合電子部品 | |
| JP4137356B2 (ja) | 表面弾性波素子を含む高周波モジュール部品の製造方法 | |
| KR20000010953A (ko) | 반도체장치, 필름 캐리어 테이프 및 이들의 제조방법 | |
| KR20050096851A (ko) | 회로 장치 및 그 제조 방법 | |
| JP2002110717A (ja) | 回路装置の製造方法 | |
| US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
| JP2018201248A (ja) | 無線モジュール | |
| US6781484B2 (en) | SAW filter module capable of being easily miniaturized | |
| JP3389985B2 (ja) | 配線基板、半導体装置およびその製造方法 | |
| JP2001119120A (ja) | フレキシブル配線板パッケージ及びその製造方法 | |
| JP3659439B2 (ja) | 表面実装型電子部品 | |
| US7541721B2 (en) | Acoustic wave device | |
| JP2004056115A (ja) | 多層配線基板 | |
| CN112969279A (zh) | 一种集成陶瓷薄膜电路的印制电路板及其制造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |