JP2000319799A - めっき装置用検出器 - Google Patents

めっき装置用検出器

Info

Publication number
JP2000319799A
JP2000319799A JP11127276A JP12727699A JP2000319799A JP 2000319799 A JP2000319799 A JP 2000319799A JP 11127276 A JP11127276 A JP 11127276A JP 12727699 A JP12727699 A JP 12727699A JP 2000319799 A JP2000319799 A JP 2000319799A
Authority
JP
Japan
Prior art keywords
film
cathode electrodes
wafer
contact
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11127276A
Other languages
English (en)
Other versions
JP3285007B2 (ja
Inventor
Hiroaki Tachibana
裕昭 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12727699A priority Critical patent/JP3285007B2/ja
Priority to US09/562,899 priority patent/US6597182B1/en
Publication of JP2000319799A publication Critical patent/JP2000319799A/ja
Application granted granted Critical
Publication of JP3285007B2 publication Critical patent/JP3285007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205Measuring contact resistance of connections, e.g. of earth connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 カソード電極を複数有する場合であっても、
コンタクト異常のカソード電極を特定することができ、
所望のめっきの膜厚分布を得ることができるめっき装置
用検出器を提供する。 【解決手段】 被めっき物に負電位を印加する複数のカ
ソード電極5と、ウエハ1と、ウエハ1上に複数個に分
離して形成された金属膜2と、各金属膜2とそれに対応
する各カソード電極5との接触抵抗を測定する測定手段
とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、カソード電極と被
めっき物のコンタクトポイントとを複数個有するめっき
装置のめっき装置用検出器に関し、特に、複数のカソー
ド電極の接触抵抗異常の測定に好適なめっき装置用検出
器に関する。
【0002】
【従来の技術】半導体製造工程におけるCuのダマシン
配線形成プロセスにおいては、めっき工程の後工程にあ
たるCMP工程において、同心円状のめっきの膜厚分布
が所望されており、この要求を満たすため、Cuめっき
装置のカソード電極は多点化が進行している。
【0003】
【発明が解決しようとする課題】しかし、Cuめっきの
膜厚面内分布は、各カソード電極とウエハとの間の接触
抵抗のバラツキに大きく依存するため、カソード電極数
が増加するに伴い、めっきの膜厚面内分布の制御は困難
になるという問題点がある。
【0004】この問題点を解決するためには、各カソー
ド電極とウエハとの間の接触抵抗を測定し、管理するこ
とが必要になる。
【0005】しかしながら、現状の測定方法では、金属
膜が全面に被覆されているウエハを使用しているため、
ウエハと全てのカソード電極との間の接触抵抗を1点の
みでしか測定することができず、不具合のあるカソード
電極の位置を特定することが不可能であるという問題点
がある。
【0006】このことから、多数のカソード電極を有す
るCuめっき装置において、コンタクト異常のカソード
電極を特定する方法及び装置の必要性が生じている。
【0007】本発明はかかる問題点に鑑みてなされたも
のであって、カソード電極を複数有する場合であって
も、コンタクト異常のカソード電極を特定することがで
き、所望のめっきの膜厚分布を得ることができるめっき
装置用検出器を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明に係るめっき装置
用検出器は、被めっき物に負電位を印加する複数のカソ
ード電極と、ウエハと、前記ウエハ上に複数個に分離し
て形成された金属膜と、前記各金属膜とそれに対応する
各カソード電極との接触抵抗を測定する測定手段とを有
することを特徴とする。
【0009】この場合、前記各金属膜はそれに対応する
各カソード電極に接触させる各コンタクトポイントと、
前記コンタクトポイントにおける前記各カソード電極の
接触抵抗を測定する各測定ポイントとを有することが好
ましい。
【0010】また、前記ウエハと前記金属膜との間には
1又は複数の膜が形成されていることが好ましい。
【0011】更に、前記金属膜は1又は複数層からなる
ことが好ましい。
【0012】更にまた、前記ウエハはSiからなること
が好ましい。
【0013】また、前記金属膜はTa、TaN、Ti及
びTiNからなる群から選択された少なくとも1種から
なることが好ましい。
【0014】更に、前記膜はCu、Al、AlCu及び
Wからなる群から選択された少なくとも1種からなるこ
とが好ましい。
【0015】本発明においては、ウエハ上に複数に分離
して形成された金属膜と、各金属膜とそれに対応する各
カソード電極との接触抵抗を測定する測定手段とを有す
ることにより、被めっき物に負電位を印加させる複数の
カソード電極について、カソード電極毎に接触抵抗を測
定することができるため、コンタクト異常のカソード電
極を検出することができる。このため、めっきの膜厚面
内分布の制御性を向上させることができ、所望の膜厚分
布のめっき膜を得ることができる。
【0016】
【発明の実施の形態】以下、本発明の実施例に係るめっ
き装置用検出器について添付の図面を参照して詳細に説
明する。図1は本発明の第1実施例に係るめっき装置用
検出器を示す正面図であり、図2は図1のA−A線によ
る断面図である。
【0017】本実施例では、図1に示すように、円板状
のウエハ1の上に金属膜2が直径方向に半径よりも短い
長さに形成され、この金属膜2が放射状に一定間隔でカ
ソード電極5と同数配置されている。また、この金属膜
2には、ウエハ1の中心方向の端部に測定ポイント4が
形成され、ウエハ1の外周方向側の端部(外縁部)にコ
ンタクトポイント3が形成されている。このコンタクト
ポイント3には、図2に示すように、カソード電極5が
接する。また、各金属膜2と各カソード電極5との接触
抵抗を測定する測定手段(図示せず)を有している。
【0018】本実施例においては、カソード電極5及び
金属膜2の抵抗値が既知のものであれば、各カソード電
極5とそれに対応する各測定ポイント4との間の抵抗を
測定手段により測定することにより、各コンタクトポイ
ント3の接触抵抗を算出することができる。即ち、本実
施例のめっき装置用検出器においては、複数のカソード
電極5のうち、コンタクト異常のカソード電極5を検出
することが可能となり、その結果、めっきの膜厚面内分
布の制御性を向上させることができる。
【0019】本発明の第2実施例について図3及び図4
を参照して詳細に説明する。なお、図1及び図2に示す
第1実施例と同一構成物には同一符号を付しその詳細な
説明は省略する。図3は本発明の第2実施例に係るめっ
き装置用検出器を示す正面図であり、図4は図3のB−
B線による断面図である。
【0020】本実施例においては、第1実施例と比較し
て、ウエハ1に相当する部分及び金属膜2の上に膜が形
成されていることが異なり、それ以外の構成は第1実施
例と同様の構成である。本実施例においては、図3及び
図4に示すように、円板状のSi基板6の上にSiO2
膜7が形成されている。このSiO2膜7の上にはTa
膜8が形成されている。このTa膜8の上にはCuシー
ド膜9が直径方向に半径よりも短く形成され、このCu
シード膜9は放射状に一定間隔でカソード電極5と同数
配置されている。各Cuシード膜9の上にはCuめっき
膜10が形成されている。このCuめっき膜10には、
Si基板6の中心方向側の端部に測定ポイント4が形成
され、外周方向側の端部にはコンタクトポイント3が形
成されている。このコンタクトポイント3には図4に示
すように、カソード電極5が接続される。また、各金属
膜2と各カソード電極5との接触抵抗を測定する測定手
段(図示せず)を有している。
【0021】本実施例におけるコンタクト異常のカソー
ド電極の検出方法について説明する。先ず、各カソード
電極5の抵抗値R1及び各コンタクトポイント3とそれ
に対応する各測定ポイント4との間の抵抗値R2を個別
に測定する。次に、各カソード電極5とそれに対応する
各Cuめっき膜10とがコンタクトした状態で、各カソ
ード電極5とそれに対応する各測定ポイント4との間の
抵抗値R3を測定手段により測定する。各コンタクトポ
イント3の接触抵抗値をR4とするとき、接触抵抗値R4
は各々の抵抗値と下記数式1の関係を満足する。
【0022】
【数1】R4=R3−(R1+R2
【0023】この数式1により、各コンタクトポイント
3の接触抵抗値R4を求めることができる。
【0024】夫々の抵抗値の測定を全てのカソード電極
5及び測定ポイント4について行い、コンタクトポイン
ト3の接触抵抗値R4が極端に大きい場所が、コンタク
ト異常のカソード電極5であると判定することができ
る。このコンタクト異常のカソード電極5の箇所を修正
することにより、めっきの膜厚面内分布の制御が可能と
なる。
【0025】めっきの膜厚面内分布は、各カソード電極
5とそれに対応する各コンタクトポイント3との接触抵
抗のバラツキが支配的なものであり、コンタクト異常で
あるカソード電極5の検出がめっきの膜厚面内分布の制
御性に影響を与える。即ち、本実施例の複数のカソ−ド
電極5を有するめっき装置用検出器において、コンタク
ト異常のカソード電極5を検出することが可能となり、
めっきの膜厚面内分布の制御性を向上させることができ
る。
【0026】本実施例に係るめっき装置用検出器の製造
方法について図3及び4を参照して詳細に説明する。先
ず、図4に示すように、Si基板6の表面上に、SiO
2膜7を例えば、CVD法により形成する。次に、この
SiO2膜7上にTa膜8及びCuシード膜9を順次、
例えば、スパッタ法により成膜する。次に、このCuシ
ード膜9を下地膜として、この上に例えば、電界めっき
法により、Cuめっき膜10を成膜する。次に、図3に
示すように、Ta膜8上に金属膜2を直径方向に半径よ
りも短い長さで放射状に一定間隔でカソード電極5と同
数配置される金属膜2の形成予定形状に耐酸性テープで
Cuめっき膜10表面をマスキングする。この耐酸性テ
ープは、めっき装置が保有するカソード電極5と同数で
あり、全て同一形状であることが望ましい。次に、例え
ば、過硫酸アンモニウム水溶液又は硝酸等のCuエッチ
ャントを使用してウエットエッチングを行う。次に、十
分に洗浄した後、耐酸性テープを剥離する。これらの工
程により図3に示される本実施例のめっき装置用検出器
を形成することができる。
【0027】本発明の第3実施例について図5及び図6
を参照して詳細に説明する。なお、図1及び図2に示す
第1実施例と同一構成物には同一符号を付しその詳細な
説明は省略する。図5は本発明の第3実施例に係るめっ
き装置用検出器を示す正面図であり、図6は図5のC−
C線による断面図である。
【0028】本実施例においては、第2実施例と比較し
て、Ta膜8がTiとTiNとの積層膜であるTi/T
iN膜11であり、Cuシード膜9とCuめっき膜10
とがAl膜12である点で異なり、それ以外は第2実施
例と同様の構成である。
【0029】本実施例に係るめっき装置用検出器の製造
方法について図5及び図6を参照して詳細に説明する。
先ず、Si基板6の表面上に、SiO2膜7を例えば、
CVD法により形成する。次に、SiO2膜7上にTi
/TiN膜11を例えば、スパッタ法により成膜する。
次に、このTi/TiN膜11の上にAl膜12を例え
ば、スパッタ法により成膜する。このAl膜12の表面
上に、図5に示すように、直径方向に半径よりも短い長
さで放射状に一定間隔で配置される形状のフォトレジス
トパターンを形成する。このフォトレジストパターンに
より形成されるものは、めっき装置が保有するカソード
電極5と同数であり、また全て同一形状であることが望
ましい。次に、Al膜12のドライエッチによりフォト
レジストパターンをAl膜12に転写し、フォトレジス
トパターンを例えば、有機剥離液又はプラズマアッシン
グで除去する。これらの工程により図5に示される本実
施例のめっき装置用検出器を形成することができる。
【0030】本実施例においては、第2実施例と同様
に、測定手段により各抵抗値の測定を全てのカソード電
極5及び測定ポイント4について行い、コンタクトポイ
ント3の接触抵抗値R4が極端に大きい場所が、コンタ
クト異常のカソード電極5であると判定することができ
る。このコンタクト異常のカソード電極5の箇所を修正
することにより、めっきの膜厚面内分布の制御が可能と
なる。
【0031】上述の第2実施例及び第3実施例において
は、膜として、Ta膜8又はTi及びTiNの積層膜で
あるTi/TiN膜11としたが、TaN膜とすること
もできる。また、金属膜2として、Cu膜10又はAl
膜12としたが、AlCu膜又はW膜とすることもでき
る。
【0032】
【発明の効果】以上詳述したように本発明においては、
ウエハ上に複数に分離して形成された金属膜と、各金属
膜とそれに対応する各カソード電極との接触抵抗を測定
する測定手段とを有することにより、被めっき物に負電
位を印加させる複数のカソード電極について、カソード
電極毎に接触抵抗を測定することができるため、コンタ
クト異常のカソード電極を検出することができる。この
ため、めっきの膜厚面内分布の制御性を向上させること
ができ、所望の膜厚分布のめっき膜を得ることができ
る。
【図面の簡単な説明】
【図1】本発明の第1実施例に係るめっき装置用検出器
を示す正面図である。
【図2】図1のA−A線による断面図である。
【図3】本発明の第2実施例に係るめっき装置用検出器
を示す正面図である。
【図4】図3のB−B線による断面図である。
【図5】本発明の第3実施例に係るめっき装置用検出器
を示す正面図である。
【図6】図5のC−C線による断面図である。
【符号の説明】
1;ウエハ 2;金属膜 3;コンタクトポイント 4;測定ポイント 5;カソード電極 6;Si基板 7;SiO2膜 8;Ta膜 9;Cuシード膜 10;Cuめっき膜 11;Ti/TiN膜 12;Al膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 被めっき物に負電位を印加する複数のカ
    ソード電極と、ウエハと、前記ウエハ上に複数個に分離
    して形成された金属膜と、前記各金属膜とそれに対応す
    る各カソード電極との接触抵抗を測定する測定手段とを
    有することを特徴とするめっき装置用検出器。
  2. 【請求項2】 前記各金属膜はそれに対応する各カソー
    ド電極に接触させる各コンタクトポイントと、前記コン
    タクトポイントにおける前記各カソード電極の接触抵抗
    を測定する各測定ポイントとを有することを特徴とする
    請求項1に記載のめっき装置用検出器。
  3. 【請求項3】 前記ウエハと前記金属膜との間には1又
    は複数の膜が形成されていることを特徴とする請求項1
    又は2に記載のめっき装置用検出器。
  4. 【請求項4】 前記金属膜は1又は複数層からなること
    を特徴とする請求項1乃至3のいずれか1項に記載のめ
    っき装置用検出器。
  5. 【請求項5】 前記ウエハはSiからなることを特徴と
    する請求項1乃至4のいずれか1項に記載のめっき装置
    用検出器。
  6. 【請求項6】 前記金属膜はTa、TaN、Ti及びT
    iNからなる群から選択された少なくとも1種からなる
    ことを特徴とする請求項1乃至5のいずれか1項に記載
    のめっき装置用検出器。
  7. 【請求項7】 前記膜はCu、Al、AlCu及びWか
    らなる群から選択された少なくとも1種からなることを
    特徴とする請求項3乃至6のいずれか1項に記載のめっ
    き装置用検出器。
JP12727699A 1999-05-07 1999-05-07 めっき装置用検出器 Expired - Fee Related JP3285007B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12727699A JP3285007B2 (ja) 1999-05-07 1999-05-07 めっき装置用検出器
US09/562,899 US6597182B1 (en) 1999-05-07 2000-05-02 Detector for detecting contact resistance anomaly of cathode electrode in electroplating machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12727699A JP3285007B2 (ja) 1999-05-07 1999-05-07 めっき装置用検出器

Publications (2)

Publication Number Publication Date
JP2000319799A true JP2000319799A (ja) 2000-11-21
JP3285007B2 JP3285007B2 (ja) 2002-05-27

Family

ID=14955987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12727699A Expired - Fee Related JP3285007B2 (ja) 1999-05-07 1999-05-07 めっき装置用検出器

Country Status (2)

Country Link
US (1) US6597182B1 (ja)
JP (1) JP3285007B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015200017A (ja) * 2014-03-31 2015-11-12 株式会社荏原製作所 めっき装置、および基板ホルダの電気接点の電気抵抗を決定する方法
CN108344897A (zh) * 2017-01-24 2018-07-31 株式会社荏原制作所 镀覆装置、基板架以及电阻测定模块
JP2018119176A (ja) * 2017-01-24 2018-08-02 株式会社荏原製作所 めっき装置、基板ホルダ、抵抗測定モジュール、および基板ホルダを検査する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084648B2 (en) * 2004-09-29 2006-08-01 Agere Systems Inc. Semiconductor testing
US8493074B2 (en) * 2008-04-25 2013-07-23 Ident Technology Ag Electrode system for proximity detection and hand-held device with electrode system
KR101640328B1 (ko) * 2011-09-07 2016-07-15 도요타지도샤가부시키가이샤 반도체 장치 및 그 제조 방법
US9631919B2 (en) * 2013-06-12 2017-04-25 Applied Materials, Inc. Non-contact sheet resistance measurement of barrier and/or seed layers prior to electroplating

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4120759A (en) * 1976-08-10 1978-10-17 New Nippon Electric Company, Ltd. Constant current density plating method
JPS5912026B2 (ja) * 1977-10-14 1984-03-19 株式会社日立製作所 サイリスタ
JPS5650523A (en) * 1979-10-01 1981-05-07 Mitsubishi Electric Corp Power semiconductor device
US5024746A (en) * 1987-04-13 1991-06-18 Texas Instruments Incorporated Fixture and a method for plating contact bumps for integrated circuits
US5273642A (en) * 1992-04-21 1993-12-28 Itt Corporation Apparatus and method for electroplating wafers
JPH11307481A (ja) * 1998-04-24 1999-11-05 Sony Corp 電解めっき装置および電解めっき方法
US6103085A (en) * 1998-12-04 2000-08-15 Advanced Micro Devices, Inc. Electroplating uniformity by diffuser design
US6300242B1 (en) * 1999-04-28 2001-10-09 Matsuhita Electronics Corporation Semiconductor device and method of fabricating the same
JP2000315778A (ja) * 1999-04-30 2000-11-14 Hitachi Ltd 半導体集積回路装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015200017A (ja) * 2014-03-31 2015-11-12 株式会社荏原製作所 めっき装置、および基板ホルダの電気接点の電気抵抗を決定する方法
CN108344897A (zh) * 2017-01-24 2018-07-31 株式会社荏原制作所 镀覆装置、基板架以及电阻测定模块
JP2018119176A (ja) * 2017-01-24 2018-08-02 株式会社荏原製作所 めっき装置、基板ホルダ、抵抗測定モジュール、および基板ホルダを検査する方法
JP2021105220A (ja) * 2017-01-24 2021-07-26 株式会社荏原製作所 めっき装置、基板ホルダ、抵抗測定モジュール、および基板ホルダを検査する方法
JP7127184B2 (ja) 2017-01-24 2022-08-29 株式会社荏原製作所 めっき装置、基板ホルダ、抵抗測定モジュール、および基板ホルダを検査する方法

Also Published As

Publication number Publication date
US6597182B1 (en) 2003-07-22
JP3285007B2 (ja) 2002-05-27

Similar Documents

Publication Publication Date Title
US6231743B1 (en) Method for forming a semiconductor device
JP3285007B2 (ja) めっき装置用検出器
US20080218749A1 (en) Metal comb structures, methods for their fabrication and failure analysis
US20100252440A1 (en) Electroplating on ultra-thin seed layers
US7268431B2 (en) System for and method of forming via holes by use of selective plasma etching in a continuous inline shadow mask deposition process
US6436246B1 (en) Collimated sputter deposition monitor using sheet resistance
US4111775A (en) Multilevel metallization method for fabricating a metal oxide semiconductor device
US20030186473A1 (en) Electrical print resolution test die
US8419892B2 (en) Plasma process detecting sensor
JP2021097106A (ja) 静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法
JPH09252038A (ja) プラズマ損傷評価装置及びプラズマ損傷評価方法
US20030168345A1 (en) In-situ monitor seed for copper plating
KR20240058804A (ko) 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법
JP2001230310A (ja) 静電チャック評価装置及び静電チャック評価方法
KR100450979B1 (ko) 플라즈마 진단용 웨이퍼 제조 방법
JPS6282305A (ja) 鍍膜厚測定用モニタパタ−ン
US20230012414A1 (en) Edge removal for through-resist plating
JPH04296037A (ja) 半導体製造装置
JP4306983B2 (ja) コンタクト抵抗検査用素子
KR20050118464A (ko) 금속배선의 배리어 메탈층 신뢰성 평가 방법
JP2993468B2 (ja) スパッタエッチモニタ方法およびスパッタエッチモニタ用基板
KR100613344B1 (ko) 반도체 소자의 제조 방법
JPH05211242A (ja) 半導体装置およびその製造方法
TW502362B (en) Semiconductor device capable of detecting defects of gate contact
JP2797351B2 (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees