JP2993468B2 - スパッタエッチモニタ方法およびスパッタエッチモニタ用基板 - Google Patents

スパッタエッチモニタ方法およびスパッタエッチモニタ用基板

Info

Publication number
JP2993468B2
JP2993468B2 JP9172868A JP17286897A JP2993468B2 JP 2993468 B2 JP2993468 B2 JP 2993468B2 JP 9172868 A JP9172868 A JP 9172868A JP 17286897 A JP17286897 A JP 17286897A JP 2993468 B2 JP2993468 B2 JP 2993468B2
Authority
JP
Japan
Prior art keywords
pattern
etching
sputter
monitor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9172868A
Other languages
English (en)
Other versions
JPH118229A (ja
Inventor
晶 礒部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9172868A priority Critical patent/JP2993468B2/ja
Publication of JPH118229A publication Critical patent/JPH118229A/ja
Application granted granted Critical
Publication of JP2993468B2 publication Critical patent/JP2993468B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はスパッタエッチモニ
タ方法およびスパッタエッチモニタ用パターンに関し、
特に、ホールを介して下層導電層との接続を取るための
導電膜の成膜前処理としてのスパッタエッチのモニタ方
法およびモニタ用パターン構造に関する。
【0002】
【従来の技術】LSIは、より小型化、高性能化のため
に、配線の多層化、微細化がますます進んでいる。これ
に伴い、上層と下層の配線を結ぶヴィアホールは径が小
さくなり、そのアスペクト比が高くなっている。下層の
配線との導通を得るために、上層の金属膜を成膜する際
には、その前処理として、通常、スパッタエッチが行わ
れる。
【0003】図6は、上層配線成膜前の構造を示した断
面図である。図6を参照すると、下層配線3上に形成さ
れた層間絶縁膜4に、下層配線3に達するヴィアホール
5が開口されている。ヴィアホール5の底部に下層配線
の表面の一部が露出しているが、通常、この表面は、大
気中への露出によってできた薄い酸化物6で覆われてお
り、このまま上層金属を成膜しても、上層金属と下層金
属の界面抵抗が高く、良好な導電性が得られない。
【0004】そこで、アルゴンイオンを用いたスパッタ
エッチを行い、上述した酸化物6を除去した後、真空を
破らずに、上層配線用金属を成膜することにより、良好
な導通を得ている。
【0005】この時のスパッタエッチの条件設定方法と
しては、次のような手順を取る。
【0006】ヴィアホール抵抗を測定できる試験構造を
作製する。すなわち、図6に示したような構造上に、上
層の配線用金属を成膜するが、この時、スパッタエッチ
時間を変化させた水準を作製しておく。
【0007】上層配線をパターニングし、必要に応じて
熱処理を行い、図7に示すような試験構造(モニタ用ウ
ェハ)を得る。なお、ここでは試験構造の作製について
簡単に記述したが、配線構造や層間膜構造は、実際の製
品に用いるのと同じ構造・製造方法で作製される。すな
わち、配線構造としては、バリアメタルとの積層構造で
あったり、ヴィアホール内はタングステン等の金属によ
るプラグが形成されているなどの構造を有する。また、
層間絶縁膜としては、CVD(chemical vapor depos
ition;化学気相成長)膜とSOG(Spin On Glass)
の組み合わせによる平坦化構造であったり、CVD膜を
CMP(chemical mechanical polishing;化学機械
研磨)により平坦化した構造であるなど、あらゆる組み
合わせが考えられるが、基本的には、実際に適用しよう
としている製品の構造に合わせる。
【0008】図7に示すように、ヴィアホール5は、上
層配線7及び下層配線3を介して直列につながっている
ので、その両端の抵抗を測定することにより、ヴィアホ
ール抵抗を知ることができる。この結果から適切なスパ
ッタエッチ時間が設定できる。
【0009】スパッタ装置の経時変動や、別の装置へ条
件(スパッタエッチの設定条件)を移植する場合には、
シリコン酸化膜のスパッタエッチ量で合わせ込む。すな
わち、パターニングのないシリコン基板上に熱酸化によ
りシリコン酸化膜を形成し、一定時間スパッタエッチを
行い、エッチレートを測定する。
【0010】これにより、先に求めた適切なスパッタエ
ッチ時間が、シリコン酸化膜のスパッタエッチング量に
換算でき、装置の状態変動によりエッチレートが変化し
たり、装置間のエッチレートが異なっていても、適切な
スパッタエッチ時間を容易に設定することができる。
【0011】
【発明が解決しようとする課題】しかるに、最近の微細
化したホールを有する配線構造では、スパッタエッチに
よりホール側壁からスパッタされた層間絶縁膜が下層金
属表面へ再付着することによりヴィアホール抵抗への影
響が顕在化し始めた。
【0012】この場合、シリコン酸化膜のエッチング量
を合わせ込んでも、ヴィアホール抵抗は一定とはならな
い。これは、平坦部のシリコン酸化膜のエッチングレー
トと側壁からのエッチングレートの比が必ずしも一定で
はないことに起因する。
【0013】その結果、装置の経時変化や別装置への展
開に対応するためには、上述したような試験構造(図7
参照)をその度に作製して、適正なスパッタエッチ量を
設定しなければならなくなるが、この場合、作製と時間
と手間がかかる、という問題点がある。
【0014】また、装置の状態変動をモニタする場合に
は、結果が出るまで時間がかかるので、不適切な状態
(スパッタエッチ条件が適切でない状態)でしばらく稼
働を続けることになり、ヴィアホール抵抗や歩留まりの
劣化を招いてしまう。
【0015】したがって、本発明は、上記問題点に鑑み
てなされたものであって、第1の目的は、導電層形成前
処理としてのスパッタエッチ条件を容易に設定できるス
パッタエッチモニタ方法を提供することにある。
【0016】また本発明の第2の目的は、容易にかつ高
精度に測定できるスパッタエッチモニタ用ウェハを提供
することにある。
【0017】
【課題を解決するための手段】前記目的を達成するた
め、本発明のスパッタエッチモニタ方法は、特定のパタ
ーンの段差を有するモニタ用基板をスパッタエッチする
工程と、段差上の膜厚の変化量を測定して、垂直方向の
エッチング量を測定する工程と、段差の側壁部の水平方
向のエッチング量を測定する工程と、上記垂直方向のエ
ッチング量と水平方向のエッチング量との比を予め求め
られた値と比較することを特徴とする。また、モニタ用
基板の段差パターンはシリコン上に形成されたシリコン
酸化膜の段差からなり、モニタ用基板の段差が、大きさ
の異なる複数のパターンからなり、段差の消失したパタ
ーンの大きさにより、水平方向のエッチング量を求める
工程と、を含むことを特徴とする。
【0018】本発明においては、前記モニタ用基板の段
差パターンが、基板上に形成された酸化膜による段差か
らなる、ことを特徴とする。
【0019】また本発明においては、前記モニタ用基板
上の段差が、大きさの異なる複数のパターンからなり、
段差の消失したパターンの大きさにより、水平方向のエ
ッチング量を求める、ことを特徴とする。
【0020】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の実施の形態においては、予め求めておい
た最適スパッタエッチング条件を用いて、特定のパター
ンの段差を有するモニタ用基板をスパッタエッチング
し、垂直方向のエッチング量と段差の水平方向のエッチ
ング量の関係を調べておく。別の装置に条件を移植する
際や、同一の装置で装置状態の変動を調べる場合に、先
に求めた最適条件での垂直・水平エッチング量の関係と
比較し、これに合わせ込む、あるいは、そのずれから装
置状態の変動を検知する。そして、モニタ用基板は異な
る大きさの段差パターンを備え、一定量のエッチングに
より消失した段差パターンの大きさから垂直/水平エッ
チ量の関係を容易に調べることができる。
【0021】本発明の実施の形態の原理・作用について
説明する。ヴィアホールの抵抗は、底部の下層配線金属
表面の酸化膜の除去量と、ヴィアホール側壁からスパッ
タされた絶縁物の底部に再付着する量により決まるの
で、基板に垂直方向のエッチング量を合わせ込み、さら
に、垂直方向と水平方向のエッチング比率を合わせ込め
ば、良好なヴィアホール抵抗が再現する。
【0022】水平方向のエッチング量を知るために、大
きさの違うパターニングの段差を用意して、これをスパ
ッタエッチすると、小さなパターンから消失していく。
【0023】一定量のスパッタエッチを行った時点で消
失している最大のパターンが、予め設定した条件での結
果と一致するように条件を合わせ込むことにより、実際
にヴィアホール抵抗を測定することなく、適切なスパッ
タエッチ条件を設定することができる。
【0024】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【0025】[実施例1]本発明の第1の実施例を図面
を参照して説明する。図1は、本発明の第1の実施例を
説明するための図であり、モニタ用基板の断面を示す図
である。まず、上記した従来技術と同様に、実際のヴィ
アホール抵抗を測定する試験構造により、最適なスパッ
タエッチ条件を設定する。例えば、パワー500W、圧
力1.0Pa、エッチング時間60秒が最適な条件であ
ったとする。
【0026】次に図1に示すような段差パターンを用意
する。本実施例では、シリコン基板1上に、0.3μm
厚さの熱酸化膜の段差2を有している。
【0027】図2は、図1に示したモニタ用基板の平面
図である。図2を参照すると、熱酸化膜からなる複数の
段差2は大きさの異なる正方形からなっている。大きさ
は0.01μm刻みに変化しており、観察者は、それぞ
れのパターンがどのサイズかをその配置により知ること
ができる。
【0028】本実施例では、シリコン基板上に段差2を
10×5に配列しており、0.3μmから0.79μm
まで規則的に配列されている。例えば図2で最上段は
0.30から0.39μmまで10個のパターンが並ん
でいる。なお、図2ではこのうち4個のみが示されてい
る。また、このパターンとは別に、エッチレート測定用
の1mm×1mmのパターンも配置されている。
【0029】先に求めた最適なエッチング条件を用い
て、このモニタ用基板をスパッタエッチングするが、エ
ッチング時間は、実条件の10倍の600秒とする。こ
れはエッチング量を増やしてエッチングレートをより正
確に調べるためである。
【0030】エッチング後のモニタ基板を観察すると、
0.50μmのパターンまで消失していた。
【0031】また、大面積部のエッチング量を測定する
と0.2μmであった。すなわち、平坦部0.2μmエ
ッチング時に、0.50μmのパターンが消失する条件
が最適条件であるといえる。
【0032】図3は、段差パターンの断面形状の変化を
模式的に示した断面図である。
【0033】図1に示したような段差2にスパッタエッ
チングを行うと、スパッタエッチの特徴として、Arイ
オンの入射に対して、45度の面のエッチレートが高く
なり、図3において、段差部2に複数の破線で示したよ
うな断面形状の変化が起きる。このため、段差のパター
ンサイズが小さい物から順に消失していくのである。
【0034】次に、別の装置に、この条件を移植するた
めに、同じ条件に設定して、モニタ用基板(ウェハ)を
エッチングする。
【0035】予め熱酸化膜のエッチングレートを測定す
ると、垂直方向に0.2μmエッチングする時間は、最
初の装置と同じく60秒であったとする。そこで、エッ
チング時間も同じく600秒とした。エッチング後を観
察すると0.7μmのパターンまでが消失しており、水
平方向のエッチングの割合が多いことがわかる。
【0036】パワーを550、600、650、70
0、750、800Wに設定し、それぞれ、(エッチン
グ時間)×(パワー)が一定となるようにエッチング時
間を設定してモニタ用基板をエッチングする。
【0037】垂直方向のスパッタエッチ量は時間とパワ
ーに比例するため、いずれの水準も垂直エッチ量は0.
2μmであった。消失したパターンの大きさはパワーを
上げるほど小さくなり、600Wの時に、最初の装置と
同様に0.50μmのパターンまでが消失していた。
【0038】こうすることにより、この別の装置でのス
パッタエッチ条件が実効的に最初の装置と同じとなるよ
うに設定することができた。この時のエッチング時間
は、500秒であり、製品のスパッタエッチ時間は50
秒ということになる。
【0039】本実施例のスパッタエッチモニタ方法は、
新しい装置の条件を設定するという場合だけでなく、定
期的に同一の装置のモニタを行うことにより、装置の経
時変化を知ることに利用することもできる。
【0040】[参考例] 次に本発明の参考例について説明する。本発明の参考
において、モニタ方法の手順としては、前記第1の実施
例と同じであるが、モニタ用基板(ウェハ)の段差パタ
ーンが前記第1の実施例と相違している。図4は、本発
明の参考例の基板の平面図である。本参考例では、熱酸
化膜の段差2として幅の異なるライン状パターンを用い
ている。
【0041】パターンの上方に配置されたマーク8によ
りパターンの大きさを知ることができる。マーク8は、
並設された同一幅のライン状パターン群毎に設けられて
いる。
【0042】本参考例ではパターンの消失確認を顕微鏡
ではなく、段差測定機を用いて行うこともできる。すな
わち、パターンの長手方向に直交する方向に段差測定機
のプローブを走査することにより、顕微鏡観察では消失
の確認が曖昧な場合でも明確に確認することができる。
【0043】[実施例3] 本発明の第3の実施例として、モニタ用ウェハの別の例
を示す。図5は、本発明の第3の実施例のマスクパター
ンを示す図である。図5を参照すると、本実施例におい
て、熱酸化膜の段差2のパターンが2段に同一ピッチで
配置されている。図で下段のパターンは段差の幅
が、左から右に行くに従い0.01μm刻みで小さくな
っている。その中心パターンはマスク上でピッチの半分
の幅である。この中心パターンに対応する上段は段差間
スペースとなっており、このスペース幅は左から右に行
くに従い0.01μm刻みで大きくなっている。中心で
はピッチの半分のスペース幅となっている。
【0044】こうしたパターンで、ピッチの大きさをい
ろいろ変えたもの、例えば0.6μmから1.2μmま
で0.2μm刻みに変化させたもの、を用意する。
【0045】このようなマスクを用いてスパッタモニタ
用ウェハを作製すると、マスクと同一寸法でパターンを
作製することができれば中心部の下段の段差パターンと
上段のスペースパターンが一致する。寸法がマスクより
も小さくできれば中心より左が、大きくできれば中心よ
り右側のパターンで段差パターンとスペースパターンが
一致する。
【0046】いずれにしろ、段差パターンとスペースパ
ターンが一致したところで適正な寸法のパターンである
ことがわかる。スパッタエッチモニタ用ウェハとしてス
パッタエッチする前に、顕微鏡観察を行い、各ピッチ毎
に適正な寸法のパターンの位置を記録しておく。
【0047】この後、前述したのと同様の方法を用いて
スパッタエッチモニタを行う。これにより、モニタ用ウ
ェハを作製するためのリソグラフィーやエッチング工程
にて寸法変動が起きても正しい寸法のパターンがどれで
あるかが顕微鏡観察のみでわかり、常に適正な評価が可
能となる。
【0048】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0049】(1)本発明の第1の効果は、ヴィアホー
ル抵抗を直接測定しなくても、スパッタエッチ条件を適
正に設定できる、ということであり、また装置状態が変
動した場合にも簡単に検知できる、ということである。
【0050】その理由は次の通りである。すなわち、ヴ
ィアホール抵抗を決定しているのはヴィアホール底部の
下層金属配線表面に存在する酸化物を除去するための平
面上のスパッタエッチ量だけでなく、ヴィアホール側壁
の層間絶縁膜からスパッタエッチされ下層配線上に再付
着する量も影響しており、本発明においては、これらの
量を基準となる装置、条件に合わせ込むことにより、ヴ
ィアホール抵抗の再現性を得ることができるためであ
る。
【0051】(2)本発明の第2の効果は、モニタ用ウ
ェハの測定において、水平方向のエッチング量が高い精
度で簡単に測定できることである。
【0052】その理由は、本発明においては、大きさの
異なるパターンの段差をスパッタエッチし、一定量のス
パッタエッチにより消失したパターンの大きさによっ
て、垂直方向のエッチングレートと水平方向のエッチン
グレートの比を求めることができるからである。
【図面の簡単な説明】
【図1】本発明の実施例を示す断面図である。
【図2】本発明の第1の実施例を示す平面図である。
【図3】本発明の実施例の原理を説明するための図であ
り、スパッタエッチによる段差の形状変化を示す断面図
である。
【図4】本発明の第2の実施例を示す平面図である。
【図5】本発明の第3の実施例を示す平面図である。
【図6】ヴィアホール構造を説明するための断面図であ
る。
【図7】従来のヴィアホール抵抗モニタ用ウェハを示す
断面図である。
【符号の説明】
1 シリコン基板 2 熱酸化膜の段差 3 下層配線 4 層間絶縁膜 5 ヴィアホール 6 酸化膜 7 上層配線

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】導電膜成膜前処理としてのスパッタエッチ
    モニタ方法において、 特定のパターンの段差を有するモニタ用基板をスパッタ
    エッチする工程と、 段差上の膜厚の変化量を測定して垂直方向のエッチング
    量を測定する工程と、 段差の側壁部の水平方向のエッチング量を測定する工程
    と、 前記垂直方向のエッチング量と前記水平方向のエッチン
    グ量との比を予め求められた値と比較する工程と、を含
    、ことを特徴とするスパッタエッチモニタ方法。
  2. 【請求項2】前記モニタ用基板の段差パターンが、基板
    上に形成された酸化膜による段差からなる、ことを特徴
    とする請求項1記載のスパッタエッチモニタ方法。
  3. 【請求項3】前記モニタ用基板上の段差が、大きさの異
    なる複数のパターンからなり、段差の消失したパターン
    の大きさにより、水平方向のエッチング量を求める、こ
    とを特徴とする請求項1記載のスパッタエッチモニタ方
    法。
  4. 【請求項4】前記モニタ用基板上に、複数の段差パター
    ンをアレイ状に配設し、アレイの左上端から右下端へ順
    次段差の面積が増大もしくは減少し、エッチング後の基
    板上の段差パターンを観察して、消失した段差パターン
    から水平方向のエッチング量を求めることを特徴とする
    請求項1記載のスパッタエッチモニタ方法。
  5. 【請求項5】上段と下段の段差パターン同一ピッチ
    で互いに半ピッチずらして配置されており、前記下段の
    段差パターンの中心パターンでは段差幅が半ピッチ幅と
    され、前記中心パターンに対応する上段差スペー
    ス幅半ピッチ幅とされ前記下段の段差パターンは段
    差の幅を段差パターンの配列の一側から他側にいくに
    従い小さくし、前記上段の段差パターンは段差間スペー
    の幅該段差パターンの配列の前記側から前記
    にいくにしたがい大きくしてなるマスクパターンを有す
    るマスクを用い、リソグラフィー工程とエッチング工程
    により、前記モニタ用基板上に形成された酸化膜に段差
    パターンを形成する、ことを特徴とする請求項1記載の
    スパッタエッチモニタ方法。
  6. 【請求項6】基板上に、高さが等しく、平面でみた大き
    さが異なる段差を有し、それぞれの段差のパターンが、
    その配置により大きさを識別できる、ようにしたスパッ
    タエッチモニタ用パターンを備えた基板。
JP9172868A 1997-06-13 1997-06-13 スパッタエッチモニタ方法およびスパッタエッチモニタ用基板 Expired - Lifetime JP2993468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9172868A JP2993468B2 (ja) 1997-06-13 1997-06-13 スパッタエッチモニタ方法およびスパッタエッチモニタ用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9172868A JP2993468B2 (ja) 1997-06-13 1997-06-13 スパッタエッチモニタ方法およびスパッタエッチモニタ用基板

Publications (2)

Publication Number Publication Date
JPH118229A JPH118229A (ja) 1999-01-12
JP2993468B2 true JP2993468B2 (ja) 1999-12-20

Family

ID=15949798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9172868A Expired - Lifetime JP2993468B2 (ja) 1997-06-13 1997-06-13 スパッタエッチモニタ方法およびスパッタエッチモニタ用基板

Country Status (1)

Country Link
JP (1) JP2993468B2 (ja)

Also Published As

Publication number Publication date
JPH118229A (ja) 1999-01-12

Similar Documents

Publication Publication Date Title
US5847466A (en) Semiconductor device and manufacturing method for the same
US5747380A (en) Robust end-point detection for contact and via etching
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
KR100328749B1 (ko) 듀얼다마신구조를갖는반도체장치제조방법
US6251745B1 (en) Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
KR20010070511A (ko) 조정 마크의 제조 방법
US6121156A (en) Contact monitor, method of forming same and method of analyzing contact-, via-and/or trench-forming processes in an integrated circuit
US5684301A (en) Monocrystalline test structures, and use for calibrating instruments
US20120231564A1 (en) Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same
US6518591B1 (en) Contact monitor, method of forming same and method of analizing contact-, via- and/or trench-forming processes in an integrated circuit
JP2993468B2 (ja) スパッタエッチモニタ方法およびスパッタエッチモニタ用基板
JP3178098B2 (ja) 温度センサとその製法
US6030903A (en) Non-destructive method for gauging undercut in a hidden layer
US20080318389A1 (en) Method of forming alignment key of semiconductor device
JP3665551B2 (ja) 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法
US6210980B1 (en) Inspection pattern and method for semiconductor device
KR100881515B1 (ko) 반도체 소자의 정렬키 형성 방법
US7049157B2 (en) Calibration standard for critical dimension verification of sub-tenth micron integrated circuit technology
JPH08213369A (ja) 半導体装置の製造方法
KR970010569B1 (ko) 반도체 장치의 제조 방법
US6190928B1 (en) Method for actually measuring misalignment of via
KR100290483B1 (ko) 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
JP3070543B2 (ja) 半導体装置の製造方法
JP2003257929A (ja) ウェットエッチング用チェックパターン

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990921