JP2021097106A - 静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法 - Google Patents

Abstract

【課題】 静電チャックの十分な品質検査が可能な静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法が期待されている。【解決手段】一つの例示的実施形態において、静電チャック検査用基板が提供される。静電チャック検査用基板は、支持基板と、複数の第一電極と、複数の第二電極と、複数の貫通電極とを備えている。複数の第一電極は、支持基板の表面に設けられ互いに電気的に分離している。複数の第二電極は、複数の第一電極に対して支持基板の反対側に設けられている。複数の貫通電極は、複数の第一電極と複数の第二電極とを電気的に接続し、支持基板を貫通している。【選択図】 図３

Description

本開示の例示的実施形態は、静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法に関するものである。

特許文献１は、静電チャックを開示している。静電チャックは、その上に配置された基板を吸着する。

特開２０１７−２８０４９号公報

静電チャックの十分な品質検査が可能な静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法が期待されている。

一つの例示的実施形態において、静電チャック検査用基板が提供される。静電チャック検査用基板は、支持基板と、複数の第一電極と、複数の第二電極と、複数の貫通電極とを備えている。複数の第一電極は、支持基板の表面に設けられ互いに電気的に分離している。複数の第二電極は、複数の第一電極に対して支持基板の反対側に設けられている。複数の貫通電極は、複数の第一電極と複数の第二電極とを電気的に接続し、支持基板を貫通している。

静電チャック検査用基板、静電チャック検査システム及び静電チャック検査方法によれば、静電チャックの品質検査を十分に行うことができる。

図１は、静電チャックの基本構造を示す図である。 図２は、単一の検査用電極を用いた静電チャック検査方法を説明するための図である。 図３は、例示的実施形態に係る静電チャック検査用基板を用いた静電チャック検査方法を説明するための図である。 図４は、図３のシステムを改良した静電チャック検査方法を説明するための図である。 図５は、例示的実施形態に係る静電チャック検査用基板の底面図である。 図６は、別の例示的実施形態に係る静電チャック検査用基板の底面図である。 図７は、更に別の例示的実施形態に係る静電チャック検査用基板の底面図である。 図８は、印加電圧周波数ｆ（Ｈｚ）とインピーダンスＺ（ａ．ｕ．）との関係を示すグラフである。 図９は、印加電圧Ｖｉｎ（Ｖ）と蓄積電荷量Ｑ（ａ．ｕ．）との関係を示すグラフである。 図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）、図１０（Ｄ）、図１０（Ｅ）、図１０（Ｆ）、図１０（Ｇ）、図１０（Ｈ）は、例示的実施形態に係る静電チャック検査用基板の製造方法について説明するための図である。 図１１は、バンプ電極を用いた静電チャック検査用基板について説明するための図である。 図１２は、バンプ電極を用いた別の静電チャック検査用基板について説明するための図である。

以下、種々の例示的実施形態について説明する。

一つの例示的実施形態において、静電チャック検査用基板が提供される。静電チャック検査用基板は、支持基板と、複数の第一電極と、複数の第二電極と、複数の貫通電極とを備えている。複数の第一電極は、支持基板の表面に設けられ互いに電気的に分離している。複数の第二電極は、複数の第一電極に対して支持基板の反対側に設けられている。複数の貫通電極は、複数の第一電極と複数の第二電極とを電気的に接続し、支持基板を貫通している。

静電チャック検査用基板を用いる場合、まず、静電チャック上に静電チャック検査用基板を配置する。次に、複数の第一電極と、静電チャックの内部電極との間の電気的特性を測定する。静電チャックの品質が十分でない場合には、測定された電気的特性が、十分な品質の静電チャックが示す電気的特性と異なることになる。ここで、検査用の複数の第一電極は、電気的に分離しているので、静電チャックの面内の電気的特性分布を検査することができる。したがって、静電チャック検査用基板を用いることにより、静電チャックの十分な品質検査をすることができる。

また、静電チャック検査用基板は、複数の第一電極に電気的にそれぞれ接続され支持基板を貫通する複数の貫通電極を更に備えている。

支持基板に設けられた複数の第一電極から電気的特性の出力を取り出す場合において、これらの第一電極上に支持基板が位置する場合には、電極群が下面に位置するため、電気的特性が取り出しにくい。そこで、複数の貫通電極及び第二電極を備えることで、第一電極群とは反対側から出力を取り出すことができる。

一つの例示的実施形態において、複数の第一電極と支持基板との間、及び、複数の第二電極と支持基板との間には、絶縁膜が設けられている。これにより、支持基板が導電性を有していたとしても、支持基板と第一電極、及び、支持基板と第二電極を、それぞれ電気的に分離することができる。

一つの例示的実施形態において、前記絶縁膜は、前記貫通電極の周囲に設けられている。貫通電極は、支持基板を貫通しているが、貫通電極の周囲に絶縁膜が設けられていれば、貫通電極を支持基板から電気的に分離することができ、精密な電気的特性の測定を行うことができる。

一つの例示的実施形態において、複数の第二電極は、複数の貫通電極に電気的に接続された複数のバンプ電極である。静電チャック検査用基板は、支持基板の電極とは反対側に設けられ、複数の貫通電極にそれぞれ電気的に接続された複数のバンプ電極を備えている。

複数のバンプ電極がある場合、電気的特性を測定する装置からの検査用のプローブ電極を、これらのバンプ電極に容易に接触させることができ、測定時の利便性が向上する。

一つの例示的実施形態において、複数の電極のそれぞれの面積は等しい。

複数の電極は、静電チャックの内部電極に対向して配置される。静電チャックの表面側には絶縁性の被覆膜が設けられているので、複数の電極と内部電極との間には、複数のキャパシタが形成されている。複数の電極のそれぞれの面積が等しい場合、キャパシタ特性の検査時には、理想的には、それぞれの電極から同じ値が出力される。したがって、電気的特性としてのキャパシタ特性が、評価しやすいという利点がある。なお、面積が等しいとは、実質的に面積が等しいという意味であり、誤差±５％以内で面積が等しいことを意味する。

一つの例示的実施形態において、複数の第一電極は、検査対象の静電チャック表面の凹凸形状、又は、この静電チャックの内部電極構造に対応して配置される。複数の第一電極を、表面の凹凸形状又は内部電極構造に対応させて配置することで、内部電極と第一電極との間の絶縁性の被覆膜の品質を正確に測定することができる。複数の第一電極の形状及び位置と、表面の凹凸又は内部電極の形状及び位置とを一致させて配置することが好ましい。

一つの例示的実施形態において、静電チャック検査用基板に接続される静電チャック検査システムが提供される。静電チャック検査システムは、静電チャック検査用基板の複数の第二電極にそれぞれ接続される複数のプローブ電極を備えている。静電チャック検査システムは、複数のプローブ電極にそれぞれ設けられた複数のスイッチと、静電チャックの内部電極に電気的に接続された配線と、複数のスイッチ及び配線に電気的に接続されたインピーダンス測定装置とを備えている。

スイッチをＯＮ状態とすると、静電チャック検査用基板の第二電極が、プローブ電極を介して、インピーダンス測定装置に接続される。インピーダンス測定装置は、静電チャックの内部電極と、静電チャック検査用基板の第一電極との間に形成されるキャパシタのインピーダンスを測定することができる。

一つの例示的実施形態において、静電チャック検査方法が提供される。静電チャック検査方法は、上記の静電チャック検査用基板を、複数の第一電極の形成された面が静電チャック上に対向するように配置する第１工程と、複数の第二電極と静電チャックの内部電極との間の各々のインピーダンスを測定する第２工程とを備えている。

静電チャックは内部電極上に絶縁性の被覆膜を備えている。静電チャックの上に設けられた静電チャック検査用基板の電極を介して、絶縁性の被覆膜を含むキャパシタの個々のインピーダンスを測定することができる。これにより、静電チャックの面内における絶縁性の被覆膜の品質を、支持基板に設けられた個々の第一電極の位置において、測定することができる。

一つの例示的実施形態においては、静電チャック検査方法は、測定対象の静電チャックの前記インピーダンスと、予め測定された良品の静電チャックのインピーダンスとの間の差分に基づいて、測定対象の静電チャックの品質の判定を行う工程を更に備えている。すなわち、測定対象のインピーダンスと良品のインピーダンスとの差分が、所定条件を満たせば、測定対象の静電チャックは良品であり、満たさなければ不良品であると判定することができる。

一つの例示的実施形態においては、測定対象の静電チャックのインピーダンスは、この静電チャックの内部電極と第二電極との間に与えられる高周波電圧の周波数を変化させながら測定される。測定されたインピーダンスの周波数変化を、予め測定された良品の静電チャックのインピーダンスの周波数変化と比較し、測定対象の静電チャックの品質の判定を行うことができる。周波数依存性に基づいて、良品の判定を行うことができる。

一つの例示的実施形態においては、第２工程において、各々のインピーダンスは、同時に測定される。

すなわち、個々のスイッチを同時にＯＮ状態とすれば、上記キャパシタの個々のインピーダンスを同時に測定することができる。なお、この場合は、個々のスイッチとインピーダンス測定装置とは、パラレルラインを介して接続される。測定時間が短く、経時的な環境変化の影響を受けにくいという利点がある。

一つの例示的実施形態においては、第２工程において、各々のインピーダンスは、異なる時刻に測定される。

すなわち、個々のスイッチを異なる時刻にＯＮ状態とすれば、上記キャパシタの個々のインピーダンスを異なる時刻で測定することができる。なお、この場合は、個々のスイッチとインピーダンス測定装置とは、シリアルラインを介して接続することができる。シリアルラインを用いた場合には、装置構成が簡単であり、共通の伝送路を用いるので、計測時の伝送路の違いによる測定誤差が少ないという利点がある。

以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。

図１は、静電チャックの基本構造を示す図である。なお、説明の便宜上、三次元直交座標系を設定する。静電チャックの厚み方向をＺ軸とし、Ｚ軸に垂直な軸をＸ軸とし、Ｚ軸及びＸ軸の双方に垂直な軸をＹ軸とする。

静電チャックは、プラズマ処理装置などの処理容器内に設けられ、１又は複数の内部電極に電位を与えることで、基板（ウエハなど）を吸着する装置である。この静電チャックは、導電性の支持体１０１、下部被覆膜１０２、内部電極１０３、上部被覆膜１０４を備えている。上部被覆膜１０４上には、処理対象の基板が配置される。

支持体１０１は、スイッチ１１２を介して、高周波電源１１１の一端に接続されており、高周波電源１１１の他端はグランド（固定電位）に接続されている。基板処理時においては、スイッチ１１２をＯＮ状態とし、高周波電源１１１から支持体１０１に、高周波電位が印加されることがある。支持体１０１の材料は、導電性の材料であれば、特に限定されないが、好適には、アルミニウムなどの金属を用いることができる。

下部被覆膜１０２の材料は、絶縁体であり、化学的及び機械的に耐性の高い材料を用いることが好適である。この絶縁体の材料として、酸化アルミニウムを用いることができる。本例では、酸化アルミニウムとして、アルミニウムを陽極酸化して形成した非晶質アルミナ（Ａｌ_２Ｏ_３）を用いている。下部被覆膜１０２は、支持体１０１の上部表面及び側部表面を被覆している。

内部電極１０３の材料は、導電体であり、銅（Ｃｕ）やタンタル（Ｔａ）などの金属から構成されている。内部電極１０３には直流電源１１０の一端が電気的に接続されている。直流電源１１０の他端はグランドに接続されている。内部電極１０３の構造は、様々なものが知られている。同図では、円形状の１つの内部電極１０３に正の電位を与える例が示されているが、負の電位を与えることも可能である。また、内部電極１０３の数は、複数であってもよく、これらの内部電極に、異なる極性の電位を与えることもできる。

上部被覆膜１０４の材料は、絶縁体であり、下部被覆膜１０２と同様に、酸化アルミニウムを用いることができる。本例では、酸化アルミニウムとして、アルミニウムを陽極酸化して形成した非晶質アルミナ（Ａｌ_２Ｏ_３）を用いている。上部被覆膜１０４は、内部電極１０３の上部表面及び側面を被覆し、上部被覆膜１０４の周辺領域は、下部被覆膜１０２に接触している。

図２は、単一の検査用電極を用いた静電チャック検査方法を説明するための図である。

静電チャックの上部被覆膜１０４上に、単一の検査用電極１０５を配置する。支持体１０１はグランド（固定電位）に接続する。本例の検査用電極１０５の形状は円形であり、導電板からなる。検査用電極１０５の材料は銅（Ｃｕ）、アルミニウム（Ａｌ）などの金属、又は、不純物を添加することで導電性を有するシリコン（Ｓｉ）からなる。検査用電極１０５の導電性は高い方が好ましい。

検査用電極１０５と内部電極１０３との間には、上部被覆膜１０４が介在しており、これらの要素は、キャパシタを構成している。検査用電極１０５及び内部電極１０３は、測定装置１０７に接続される。測定装置１０７は、接続された回路（キャパシタ）のインピーダンス測定装置であり、上記キャパシタに蓄積された電荷量も測定することができる。すなわち、検査用電極１０５と内部電極１０３との間に高周波電圧を印加すると、その周波数ｆ（＝ω／２π）に応じて、キャパシタのインピーダンスＺ（＝１／ｊωＣ）が変化する。なお、ｊは虚数単位、ωは角周波数、Ｃはキャパシタの容量である。もちろん、実際に測定されるインピーダンスＺは、キャパシタ、抵抗及びインダクタの直列回路のインピーダンスＺと考えることができる。キャパシタの容量Ｃは、誘電率εに比例している。なお、インピーダンス測定装置、蓄積電荷量測定装置は、市販されている。

したがって、例えば、上部被覆膜１０４内に空隙などの欠陥が存在すると、欠陥が存在しない良品の静電チャックに比して、実効的な誘電率εが低下する。したがって、容量Ｃが小さくなり、少なくとも自己共振周波数までは、キャパシタに交流電圧を印加した場合のインピーダンスＺが増加する。また、誘電率が低下すると、容量Ｃが小さくなり、キャパシタに直流電圧を与えた場合の蓄積電荷量Ｑが減少する。すなわち、インピーダンスＺ及び蓄積電荷量Ｑを測定すると、上部被覆膜１０４の品質（欠陥が少ないほど高品質）を検査することができる。なお、インピーダンスＺには、検査用電極１０５及び内部電極１０３の特性情報も含まれている。検査用電極１０５の特性は固定されている。インピーダンスＺを測定することで、内部電極１０３の特性（結晶性など）を検査することができる。例えば、内部電極１０３の結晶性が低下し、抵抗値が増加すると、インピーダンスＺが増加することになる。

次に、この静電チャック検査方法測定方法を改良した例について説明する。

図３は、例示的実施形態に係る静電チャック検査用基板を用いた静電チャック検査方法を説明するための図である。

静電チャック検査用基板は、支持基板Ｓを備えている。支持基板Ｓは、基板本体Ｓ１、下部絶縁層Ｓ２、貫通電極Ｓ３、上部絶縁層Ｓ４を備えている。静電チャック検査用基板は、支持基板Ｓの下面側に設けられた複数の電極１０５ａ（以下、検査用電極（第一電極））と、支持基板Ｓの上面側に設けられた複数の電極１０６ａ（以下、出力用電極（第二電極））とを備えている。

基板本体Ｓ１は、導電体又は半導体から構成されているが、絶縁体であってもよい。本例の基板本体Ｓ１の材料はシリコン（Ｓｉ）である。基板本体Ｓ１の平面形状は、円形であり、静電チャックの内部電極１０３の全域を覆うように、これに対向している。基板本体Ｓ１は、複数の貫通電極Ｓ３がそれぞれ貫通するための複数の貫通孔を有している。

下部絶縁層Ｓ２は、基板本体Ｓ１の下面に設けられている。基板本体Ｓ１の貫通孔が存在する位置において、下部絶縁層Ｓ２は、貫通孔の内面まで延びている。下部絶縁層Ｓ２（絶縁膜）は、検査用電極１０５ａと基板本体Ｓ１との間に介在しており、これらを絶縁している。下部絶縁層Ｓ２の材料は、例えば、酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ_ｘ）又はアルミナ（Ａｌ_２Ｏ_３）からなる。本例では、基板本体Ｓ１の材料はシリコン（Ｓｉ）であり、下部絶縁層Ｓ２の材料は酸化シリコンである。なお、基板本体Ｓ１が絶縁体からなる場合は、下部絶縁層Ｓ２及び上部絶縁層Ｓ４は、用いなくてもよい。

複数の貫通電極Ｓ３は、基板本体Ｓ１の複数の貫通孔内をそれぞれ貫通している。貫通電極Ｓ３は、貫通孔内の下部絶縁層Ｓ２に囲まれるように設けられ、基板本体Ｓ１内に埋め込まれている。貫通電極Ｓ３は、検査用電極１０５ａと出力用電極１０６ａとを電気的に接続している。貫通電極Ｓ３の材料は、導電体であるが、導電率の高い金属、すなわち、例えば、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、錫（Ｓｎ）、又は、アルミニウム（Ａｌ）、或いは、これらの金属から選択される１種又は２種以上を含む合金が好ましい。本例では、貫通電極Ｓ３の材料は、銅（Ｃｕ）であるとする。なお、貫通電極Ｓ３の材料として、導電性があれば、多結晶のシリコン（Ｓｉ）などの半導体も用いることができる。

このように、静電チャック検査用基板は、複数の検査用電極１０５ａに電気的にそれぞれ接続され基板本体Ｓ１を貫通する複数の貫通電極Ｓ３を備えている。基板本体Ｓ１に設けられた複数の検査用電極１０５ａから、電気的特性の出力を取り出す場合において、これらの電極上に基板本体Ｓ１が位置するが、複数の貫通電極Ｓ３を備えることで、電極群とは反対側から出力を取り出すことができる。複数の検査用電極１０５ａと支持基板との間、及び、複数の出力用電極１０６aと支持基板との間には、絶縁膜が設けられている。これにより、支持基板（基板本体）が導電性を有していたとしても、支持基板と検査用電極１０５ａ、及び、支持基板と出力用電極１０６aを、それぞれ電気的に分離することができる。また、貫通電極Ｓ３の周囲には絶縁膜（貫通孔内の下部絶縁層Ｓ２）が設けられているので、貫通電極Ｓ３を基板本体Ｓ１から電気的に分離することができ、精密な電気的特性の測定を行うことができる。

上部絶縁層Ｓ４（絶縁膜）は、基板本体Ｓ１の上面に設けられている。上部絶縁層Ｓ４は、出力用電極１０６ａと基板本体Ｓ１との間に介在しており、これらを絶縁している。上述の電気的分離用の絶縁膜（下部絶縁層Ｓ２、上部絶縁層Ｓ４）は、一体的に形成されていてもよく、別体として構成されていてもよい。上部絶縁層Ｓ４の材料は、例えば、酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ_ｘ）又はアルミナ（Ａｌ_２Ｏ_３）からなる。本例では、基板本体Ｓ１の材料はシリコン（Ｓｉ）であり、上部絶縁層Ｓ４の材料は酸化シリコンである。酸化シリコンには、化学的気相成長（ＣＶＤ）法で形成されるＣＶＤ酸化膜と、酸素雰囲気中でシリコンを酸化して形成される熱酸化膜がある。いずれの酸化膜も利用できるが、例えば、下部絶縁層Ｓ２をＣＶＤ酸化膜とし、上部絶縁層Ｓ４を熱酸化膜とすることも可能である。

複数の検査用電極１０５ａは、基板本体Ｓ１の下面側に設けられ、互いに電気的に分離している。複数の検査用電極１０５ａと、複数の出力用電極１０６ａとは、それぞれ一対一の関係を有して対向し、貫通電極Ｓ３によって電気的に接続されている。個々の検査用電極１０５ａの平面形状は、円形、四角形、円環、扇型など、複数の形状が考えられる。検査用の高周波電圧の印加時において、高周波ノイズの影響を抑制するには、例えば、円形などの鋭利な角部がない形状がよい。検査用電極１０５ａの材料は、導電体であるが、導電率の高い金属、すなわち、例えば、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、錫（Ｓｎ）、又は、アルミニウム（Ａｌ）、或いは、これらの金属から選択される１種又は２種以上を含む合金が好ましい。本例では、検査用電極１０５ａの材料は、アルミニウム（Ａｌ）であるとする。なお、検査用電極１０５ａの材料として、導電性があれば、多結晶のシリコン（Ｓｉ）などの半導体も用いることができる。その他、静電チャックに接触する検査用電極１０５ａの材料として、シリコンプロセスにおいて、汚染度が低いという観点で材料を選択することもできる。すなわち、検査用電極１０５ａの材料として、不純物を添加した多結晶シリコン（Ｓｉ）、窒化チタニウム（ＴｉＮ）、タングステン（Ｗ）、又は、アルミニウム（Ａｌ）は、かかる観点から選択することができる。検査用電極１０５ａは、静電チャックに接触するので、汚染度の低い材料を含む材料は、好適である。

出力用電極１０６ａは、基板本体Ｓ１の上面側に設けられ、互いに電気的に分離している。個々の出力用電極１０６ａの平面形状は、円形、四角形、円環、扇型など、複数のタイプの形状が考えられるが、電気的な出力が取り出せればよいので、平面形状は特に限定されない。出力用電極１０６ａによる寄生容量の影響を抑制するため、出力用電極１０６ａの平面形状は、小さなバンプ電極（円形）とすることができる。出力用電極１０６ａの材料は、導電体であるが、導電率の高い金属、すなわち、例えば、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、錫（Ｓｎ）、又は、アルミニウム（Ａｌ）、或いは、これらの金属から選択される１種又は２種以上を含む合金が好ましい。本例では、出力用電極１０６ａの材料は、半田（錫（Ｓｎ）を含む合金）であるとする。半田材料には、錫（Ｓｎ）の他に、Ｃｕ、Ａｕ、Ｓｉ、Ｇｅ、Ａｇ又はＳｂを含む材料が知られている。半田材料は、これらの金属から選択される複数種類を含むこともできる。なお、出力用電極１０６ａの材料として、導電性があれば、多結晶のシリコン（Ｓｉ）などの半導体も用いることができる。

静電チャック検査用の測定時において、支持体１０１はグランド（固定電位）に電気的に接続されている。静電チャックの内部電極１０３は、配線Ｗ１を介して、上述の測定装置１０７に電気的に接続されている。静電チャックの内部電極１０３は、内部電極１０３へ直流電源を供給する直流電源１１０の供給路を利用し、測定装置１０７に電気的に接続しても良い。個々の出力用電極１０６ａは、それぞれスイッチＳＷに電気的に接続されている。複数のスイッチＳＷは、配線Ｗ２を介して、測定装置１０７に電気的に接続されている。したがって、個々の出力用電極１０６ａは、それぞれ個々のスイッチＳＷ及び配線Ｗ２を介して、測定装置１０７に電気的に接続されている。

静電チャック検査用基板を用いて、検査を行う場合、まず、静電チャックの上部被覆膜１０４上に、静電チャック検査用基板を配置する。次に、測定装置１０７と静電チャック検査用基板とを上述のように電気的に接続する。しかる後、特定のスイッチＳＷをＯＮ状態とし、このスイッチＳＷに接続された検査用電極１０５ａと、静電チャックの内部電極１０３との間の電気的特性を測定する。静電チャックの品質が十分でない場合には、測定された電気的特性が、十分な品質な静電チャックの電気的特性と異なることになる。ここで、複数の検査用電極１０５ａは、電気的に分離し、二次元状に分布しているので、静電チャックの面内の電気的特性分布を測定することができる。このように、静電チャック検査用基板を用いることにより、静電チャックの十分な品質検査をすることができる。電気的特性としては、上述のように、インピーダンスＺ及び蓄積電荷量Ｑが挙げられる。

すなわち、この装置を用いた静電チャック検査方法は、静電チャック検査用基板を、静電チャック上に配置する（第１工程）と、複数の検査用電極１０５ａと静電チャックの内部電極１０３との間の各々のインピーダンスを測定する（第２工程）とを備えている。

静電チャックは内部電極１０３上に絶縁性の被覆膜（上部被覆膜１０４）を備えている。静電チャック上に設けられた静電チャック検査用基板の検査用電極１０５ａを介して、上部被覆膜１０４を含むキャパシタの個々のインピーダンスを測定することができる。これにより、静電チャックの面内における上部被覆膜１０４の品質を、基板本体Ｓ１に設けられた検査用電極１０５ａの位置において、測定することができる。

測定時において、複数のスイッチＳＷは、１つずつ順次ＯＮ状態とすることができる。この場合、上記の（第２工程）において、各々のインピーダンスは、異なる時刻に測定される。すなわち、個々のスイッチＳＷを異なる時刻にＯＮ状態とすれば、上記キャパシタの個々のインピーダンスＺを、異なる時刻に測定することができる。なお、この場合は、個々のスイッチＳＷとインピーダンス測定装置とは、シリアルライン（配線Ｗ２）を介して接続する。シリアルラインを用いた場合には、装置構成が簡単であり、共通の伝送路を用いるので、計測時の伝送路の違いによる測定誤差が少ないという利点がある。

測定時において、複数のスイッチＳＷは、同時にＯＮ状態とすることもできる。この場合は、個々のスイッチＳＷと測定装置１０７（インピーダンス測定装置）とは、パラレルライン（個別の配線）を介して接続されている。この測定方法によれば、上記の（第２工程）において、各々のインピーダンスＺは、同時に測定することができる。すなわち、個々のスイッチＳＷを同時にＯＮ状態とすれば、上記キャパシタの個々のインピーダンスＺを同時に測定することができる。この場合、測定時間が短く、経時的な環境変化の影響を受けにくいという利点がある。

スイッチＳＷは、測定装置１０７によってＯＮ状態又はＯＦＦ状態とされる。測定装置１０７は、例えば、８ビットのマイクロコンピュータ、ディスプレイ、周波数発生器で構成することができる。マイクロコンピュータは、アナログ入力電圧信号をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器に接続され、その出力信号が処理される中央処理装置（ＣＰＵ）とを備えている。マイクロコンピュータは、中央処理装置に接続され、中央処理装置における演算処理プログラムを格納したメモリを備えている。マイクロコンピュータは、中央処理装置において演算された信号を出力する出力端子を備えている。この出力端子は、液晶ディスプレイ（ＬＣＤ）などのディスプレイに接続されている。

メモリには、上記ようにスイッチＳＷをＯＮ状態／ＯＦＦ状態とする制御プログラムと、ＯＮ状態の場合に測定装置１０７への入力信号の値を格納するサンプリングプログラムとが格納されている。また、メモリには、サンプリングしたデジタル値（電圧）をインピーダンスＺの値に変換する演算プログラムが格納されている。周波数発生器から、検査用電極１０５ａと内部電極１０３との間に高周波電圧を印加すると、その周波数ｆ（＝ω／２π）に応じて、キャパシタのインピーダンスＺ（＝１／ｊωＣ）が変化する。検査用電極１０５ａに供給される電流を一定とすれば、計測される電圧は、インピーダンスＺに比例するので、簡単な演算としては、インピーダンスＺは、計測された電圧に係数を乗ずれば求めるができる。なお、ＲＬＣ直列回路の合成インピーダンスＺ＝Ｒ＋（ωＬ−（１／（ωＣ）））である。Ｒは抵抗値、Ｌはインダクタンス、Ｃは容量である。また、インピーダンスＺの大きさ（絶対値）は、｜Ｚ｜＝（Ｒ^２＋（ωＬ−（１／（ωＣ））^２）^０．５である。

メモリには、更に、演算されたインピーダンスＺ（又は以下の蓄積電荷量Ｑ）の値をスイッチＳＷの設けられた検査用電極の位置毎に格納する記憶プログラムと、格納された値と検査用電極の位置をディスプレイに出力する表示プログラムとが格納されている。

測定装置１０７は、直流電源及び放電回路を含むことができる。測定装置１０７の直流電源からスイッチＳＷを介して検査用電極１０５ａに直流電圧Ｖを与えると、上記キャパシタには蓄積電荷量Ｑ＝ＣＶが蓄積される。スイッチＳＷを放電回路（抵抗をグランドに接続したもの）に接続すれば、蓄積電荷量Ｑが放電回路に流れ込むので、この時の抵抗両端の電圧変化を計測すれば、蓄積電荷量Ｑを求めることもできる。例えば、この抵抗の抵抗値をＲ、時間をｔ、自然対数の底をｅとすれば、計測される電圧は、ｅ^{−（１／ＣＲ）ｔ}に比例するので、かかる式からキャパシタの容量Ｃを求めることができ、充電時のＱ＝ＣＶの式から蓄積電荷量Ｑを求めることができる。この演算プログラムは、上記メモリに格納されている。なお、演算の仕方は複数の方法が知られている。また、キャパシタに蓄積された電荷を既知の容量を有する別のキャパシタに転送し、このキャパシタ両端間の電圧を測定することで、蓄積電荷量を求める方法もある。

図４は、図３のシステムを改良した静電チャック検査方法を説明するための図である。

本例では、図３の装置と比較して、個々のスイッチＳＷが、配線Ｗ２の他に、グランド（固定電位）に接続されるようになっている。同図では、左側から４番目のスイッチＳＷがＯＮ状態とされ、残りのスイッチＳＷはＯＦＦ状態とされている。このように、計測対象のスイッチＳＷ以外のスイッチ群を、ＯＦＦ状態とする場合に、これらのスイッチ群はグランドに接続する。これにより、計測対象の周囲の電位がグランドに固定されるので、計測時のノイズが減少するという利点がある。

図５は、例示的実施形態に係る静電チャック検査用基板の底面図である。

同図には、検査用電極１０５ａの平面形状が示されている。個々の検査用電極１０５ａの形状は、円環状であり、複数の検査用電極１０５ａは同心円状に配置されている。個々の検査用電極１０５ａに対応したインピーダンスＺと蓄積電荷量Ｑを測定することができる。なお、円環の幅ｗが等しい場合、周辺部に位置する検査用電極１０５ａの面積は、中央部に位置する検査用電極１０５ａの面積よりも大きい。静電チャック検査用基板の中心からの離間距離に応じて、キャパシタの容量Ｃ（インピーダンスＺ、蓄積電荷量Ｑ）が異なる。各検査用電極からの良品の出力を予め測定しておけば、良品出力と対象品出力との差分の合計値が、閾値を超えた場合には、不良品と判断することができる。なお、円環の面積Ｓ＝π（円環の幅ｗ×（内径＋円環の外径））であるので、外側の円環ほど幅ｗを小さくすれば、個々の検査用電極の面積を等しくすることもできる。

なお、静電チャックの上部被覆膜１０４は、その上面に保持する基板との接触面積を制限するために削り出しにより任意の平面パターンを形成する場合がある。例えば、直径方向の熱伝導性の均一性を向上するために同心円状の凹凸パターンを上部被覆膜１０４の表面に形成する場合には、これと同様の形状の検査用電極１０５ａを用いると、同心円状に形成された上部被覆膜１０４のパターンごとに評価を行うことができる。

図６は、別の例示的実施形態に係る静電チャック検査用基板の底面図である。

同図には、検査用電極１０５ａの平面形状が示されている。個々の検査用電極１０５ａの形状は、中心部においては扇型であり、中心部以外は、円環を径方向に沿って分割した形状である。この構造の場合、検査用電極１０５ａの数が多く、単位面積当たりの分解能が、図５の場合よりも高くなる。したがって、より正確に静電チャックの品質評価を行うことができる。

なお、静電チャックの上部被覆膜１０４は、その上面に保持する基板との接触面積を制限するために削り出しにより任意の平面パターンを形成する場合がある。この様な場合において、円周方向に沿って、より高い分解能で検査を行う場合には、本構造が有用である。

図７は、更に別の例示的実施形態に係る静電チャック検査用基板の底面図である。

同図には、検査用電極１０５ａの平面形状が示されている。個々の検査用電極１０５ａの形状は、全て円形であり、面積も等しい。すなわち、複数の検査用電極１０５ａのそれぞれの面積は等しい。上述のように、複数の検査用電極１０５ａは、静電チャックの内部電極１０３に対向して配置される。静電チャックの表面側には上部被覆膜１０４（図４参照）が設けられているので、複数の検査用電極１０５ａと内部電極１０３との間には、複数のキャパシタが形成されている。複数の検査用電極１０５ａのそれぞれの面積Ｓが等しい場合、キャパシタ特性の検査時には、理想的には、それぞれの電極から同じ値が出力される。したがって、この構造の場合、電気的特性としてのキャパシタ特性が、評価しやすいという利点がある。

なお、いずれの例においても、評価の仕方は、上述の通りであり、例えば、固定した周波数におけるインピーダンスＺ及び／又は蓄積電荷量Ｑの正常基準値からの変位の合計値（又は合計値の平均値）が、閾値を超えたかどうかで判断する。バラつきの判定の観点からは、これらの出力の標準偏差が、閾値を超えたかどうかを判断してもよい。なお、インピーダンスＺは周波数によって異なるので、複数の周波数のそれぞれにおいて、かかる判断を実行することができる。

その他、最初に個別の検査用電極からの出力（インピーダンスＺ）の周波数依存性を測定しておき、周波数を変化させた場合の測定対象の検査用電極のインピーダンスＺと、良品のインピーダンスＺとの間の差分ΔＺの絶対値の積分値Σ｜ΔＺ｜を演算してもよい。この積分値は、積分に用いた周波数の数で割ることもできる。この値が、閾値を超えていれば、その位置における検査用電極からの出力は不良品であり、閾値以下であれば良品と判断することができる。かかる判断を全ての検査用電極からの出力に対して行い、全ての出力が良品であれば、最終的な静電チャックが良品であると判断することができる。いずれの方法においても、静電チャック検査方法は、測定対象の静電チャックのインピーダンスと、予め測定された良品の静電チャックのインピーダンスとの間の差分に基づいて、測定対象の静電チャックの品質の判定を行う工程を更に備えている。すなわち、測定対象のインピーダンスと良品のインピーダンスとの差分が、所定条件を満たせば、測定対象の静電チャックは良品であり、満たさなければ不良品であると判定することができる。

インピーダンスは周波数を固定して比較することもできるが、変化させてもよい。すなわち、測定対象の静電チャックのインピーダンスは、この静電チャックの内部電極と第二電極との間に与えられる高周波電圧の周波数を変化させながら測定される。測定されたインピーダンスの周波数変化を、予め測定された良品の静電チャックのインピーダンスの周波数変化と比較し、測定対象の静電チャックの品質の判定を行うことができる。周波数依存性に基いて、良品の判定を行うことができる。例えば、周波数毎の差分の合計が閾値以下の場合は良品と判断し、閾値を超えた場合には、不良品と判断することができる。個々の検査用電極（出力用電極）からの出力を比較してもよく、複数の検出用電極（出力用電極）からの出力の平均値を比較してもよい。

なお、蓄積電荷量Ｑの場合は、周波数ではなく、直流電圧を変化させる。この場合は、上述の説明において、インピーダンスＺを蓄積電荷量Ｑと読み替え、良品とのデータの差分ΔＺをΔＱと読み替え、周波数を直流電圧に読み替えれば、同様に評価を行うことができる。

図８は、印加電圧周波数ｆ（Ｈｚ）とインピーダンスＺ（ａ．ｕ．）との関係を示すグラフである。ここでは、１つの検査用電極からの出力に着目しており、インピーダンスＺは絶対値を示している。また、実線は不良品（Ｂａｄ）の場合に想定されるデータの一例を示し、点線は良品（Ｇｏｏｄ）の場合に想定されるデータの一例を示している。

欠陥が少ない誘電体に交流電圧を印加した場合、印加周波数が高くなることにより、キャパシタの容量の周波数依存性から、インピーダンスが低下していき、ある周波数以上でインダクタンスの効果が大きくなり、インピーダンスが増加し始め、Ｖ字型のグラフとなる。すなわち、良品（Ｇｏｏｄ）の場合は、周波数の増加に伴って、インピーダンスＺが直線的に減少し、ある一定の周波数（例：１０^６Ｈｚ）を超えると直線的に増加を始めると考えられる。

これに対し、静電チャックの誘電体に不純物が混入したり、結晶欠陥が入った場合のインピーダンスの印加周波数特性は、良品とは異なる。すなわち、不良品（Ｂａｄ）の場合は、周波数の増加に伴って、インピーダンスＺが直線的ではない変化をしながら減少すると考えられる。良品（Ｇｏｏｄ）のデータは、基準値として保存しておき、上述のように、基準値と測定データとの間の差分ΔＺを用いて、静電チャックを評価することができる。

なお、測定に用いる印加電圧の周波数は、実際に対象とする静電チャックが、プロセス装置に装着された場合に印加される高周波の周波数範囲（例：１Ｈｚ〜１０^８Ｈｚ）を含んでおり、十分に広い周波数範囲において、特性検査を行うことができる。

図９は、印加電圧Ｖｉｎ（Ｖ）と蓄積電荷量Ｑ（ａ．ｕ．）との関係を示すグラフである。ここでは、１つの検査用電極からの出力に着目している。また、実線は不良品（Ｂａｄ）の場合に想定されるデータの一例を示し、点線は良品（Ｇｏｏｄ）の場合に想定されるデータの一例を示している。同図では、測定電圧をマイナスからプラスに掃引した場合に、検査用電極と静電チャック電極間に蓄積される電荷の測定結果を示している。

理想的なキャパシタが形成されている場合、マイナスに掃引した場合のグラフと、プラスに掃引した場合のグラフは、ゼロボルトを中心とした点対称のグラフになることが期待される。

一方、静電チャック誘電体内部に、不純物が存在する場合や、結晶欠陥がある場合には、点対称とならない。また、誘電体の内部に固定電荷が存在する場合には、その固定電荷の正負に応じて、グラフが左右にシフトすることになる。また、キャパシタに欠陥がある場合には、誘電率が低下することから、キャパシタへの印加電圧Ｖｉｎ（Ｖ）を変化させた場合、蓄積電荷量Ｑは良品（Ｇｏｏｄ）よりも少なくなる。良品（Ｇｏｏｄ）のデータは、基準値として保存しておき、上述のように、基準値と測定データとの間の差分ΔＱを用いて、静電チャックを評価することができる。

この検査方法では、良品の蓄積電荷量Ｑの印加電圧特性のグラフと、実際の対象品の蓄積電荷量Ｑの印加電圧特性のグラフとの差分（変位量）ΔＱとを求め、差分ΔＱが閾値以内の場合には、良品と判断し、閾値を超えた場合には、不良品を判断することができる。印加電圧の大きさは、実際に、対象の静電チャックがプロセス装置に装着され印加される場合の電圧範囲よりも、十分に大きな電圧範囲（例：−６００Ｖ〜＋６００Ｖ）に設定し、特性検査を行うことができる。

なお、上述のインピーダンス測定、蓄積電荷測定の他、過渡特性を評価対象とすることもできる。この場合、検査用電極と静電チャックの内部電極間に、印加電圧をかけて電荷を蓄積させた状態から、印加電圧をゼロに下げて過渡特性を検査する。例えば、結晶欠陥等により、キャパシタ容量が小さくなり、更に、電荷が結晶欠陥や不純物にトラップされている場合は、蓄積電荷容量が小さく、且つ、蓄積電荷量の時間に対する減少率が小さくなる。蓄積電荷量が同じ場合でも、時間に対する減少率が小さくなり、良品の場合と比較して、電荷量減少に遅延が発生する場合がある。このように、蓄積電荷量の時間に対する減少率（或いは遅延）の良品に対する差分を求め、差分が閾値以内の場合には、良品と判断し、閾値を超えた場合には、不良品を判断することができる。なお、初期に電荷を蓄積させるための印加電圧は、実際に対象の静電チャックがプロセス装置に装着され印加される電圧範囲よりも、十分に大きな電圧範囲に設定し、特性検査を行うことができる。

図１０は、例示的実施形態に係る静電チャック検査用基板の製造方法について説明するための図である。

静電チャック検査用基板の製造方法としては、種々の方法が考えられるが、本例では、半導体のＳｉウェハを基板本体として、半導体プロセスを用いて形成する。本例では、特に、基板本体を貫通するＴＳＶ（Through Silicon Via）技術を用いている。以下、詳説する。

（Ａ）マスク形成工程
まず、図１０（Ａ）に示すように、Ｓｉからなる基板本体Ｓ１を用意し、基板本体Ｓ１上にマスクＭ１を形成する。マスクＭ１の材料はフォトレジストであってもよいし、金属マスクや絶縁体マスクであってもよいが、基板本体Ｓ１のエッチング工程において、エッチング耐性のある材料から構成される。マスクＭ１は、貫通孔を形成するために用いるので、複数の円形開口を有するようにパターニングされる。

本例のマスクＭ１の材料は、絶縁体（ＳｉＯ_２）であるとする。マスクＭ１を形成するには、まず、基板本体Ｓ１の表面上に化学的気相成長（ＣＶＤ）法を用いて絶縁層を形成する。その後、この上にフォトレジストを塗布し、しかる後、フォトリソグラフィ技術を用いて、フォトレジストをパターニングする。次に、パターニングされたフォトレジストを用いて、絶縁層をエッチングすることで、絶縁体からなるマスクＭ１を形成する。絶縁層のエッチングには、希ガスやフルオロカーボン系のガス用いたドライエッチングの他、フッ化水素水溶液などを用いたウエットエッチングも適用できる。なお、ＳｉＯ_２をＣＶＤ法で形成する場合は、シラン系のガス雰囲気中で基板を加熱すればよい。シラン系のガスとしてはシラン（ＳｉＨ_４）の他、ＴＥＯＳ（テトラエトキシシラン）、ＴＲＩＥＳ（トリエトキシシラン）などが知られており、加熱温度は１５０℃〜４５０℃である。ＣＶＤ法を用いる際に、プラズマやオゾンを用いる方法などもあり、様々な製造方法が知られている。

（Ｂ）貫通孔形成工程
次に、図１０（Ｂ）に示すように、マスクＭ１を用いて、基板本体Ｓ１をエッチングし、基板本体の厚み方向に延びた穴（トレンチ）をする。なお、この穴の底面は、後の工程（図１０（Ｇ））で除去され、穴は貫通孔となる。エッチングには、ドライエッチングを用いる。ドライエッチングとして、単純に、Ａｒなどの希ガスを用いたスパッタ法を用いることもできるが、反応性イオンエッチング（ＲＩＥ）を行うこともできる。エッチングガスとしては、パーフルオロカーボン、ハイドロフルオロカーボン、クロロフルオロカーボン、有機ハロゲンガス、無機ハロゲンガス、炭化水素ガスなど様々なガス種が知られており、公知のエッチング手法を用いればよい。穴の形成後、マスクＭ１は、エッチング液（例えば、フッ化水素水溶液）を用いて除去する。

（Ｃ）絶縁層形成工程
次に、図１０（Ｃ）に示すように、基板本体Ｓ１の上部表面上に絶縁層Ｓ２を形成する。絶縁層Ｓ２は、穴の内面も被覆する。絶縁層Ｓ２の材料はＳｉＯ_２であり、ＣＶＤ法を用いて形成する。ＳｉＯ_２をＣＶＤ法で形成する方法は、上述のような方法であり、適宜選択すればよい。

（Ｄ）貫通電極用導電層形成工程
次に、図１０（Ｄ）に示すように、基板本体Ｓ１の上部表面上に導電層Ｓ３ｐを形成する。この導電層Ｓ３ｐは、基板本体Ｓ１の上部表面及び基板本体Ｓ１に形成された穴を埋めるように形成される。導電層Ｓ３ｐの材料は銅（Ｃｕ）であり、形成方法はメッキ法であるが、他の材料や形成方法も用いることができる。メッキ工程の前にスパッタ法などで、絶縁層Ｓ２上に、クロム（Ｃｒ）やコバルト（Ｃｏ）などの金属からなる適当な下地層を形成してもよい。Ｃｕのメッキ法としては、各種のものが知られている。例えば、硫酸銅及び硫酸を主成分とするメッキ液に基板を浸して導電層を形成する。メッキ液には、塩素、抑制剤、促進剤、添加剤を加えてもよい。無電界メッキ法の他、電界をかけるメッキ法も各種知られている。

（Ｅ）表面研磨工程
次に、図１０（Ｅ）に示すように、貫通電極用導電層を形成した側の基板表面を化学機械研磨（ＣＭＰ）し、絶縁層Ｓ２を露出させる。貫通電極用導電層の穴上部領域以外の部分は除去され、貫通電極Ｓ３が形成される。

（Ｆ）検査用電極形成工程
次に、図１０（Ｆ）に示すように、貫通電極Ｓ３上に検査用電極１０５ａを形成する。検査用電極１０５ａは、例えば、アルミニウム（Ａｌ）である。貫通電極Ｓ３の露出表面の周囲を覆うマスクを形成した後、マスクを介して検査用電極１０５ａの材料を貫通電極Ｓ３の露出表面上に形成し、このマスクを除去する。マスクのパターニング方法及び除去方法は、上述のマスク形成方法及び除去方法と同一でよい。

（Ｇ）裏面研磨工程
次に、図１０（Ｇ）に示すように、検査用電極１０５ａとは反対側の基板表面を化学機械研磨（ＣＭＰ）し、貫通電極Ｓ３の底部を露出させる。

（Ｈ）出力用電極形成工程
最後に、図１０（Ｈ）に示すように、貫通電極Ｓ３の露出した表面上に出力用電極１０６ａを形成する。もちろん、形成時には、基板の上下を反転させる。なお、出力用電極１０６ａの形成前に、基板本体Ｓ１の露出表面上に、絶縁層Ｓ４を形成し、貫通電極Ｓ３の存在する領域が開口したパターンを形成しておく。

絶縁層Ｓ４は、上述のようなＣＶＤ法を用いて、形成することができる。この場合は、絶縁層の形成後、貫通電極Ｓ３の形成された領域近傍が開口したマスクを絶縁層上に形成し、このマスクを介して開口内の絶縁層をエッチングし、しかる後、このマスクを除去する。マスクのパターニング方法及び除去方法は、上述のマスク形成方法及び除去方法と同一でよい。なお、絶縁層Ｓ４の形成方法として、熱酸化法を用いることもできる。例えば、基板本体Ｓ１をオゾン雰囲気中で加熱すればシリコンの熱酸化膜が得られる。加熱温度は例えば４００℃である。

露出した貫通電極Ｓ３上に形成される出力用電極１０６ａの材料は、例えば、アルミニウム（Ａｌ）である。貫通電極Ｓ３の露出表面の周囲を覆うマスクを形成した後、マスクを介して出力用電極１０６ａの材料を貫通電極Ｓ３の露出表面上に形成し、このマスクを除去する。マスクのパターニング方法及び除去方法は、上述のマスク形成方法及び除去方法と同一でよい。

図１１は、バンプ電極を用いた静電チャック検査用基板について説明するための図である。

上述の例では、出力用電極１０６ａの材料として、検査用電極１０５ａと同じアルミニウム（Ａｌ）を用い、パターニングを行った例を示したが、上述のように、出力用電極１０６ａの形状や材料は他のものを用いることができる。すなわち、図１０（Ｈ）の工程において、半田材料からなるバンプ電極を出力用電極１０６ａとして、貫通電極Ｓ３の露出表面上に形成してもよい。なお、バンプ電極の形成においては、これを形成するためのマスクを形成しなくてもよい。

この構造の場合、静電チャック検査用基板は、複数の出力用電極１０６ａ（バンプ電極）を備えている。複数の出力用電極１０６ａは、基板本体Ｓ１の検査用電極１０５ａとは反対側に設けられ、複数の貫通電極Ｓ３にそれぞれ電気的に接続さている。複数のバンプ電極がある場合、電気的特性を測定する装置からの検査用のプローブ電極１０７ｐを、これらのバンプ電極に容易に接触させることができるので、測定時の利便性が向上する。複数の検査用のプローブ電極１０７ｐは、それぞれ測定装置のスイッチＳＷ（図４参照）に接続されている。検査用のプローブ電極１０７ｐは、先端部が細いテーパ形状をしており、出力用電極１０６ａに容易に接触させることができる。

以上のように、この静電チャック検査システムは、複数のプローブ電極１０７ｐ、複数のスイッチＳＷを備えている。複数のプローブ電極１０７ｐは、静電チャック検査用基板の複数の出力用電極１０６ａにそれぞれ物理的及び電気的に接続される。また、スイッチＳＷは、複数のプローブ電極１０７ｐにそれぞれ設けられる。複数のスイッチＳＷは測定装置１０７（インピーダンス測定装置）に電気的に接続されている。配線Ｗ１は、静電チャックの内部電極１０３に電気的に接続され、測定装置１０７は、複数のスイッチＳＷ及び配線Ｗ１に電気的に接続されている。

図４のスイッチＳＷをＯＮ状態とすると、静電チャック検査用基板の検査用電極１０５ａ及び出力用電極１０６ａ（電極パッド）が、プローブ電極１０７ｐを介して、インピーダンス測定装置に接続される。この測定装置１０７は、静電チャックの内部電極１０３と、静電チャック検査用基板の検査用電極１０５ａとの間に形成されるキャパシタのインピーダンスを測定することができる。測定装置１０７は、蓄積電荷量や過渡応答なども測定することができる。

図１２は、バンプ電極を用いた別の静電チャック検査用基板について説明するための図である。

静電チャック検査用基板は、支持基板Ｓと、支持基板Ｓに設けられ互いに電気的に分離した複数の検査用電極１０５ａと、複数の検査用電極１０５ａに対して、支持基板Sの反対側に設けられた複数のバンプ電極からなる出力用電極１０６ａとを備えている。支持基板Ｓは、セラミックやＳｉＯ_２等の絶縁体からなる基板本体Ｓ１と、基板本体Ｓ１内に埋め込まれた貫通電極Ｓ３としての内部配線を備えている。すなわち、支持基板Ｓは、多層配線基板であり、裏面側の電極と表面側の電極を電気的に接続することができる。上述の例では、複数の検査用電極１０５ａと複数の出力用電極１０６ａとは、一対一の関係を有して、それぞれ電気的に接続されていた。

一方、本例では、例えば、複数の検査用電極１０５ａに対して、単数の出力用電極１０６ａが対応して電気的に接続されている場合もある。出力用電極１０６ａとしてのバンプ電極には、それぞれプローブ電極１０７ｐが接触しており、出力用電極１０６ａから、容易に出力を取り出すことができる。もちろん、上下の電極の接続関係は、これに限定されるものではなく、単数の検査用電極が、複数の出力用電極に対応して電気的に接続されている構成も考えられる。また、多層配線基板の他に、電気的接続用の導電パターンを基板の表面及び/又は裏面上に形成しておき、かかる導電パターン同士を貫通電極によって物理的及び電気的に接続する構造も考えられる。

上述の実施形態では、静電チャックの性能評価のための検査用ウェハを提供しており、検査用ウェハ側に設けられた電極を用いて、インピーダンス計測をしている。また、面内検査が可能なように、検査エリアを分割しており、製造時の品質検査や、経時劣化の評価等に用いることにできる。上述の例では、静電チャックを構成する誘電体膜へ混入した不純物、欠陥及び結晶構造の乱れから生じる周波数特性の変化を取得している。シリコン基板に形成する検査用電極からの出力は、静電チャックの内部電極構造や静電チャック表面のトポロジーの影響を受けており、面内の２次元分布を測定できるようにパターニングされている。また、図４のように、細分化された電極パターンが測定すべき領域が、測定回路に接続され、それ以外の電極はグランドに接続されているので、高精度な測定が可能となっている。なお、静電チャックの内部電極の構造としては、単極型と双極型があり、上述の実施形態はいずれのタイプにも適用することができる。

なお、双極型等の電極構造に応じて、検査用電極のパターンを形成してもよい。また、複数の検査用電極１０５aは、検査対象の静電チャックの内部電極１０３の構造に対応して配置される。複数の検査用電極１０５aを、内部電極１０３に対応させて配置することで、内部電極１０３と検査用電極１０５aとの間の絶縁性の上部被覆膜１０４の品質を正確に測定することができる。複数の検査用電極１０５aの形状及び位置と、内部電極１０３の形状及び位置を一致させて配置することが好ましい。検査対象の静電チャックの構造（静電チャック表面の凹凸形状、又は、静電チャックの内部電極構造）に、複数の検査用電極の形状を一致させ、また、これらに対応させて複数の検査用電極を配置する。内部電極がスパイラル構造を有する場合は、検査用電極の形状も、同一形状のスパイラル構造とすることができる。もちろん、同一構造が好ましいが、同一ではない場合であっても、ある程度の精密な測定は可能である。例えば、検査用電極の８０％以上の面積が、内部電極に対向する場合には、実質的には、複数の検査用電極は、検査対象の静電チャックの内部電極の構造に対応して配置されていると言える。

以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。また、以上の説明から、本開示の種々の実施形態は、本明細書において説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。

１０１…支持体、１０２…下部被覆膜、１０３…内部電極、１０４…上部被覆膜、１０５…検査用電極、１０５ａ…検査用電極、１０６ａ…出力用電極、１０７…測定装置、１０７ｐ…プローブ電極、１１０…直流電源、１１１…高周波電源、１１２…スイッチ、Ｍ１…マスク、Ｓ…支持基板、Ｓ１…基板本体、Ｓ２…下部絶縁層、Ｓ３…貫通電極、Ｓ３ｐ…導電層、Ｓ４…上部絶縁層、ＳＷ…スイッチ、Ｗ１…配線、Ｗ２…配線。

Claims (12)

1. 支持基板と、
   前記支持基板の表面に設けられ互いに電気的に分離した複数の第一電極と、
   前記複数の第一電極に対して前記支持基板の反対側に設けられた複数の第二電極と、
   前記複数の第一電極と前記複数の第二電極とを電気的に接続し、前記支持基板を貫通する複数の貫通電極と、
   備える静電チャック検査用基板。
2. 前記複数の第一電極と前記支持基板との間、及び、
   前記複数の第二電極と前記支持基板との間には、
   絶縁膜が設けられている、
   請求項１に記載の静電チャック検査用基板。
3. 前記絶縁膜は、前記貫通電極の周囲に設けられている、
   請求項２に記載の静電チャック検査用基板。
4. 前記複数の第二電極が、前記複数の貫通電極に電気的に接続された複数のバンプ電極である、
   請求項１〜３のいずれか一項に記載の静電チャック検査用基板。
5. 前記複数の第一電極のそれぞれの面積は等しい、
   請求項１〜４のいずれか一項に記載の静電チャック検査用基板。
6. 前記複数の第一電極は、検査対象の静電チャック表面の凹凸形状、又は、この静電チャックの内部電極構造に対応して配置される、
   請求項１〜５のいずれか一項に記載の静電チャック検査用基板。
7. 請求項１〜６のいずれか一項に記載の静電チャック検査用基板に接続される静電チャック検査システムであって、
   前記静電チャック検査用基板の前記複数の第二電極にそれぞれ接続される複数のプローブ電極と、
   前記複数のプローブ電極にそれぞれ設けられた複数のスイッチと、
   静電チャックの内部電極に電気的に接続された配線と、
   前記複数のスイッチ及び前記配線に電気的に接続されたインピーダンス測定装置と、
   を備える静電チャック検査システム。
8. 請求項１〜６のいずれか一項に記載の静電チャック検査用基板を、前記複数の第一電極の形成された面が静電チャック上に対向するように配置する第１工程と、
   前記複数の第二電極と前記静電チャックの内部電極との間の各々のインピーダンスを測定する第２工程と、
   を備える静電チャック検査方法。
9. 測定対象の静電チャックの前記インピーダンスと、予め測定された良品の静電チャックのインピーダンスとの間の差分に基づいて、測定対象の静電チャックの品質の判定を行う工程を更に備える、請求項８に記載の静電チャック検査方法。
10. 測定対象の前記静電チャックの前記インピーダンスは、この静電チャックの前記内部電極と前記第二電極との間に与えられる高周波電圧の周波数を変化させながら測定され、測定されたインピーダンスの周波数変化を、予め測定された良品の静電チャックのインピーダンスの周波数変化と比較し、測定対象の前記静電チャックの品質の判定を行う、
    請求項９に記載の静電チャック検査方法。
11. 前記第２工程において、前記各々のインピーダンスは、同時に測定される、
    請求項８〜１０のいずれか一項に記載の静電チャック検査方法。
12. 前記第２工程において、前記各々のインピーダンスは、異なる時刻に測定される、
    請求項８〜１０のいずれか一項に記載の静電チャック検査方法。

Images