JP2000295888A - ブラシレスモータの駆動制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 低電源電圧時におけるＩＣ動作の不安定さに
影響されることなく、ブラシレスモータへの通電のため
のスイッチング素子を確実にオフ状態に維持することが
できるようにする。 【解決手段】 Ｌｏｗ電圧ＯＦＦ回路９は、電源電圧が
出力制御回路６の正常な動作が保証できないような低電
圧状態となっても所定電圧までは、出力回路５によるブ
ラシレスモータ１への通電が停止されるような制御信号
を出力するようになっており、出力制御回路６が電源電
圧の低下により仮に不安定な動作状態となっても、Ｌｏ
ｗ電圧ＯＦＦ回路９により、出力回路５のスイッチング
素子が確実にオフ状態に維持されるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータの駆動制御
に係り、特に、いわゆるブラシレスモータの駆動制御の
安定性等を図ったものに関する。

【０００２】

【従来の技術】いわゆるブラシレスモータの駆動回路と
しては、例えば、実開平７−３０５７９号公報に示され
たように、６個のトランジスタをいわゆる三相ブリッジ
接続した通電回路を設ける一方、永久磁石からなるロー
タの周囲に配置された３つのホール素子の検出信号に基
づいて、通電回路の各トランジスタのいわゆるオン・オ
フを制御するようにしたものが公知・周知となってい
る。

【０００３】ところで、このような構成のブラシレスモ
ータの動作状態において、電源スイッチを開成して電源
供給を停止した場合、ロータは慣性力により回転を続
け、徐々にその回転速度が低下してゆくが、この際、ス
テータコイルに生ずる誘導起電力に起因してモータから
異音が発生し、耳障りであるという問題がある。すなわ
ち、電源スイッチが開成（オフ）された後の、一つのス
テータコイルの通電回路側の一端の電圧変化に注目する
と、全体的にはいわゆる回路時定数に応じた速度で時間
の経過と共に徐々に低下してゆくものとなる（図６参
照）。

【０００４】ところが、このように全体の電圧が低下し
てゆく中で、ロータ回転によって生じた誘導起電圧が、
通電回路を構成する各トランジスタと並列接続状態で設
けられたいわゆる環流ダイオードの内、いわゆるハイサ
イド側のトランジスタ（供給電源側に接続されたトラン
ジスタ）に並列接続された３つの何れかの環流ダイオー
ドの順方向電圧を越えることがあり、環流ダイオードが
瞬時導通状態となり、対応するステータコイルに一時的
に電流が流れる。このような瞬時の電流の発生に起因し
て、モータにおいて例えば「ゴト」というような異音が
生じ、使用者の耳障りとなっていた。図６において、点
線で囲まれた箇所は、このようなダイオードの導通によ
る瞬間的な電圧降下を示す一例であり、このような瞬間
的な電圧降下は、全体的な電圧の低下の中で複数回生ず
る。

【０００５】

【発明が解決しようとする課題】本願出願人は、このよ
うなブラシレスモータの駆動制御における問題を解決す
べく、ブラシレスモータの駆動制御方法及び駆動制御装
置に関する発明を行い、既に出願を行った（特願平９−
３４１８８８号）。本願発明は、上述の出願に係る発明
を、より充実させるべくなされたものである。すなわ
ち、上述の出願に係る発明においては、電源電圧の供給
が断たれ、電源回路に接続された電解コンデンサのため
に電源電圧が徐々に低下してゆく際に、ブラシレスモー
タへの通電を制御する制御信号を出力する制御部におい
て、電源電圧の低下のレベルに応じて、ブラシレスモー
タの通電用のトランジスタを、所定の導通・非導通状態
とするような制御信号を出力するような構成とし、先に
述べたような問題の解決を図っている。

【０００６】ところで、上述のような構成において、制
御部は、いわゆるロジックＩＣを用いて構成される場合
が多い。このロジックＩＣは、その動作が保証される最
低の電源電圧がそれぞれメーカによって規定されてお
り、その動作保証の電圧が上述の制御部の動作を保証で
きない場合もあり得る。すなわち、先の出願に係る駆動
制御装置における制御部は、電源スイッチが断とされた
後のブラシレスモータの慣性回転に起因する発電電圧
が、第１の所定電圧（例えば７ｖ）となったところで、
いわゆるブリッジ接続されたスイッチング素子の内、一
端がアース側に接続されているいわゆる下アーム側の３
つのスイッチング素子をオフとする。さらに、制御部
は、ブラシレスモータの発電電圧が第２の所定電圧（例
えば４ｖ）となったところで、ブリッジ接続されたスイ
ッチング素子の上アーム側の３つのスイッチング素子を
完全にオフとするように構成されたものである。

【０００７】かかる構成にあって、制御部を構成するＩ
Ｃは、特に、電源電圧が４ｖからさらに低下した場合
に、その電圧がＩＣの動作保証の範囲外の電圧である
と、ＩＣの動作が不安定となり、制御部から出力される
制御信号も不安定となる結果、上述のようにブリッジ接
続されたスイッチング素子の上アーム側の３つのスイッ
チング素子を完全にオフ状態（非導通状態）に維持する
ことができなくなる。特に、常温ではＩＣの動作が正常
であっても、雰囲気温度が４０℃程度となると、ＩＣ内
部の種々の素子の電気的特性が一定せず、その結果、オ
フ状態となるものや、不安定な状態となるものなどが混
在する状態となる。結局、このような低電源電圧でのＩ
Ｃ動作の不安定さから、本来目的としていたブラシレス
モータの電源断の際の通電電流の乱れを制御できなくな
り、先の本願出願人の出願に係る発明の目的であったブ
ラシレスモータからの異音発生の防止を図ることができ
なくなる。

【０００８】また、上述した先の出願の後における本願
発明者によるさらなる研究の結果、モータからの異音発
生の原因としては、次のような場合もあることが判明し
た。すなわち、従来の駆動装置において、モータコイル
への通電を行うトランジスタに対して、その動作を制御
する制御信号を発生する制御回路を特に集積回路によっ
て構成した場合において、制御回路によるトランジスタ
の導通(オン)、非導通(オフ)の制御が正常に行われなく
なる状態に陥ることによるものである。集積回路は、既
に述べたように、電源電圧が低下した場合であっても、
通常、即座に動作停止状態となるものではなく、その正
常動作が保証される電源電圧の変動の範囲があり、その
範囲内の電源電圧の変動であれば、正常な動作が確保さ
れる。

【０００９】しかしながら、その変動範囲内であって
も、個々の集積回路の電気的特性のばらつきのため、ま
たは、変動範囲の限界付近などでは、正常な動作が確保
できず、動作が不安定な状態に陥ることもある。このよ
うな集積回路の動作不安定が生ずることによって、例え
ば、本来、オフとされるべきタイミングでトランジスタ
がオンとなったり、また逆に、本来オンとされるべきタ
イミングでオフとされるようなことが生ずる。特に、オ
フとされるべきところでオンとされたトランジスタが存
在することで、その際オン状態にある他のトランジスタ
を含む新たな環流電流路が形成され、このときモータコ
イルに発生している誘導電圧による環流電流が、この新
たな環流電流路を流れることとなる。そして、この環流
電流の発生により、モータの回転に対してブレーキが生
じ、そのブレーキの発生により、モータにおける異音が
生ずるというものである。

【００１０】本発明は、上記実状に鑑みてなされたもの
で、低電源電圧時におけるＩＣ動作の不安定さに影響さ
れることなく、ブラシレスモータへの通電のためのスイ
ッチング素子を確実にオフ状態に維持することができ、
電源供給が断たれて慣性回転を経て停止するまでの間の
ブラシレスモータからの異音の発生を断つことができる
信頼性の高いブラシレスモータの駆動制御装置を提供す
るものである。本発明の他の目的は、電源電圧低下によ
る集積回路の動作不安定に起因するトランジスタの不要
なオン・オフを回避し、モータコイルにおける不要な環
流電流の発生を防止することで、モータから異音の発生
をなくすことができるブラシレスモータの駆動制御装置
を提供することにある。

【００１１】

【課題を解決するための手段】上記発明の課題を解決す
るため、本発明に係るブラシレスモータの駆動制御装置
は、電源とアースとの間でスイッチング素子がブリッジ
接続されて、ブラシレスモータのステータコイルへの通
電を行う出力回路と、前記ブラシレスモータに設けられ
た回転位置検出手段からの検出信号と、ブラシレスモー
タの回転速度設定のため外部入力される信号とに基づい
て、前記出力回路のスイッチング素子の駆動を制御する
出力制御回路とを具備してなるブラシレスモータの駆動
制御装置において、電圧が低下し所定の電圧値以下とな
るまで、前記出力回路に対して、前記スイッチング素子
を非動作状態とするための制御信号を出力するＬｏｗ電
圧ＯＦＦ回路を設けてなるものである。

【００１２】かかる構成においては、特に、電源電圧が
所定の電圧値に低下するまで、スイッチング素子を非動
作状態とする制御信号を出力するよう構成されたＬｏｗ
電圧ＯＦＦ回路を設け、この所定の電圧値を、例えば、
出力制御回路の動作が不安定となるような適宜な電圧に
設定することで、出力制御回路の動作が不安定となり、
スイッチング素子が本来全て非動作状態とされるべきタ
イミングに、動作状態とされるようなことが確実に回避
されることとなる。その結果、従来と異なり、本来のタ
イミングと異なるタイミングにおいてスイッチング素子
が動作状態とされることにより新たな環流電流路が形成
されることに起因するようなモータからの異音の発生を
なくすることが可能となるものである。

【００１３】また、上記発明の課題を解決するため、本
発明に係るブラシレスモータの駆動制御装置は、電源と
アースとの間でスイッチング素子がブリッジ接続され
て、ブラシレスモータのステータコイルへの通電を行う
出力回路と、ブラシレスモータに設けられた回転位置検
出手段からの検出信号と、ブラシレスモータの回転速度
設定のため外部入力される信号とに基づいて、前記出力
回路のスイッチング素子の駆動を制御する出力制御回路
と、電源電圧が所定値以下となるまでの間、前記出力回
路のスイッチング素子を非動作状態とする信号を出力す
るＬｏｗ電圧ＯＦＦ回路と、を具備してなるブラシレス
モータの駆動制御装置であって、前記出力制御回路は、
前記ブラシレスモータの回転速度設定のための信号入力
が、第１の所定電圧以下となったときに、前記ブリッジ
接続されたスイッチング素子の内、前記アース側に一端
が接続されているスイッチング素子か、または、前記電
源側に一端が接続されたスイッチング素子の何れか一方
側のスイッチング素子の駆動を停止し、電源電圧が前記
第１の所定電圧よりも小さな第２の所定電圧以下におい
ては、残りのスイッチング素子の駆動を停止する制御信
号を発生すると共に、この制御信号と前記Ｌｏｗ電圧Ｏ
ＦＦ回路の出力信号との論理和を生成して、その論理和
信号を前記出力回路へ出力するよう構成されてなるもの
である。

【００１４】かかる構成においては、特に、電源電圧が
第２の所定電圧以下において、スイッチング素子を非導
通状態とする信号が、Ｌｏｗ電圧ＯＦＦ回路によるもの
と、出力制御回路によるものとの論理和として生成、出
力されるようになっており、しかもＬｏｗ電圧ＯＦＦ回
路は、電源電圧が第２の所定電圧以下で第３の所定値と
なるまでは、確実に出力がなされるようになっているた
めに、出力制御回路が第２の所定電圧以下で動作不安定
となっても、Ｌｏｗ電圧ＯＦＦ回路からの出力信号によ
り出力回路のスイッチング素子が確実に非導通状態に維
持されることとなるものである。

【００１５】また、上記発明の課題を解決するため、本
発明に係るブラシレスモータの駆動制御装置は、電源と
アースとの間でスイッチング素子がブリッジ接続され
て、ブラシレスモータのステータコイルへの通電を行う
出力回路と、ブラシレスモータに設けられた回転位置検
出手段からの検出信号と、ブラシレスモータの回転速度
設定のため外部入力される信号とに基づいて、前記出力
回路のスイッチング素子の駆動を制御する出力制御回路
と、電源電圧が所定値以下となるまでの間、前記出力回
路のスイッチング素子を非動作状態とする信号を出力す
るＬｏｗ電圧ＯＦＦ回路と、を具備してなるブラシレス
モータの駆動制御装置であって、前記出力制御回路は、
電源電圧が、第１の所定電圧以下となったときに、前記
ブリッジ接続されたスイッチング素子の内、前記アース
側に一端が接続されているスイッチング素子か、また
は、前記電源側に一端が接続されたスイッチング素子の
何れか一方側のスイッチング素子の駆動を停止し、電源
電圧が前記第１の所定電圧よりも小さな第２の所定電圧
以下となったときに、残りのスイッチング素子の駆動を
停止し、電源電圧が第２の所定電圧以下においては、残
りのスイッチング素子の駆動を停止する制御信号を発生
すると共に、この制御信号と前記Ｌｏｗ電圧ＯＦＦ回路
の出力信号との論理和を生成して、その論理和信号を前
記出力回路へ出力するよう構成されてなるものであって
もよいものである。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図７を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、図１を参照しつつ、この発明の実
施の形態におけるブラシレスモータの駆動制御装置の概
略的な構成について説明する。この駆動制御装置は、出
力制御回路６と、出力回路５と、Ｌｏｗ電圧ＯＦＦ回路
９とを主たる構成要素としてなり、後述するようにして
ブラシレスモータ１の駆動を制御するようになっている
ものである。ブラシレスモータ１は、例えば、車両用空
調装置において、いわゆる空調ブロアファンを駆動する
ためのモータアクチュエータにおいて用いられるもの
で、出力制御回路６、出力回路５及びＬｏｗ電圧ＯＦＦ
回路９は、電源スイッチ（例えばイグニッションスイッ
チ）７を介して電源が供給されるようになっている。

【００１７】まず、出力回路５は、この種のモータの駆
動電流の通電を制御する複数のスイッチング素子（例え
ばトランジスタ）がいわゆるブリッジ接続されてなる公
知・周知の回路構成を有するもので、出力制御回路６か
らの制御信号に応じて複数のスイッチング素子が導通・
非導通状態とされてブラシレスモータ１の通電が制御さ
れるようになっているものである。出力制御回路６は、
ブラシレスモータ１に設けられた回転位置検出手段とし
てのホール素子（図示せず）の出力信号を基に、出力回
路５への制御信号を生成し、出力するようになっている
ものである。Ｌｏｗ電圧ＯＦＦ回路９は、電源電圧の供
給が断たれ、電源電圧の低下による出力制御回路６の誤
動作が生じ、それによる出力回路５の不安定な動作に起
因するブラシレスモータ１からの異音の発生を防止する
ため、所定の制御信号を出力制御回路６へ出力するよう
になっているものである。

【００１８】すなわち、出力制御回路６は、電源スイッ
チ７が閉成されており、電源電圧が正常に供給されてい
る状態においては、ホール素子（図示せず）の出力信号
を基に、出力回路５を構成する複数のスイッチング素子
（図示せず）へ対して、その導通・非導通を制御する信
号を生成し、出力するようになっている。一方、電源ス
イッチ７が開成された場合、Ｌｏｗ電圧ＯＦＦ回路９及
び出力制御回路６に接続された電源ラインには、電解コ
ンデンサ２１が接続されているため、Ｌｏｗ電圧ＯＦＦ
回路９及び出力制御回路６における電源電圧の低下は、
比較的緩慢なものとなる。

【００１９】かかる状態にあって、出力制御回路６は、
電源ラインの電圧が第１の所定電圧（例えば７ｖ程度）
を下回った際に、出力回路５のいわゆるブリッジ接続さ
れたスイッチング素子の内、一端がアース側に接続され
ているいわゆる下アーム側の３つのスイッチング素子を
オフとするべく制御信号を出力するようになっている。
さらに、出力制御回路６は、電源ラインの電圧が第２の
所定電圧（例えば４ｖ）となったところで、出力回路５
において、ブリッジ接続されたスイッチング素子の上ア
ーム側の３つのスイッチング素子を完全にオフとするべ
く制御信号を出力するものとなっている。

【００２０】一方、Ｌｏｗ電圧ＯＦＦ回路９からは、電
源電圧が第３の所定電圧（＜第２の所定電圧）を下回る
までは、出力回路５の全てのスイッチング素子をオフと
する制御信号が出力されるようになっている。そして、
出力制御回路６においては、第２の所定電圧を下回る
と、出力回路５へ対する制御信号として、出力制御回路
６で発生された制御信号と、Ｌｏｗ電圧ＯＦＦ回路９か
ら入力された制御信号とが論理和された状態で、出力回
路５へ出力されるようになっている。したがって、電源
電圧が先の第２の所定電圧を下回り出力制御回路６が不
安定な動作状態となっても、出力回路５の全てのスイッ
チング素子は、Ｌｏｗ電圧ＯＦＦ回路９から制御信号に
よってオフ状態が確実に維持されることとなる。

【００２１】次に、より具体的な構成例について、図２
乃至図６を参照しつつ説明する。最初に、図２に示され
た構成例について説明すれば、この構成例は、主に出力
回路５の具体的な構成例を示したものとなっている。こ
のブラシレスモータの駆動制御装置Ｓは、出力回路５
と、出力制御回路６と、ＬＯＷ電圧ＯＦＦ回路９とを主
たる構成要素として構成されてなるもので、後述するよ
うに、回転位置検出手段としてのホール素子４ａ〜４ｃ
の検出信号に基づいて、出力回路５に対する制御信号が
出力制御回路６において生成、出力され、出力回路５に
よりブラシレスモータ１のステータコイル３ａ〜３ｃの
通電がなされ、ロータ２が回転されるようになっている
ものである。

【００２２】ここで、ブラシレスモータ１について説明
すれば、このブラシレスモータ１は、永久磁石を用いて
なるロータ２と、Ｕ，Ｖ，Ｗ相の３つのステータコイル
３ａ〜３ｃと、ロータ２の周辺に適宜に配設された３つ
のホール素子４ａ〜４ｃとを主たる構成要素としてなる
公知・周知のものである。

【００２３】出力回路５は、６つのスイッチング素子が
いわゆる三相ブリッジ接続されて、ステータコイル３ａ
〜３ｃに接続されており、出力制御回路６からの制御信
号に応じて各スイッチング素子がいわゆるオン・オフさ
れるようになっており（詳細は後述）、これによって直
流電源Ｖccからの直流電力が交流電力に変換されてステ
ータコイル３ａ〜３ｃへ供給されるいわゆるインバータ
回路が構成されたものとなっている。すなわち、出力回
路５は、スイッチング素子としての６つの第１乃至第６
のＭＯＳ ＦＥＴ１０〜１５を主たる構成要素として、
これら第１乃至第６のＭＯＳＦＥＴ１０〜１５がいわゆ
る三相ブリッジ接続されてなるものである。ここで、こ
の回路構成例における第１乃至第６のＭＯＳ ＦＥＴ１
０〜１５としては、Ｎチャンネルのものが用いられてい
る。

【００２４】出力回路５のより具体的な構成を説明すれ
ば、まず、第１のＭＯＳ ＦＥＴ１０のソースと第４の
ＭＯＳ ＦＥＴ１３のドレインとが接続され、第１のＭ
ＯＳＦＥＴ１０のドレインが電源側、第４のＭＯＳ Ｆ
ＥＴ１３のソースがアース側となるように電源ライン１
７とアースとの間に直列接続されている。同様にして、
第２のＭＯＳ ＦＥＴ１１と第５のＭＯＳ ＦＥＴ１４
とが、第２のＭＯＳ ＦＥＴ１１のドレインが電源側と
なるようにして、電源ライン１７とアースとの間に直列
接続されている。さらに、第３のＭＯＳ ＦＥＴ１２と
第６のＭＯＳ ＦＥＴ１５とが、第３のＭＯＳ ＦＥＴ
１２のドレインが電源側となるようにして、同様に電源
ライン１７とアースとの間に直列接続されている。

【００２５】そして、第１のＭＯＳ ＦＥＴ１０のソー
スと第４のＭＯＳ ＦＥＴ１３のドレインとの接続点に
は、Ｕ相の第１のステータコイル３ａの一端及びＷ相の
第３のステータコイル３ｃの一端が接続されている。ま
た、第２のＭＯＳ ＦＥＴ１１のソースと第５のＭＯＳ
ＦＥＴ１４のドレインとの接続点には、Ｕ相の第１の
ステータコイル３ａの他端及びＶ相の第２のステータコ
イル３ｂの一端が接続されている。さらに、第３のＭＯ
Ｓ ＦＥＴ１２のソースと第６のＭＯＳ ＥＦＴ１５の
ドレインとの接続点には、Ｖ相の第２のステータコイル
３ｂの他端及びＷ相の第３のステータコイル３ｃの他端
が接続されている。

【００２６】また、第１乃至第６のＭＯＳ ＦＥＴ１０
〜１５の各ゲートは、出力制御回路６の出力段に接続さ
れており、特に、第１乃至第３のＭＯＳ ＦＥＴ１０〜
１２のゲートには、後述するように第１乃至第３のホー
ル素子４ａ〜４ｃに応じたオン・オフのためのゲート信
号が出力されるようになっており、図２においては、こ
のようなゲート信号を出力する出力制御回路６の出力段
を「Ｈｉロジック出力」と表記してある。一方、第４乃
至第６のＭＯＳ ＦＥＴ１３〜１５の各ゲートには、後
述するようにいわゆるＰＷＭ制御のための繰り返しパル
ス信号がゲート信号として入力されるようになってお
り、図２においては、このようなゲート信号を出力する
出力制御回路６の出力段を「Ｌｏロジック（Duty出
力）」と表記してある。

【００２７】なお、第１乃至第３のＭＯＳ ＦＥＴ１０
〜１２のドレインは、電源スイッチ（例えばイグニッシ
ョンスイッチ）７を介して直流電源８に接続されて、電
源電圧Ｖccが印加されるようになっている。また、電源
スイッチ７の直流電源８に接続された一方の端子とは反
対側の端子とアースとの間には、平滑用の電解コンデン
サ２１が接続されている。さらに、第１乃至第６のＭＯ
Ｓ ＦＥＴ１０〜１５には、それぞれ第１乃至第６の環
流ダイオード２０ａ〜２０ｆが、そのアノード側が対応
するＭＯＳ ＦＥＴのソース側となるように、ドレイン
とソースとの間に並列接続されている。

【００２８】出力制御回路６は、外部から入力される速
度設定信号Ｖ_INDと第１乃至第３のホール素子４ａ〜４
ｃの検出信号とを入力し、これらの入力信号に基づい
て、第１乃至第３のＭＯＳ ＦＥＴ１０〜１２のいわゆ
るオン・オフ駆動のためのパルス信号を出力すると共
に、第４乃至第６のＭＯＳ ＦＥＴ１３〜１５をＰＷＭ
制御するための速度設定信号Ｖ_INDに対応したデューテ
ィ比を有する繰り返しパルス信号を出力するように構成
されてなるものである。このような機能を有する回路
は、例えば、いわゆるディジタルＩＣとアナログＩＣと
の組み合わせにより構成され、この発明の実施の形態に
おける出力制御回路６は、特に、論理回路の部分、すな
わち、第１乃至第３のホール素子４ａ〜４ｃからの検出
信号に基づいて、第１乃至第６のＭＯＳ ＦＥＴ１０〜
１５のオン・オフのタイミングを設定する回路部分は、
電源電圧が第２の所定値としての略４ｖ以上であれば動
作するようなものとなっている。また、出力制御回路６
は、先に図１を用いて概略説明したようにＬｏｗ電圧Ｏ
ＦＦ回路９からの信号によっても、出力回路５の動作を
制御するように構成されている。なお、このような論理
回路の部分は、例えばＣＰＵを用いて簡易に実現するこ
とができる。そして、電源電圧が低下した場合に、如何
なる電圧まで動作可能かは、現実的には、使用されるＩ
Ｃや半導体素子の電気的特性に依存することが大であ
る。

【００２９】速度設定信号Ｖ_INDは、可変抵抗器２２に
より電源電圧Ｖccを基に生成される電圧信号となってい
る。すなわち、可変抵抗器２２の一端は、電源スイッチ
７を介して直流電源８に接続されるようになっており、
他端はアースに接続され、摺動端子２２ａが出力制御回
路６の入力段に接続されている。そして、摺動端子２２
ａを摺動させることで、その摺動位置に応じた電圧が、
速度設定信号Ｖ_INDとして出力制御回路６に印加される
ようになっている。

【００３０】出力制御回路６においては、入力された速
度設定信号Ｖ_INDの大きさに応じてＰＷＭ制御における
繰り返しパルス信号のデューティ比が設定されるように
なっている。すなわち、例えば、図４に示されたよう
に、速度設定信号Ｖ_INDの増大し始める最初の部分にい
わゆるヒステリシス特性が設けられている点を除けば、
全体的には、速度設定信号Ｖ_INDの増大に比例して第４
乃至第６のＭＯＳ ＦＥＴ１３〜１５のゲートには、デ
ューティ比の大きな繰り返しパルス信号が印加されるよ
うになっている。ここで、出力制御回路６は、速度設定
信号Ｖ_INDが、所定値Ｖ1（図４参照）以下となると第４
乃至第６のＭＯＳ ＦＥＴ１３〜１５へ対するＰＷＭ制
御を停止するようになっており、この発明の実施の形態
において、所定値Ｖ1は例えば６ｖと設定されている。
従来装置においても、この出力制御回路６に対応する部
分は、ＣＰＵを中心に構成されており、したがって、そ
の場合には、殆ど新たな構成要素の追加を要することな
しに、いわゆるソフトウェアを変更することで、上述し
たような、速度設定信号Ｖ_INDの低下による第４乃至第
６のＭＯＳ ＦＥＴ１３〜１５の駆動停止は、対処可能
である。

【００３１】また、出力制御回路６は、電源スイッチ７
を介して供給された直流電圧Ｖccを安定化し、かつ、図
示されない回路の各部に必要な電圧へ変換して供給する
いわゆる安定化回路（図示せず）を有している。さらに
また、出力制御回路６は、第１乃至第３のＭＯＳ ＦＥ
Ｔ１０〜１２のゲート電圧の発生のための昇圧回路（図
示せず）を有している。すなわち、直流電源８からの電
圧Ｖccを昇圧し、例えば、（Ｖcc＋１０）ｖ程度の電圧
として、これを第１乃至第３のゲート電圧として出力す
るようにしてある。

【００３２】図３には、Ｌｏｗ電圧ＯＦＦ回路９のより
具体的な回路構成例が示されており、以下、同図を参照
しつつ、その構成について説明する。このＬｏｗ電圧Ｏ
ＦＦ回路９は、比較器３２及び第１乃至第３の出力トラ
ンジスタ３３〜３５を中心に構成されたものとなってお
り、電源ライン１７の電圧が所定の電圧となるまでの
間、第１乃至第３の出力トランジスタ３３〜３５を所定
の出力状態とするように構成されてなるものである。す
なわち、まず、電源ライン１７とアースとの間には、第
１及び第２の分圧用抵抗器３７，３８が直列接続されて
おり、これら２つの分圧用抵抗器３７，３８の相互の接
続点は、比較器３２の反転入力端子に接続されている。
この第１及び第２の分圧用抵抗器３７，３８による分圧
電圧は、後述するように第１乃至第３の出力トランジス
タ３３〜３５が非導通状態とされる範囲を定めるＯＦＦ
設定電圧Ｖ_OFFSETとして印加されている。

【００３３】また、電源ライン１７とアースとの間に
は、第３の抵抗器３９とツェナーダイオード４１が直列
接続されている。すなわち、ツェナーダイオード４１
は、カソード側が第３の抵抗器３９を介して電源ライン
１７に接続されるようにして第３の抵抗器３９と接続さ
れると共に、両者の接続点は比較器３２の非反転入力端
子に接続されている。そして、このツェナーダイオード
４１において生ずるツェナー電圧は、ＯＦＦ基準電圧Ｖ
_OFFSETとして比較器３２の非反転入力端子に印加される
ようになっている。比較器３２の出力端子には、ｎｐｎ
形のバッファ用トランジスタ３６及びｎｐｎ形の第１乃
至第３の出力トランジスタ３３〜３５の各々のベースが
接続されており、これらバッファ用トランジスタ３６及
び第１乃至第３の出力トランジスタ３３〜３５の各々の
エミッタは、アースに接続されたものとなっている。バ
ッファ用トランジスタ３６のコレクタと比較器３２の反
転入力端子との間には、第４の抵抗器４０が帰還用とし
て接続されている。

【００３４】第１乃至第３の出力トランジスタ３３〜３
５は、そのコレクタが、先の出力制御回路６へ接続され
るようになっている。出力制御回路６においては、これ
ら第１乃至第３の出力トランジスタ３３〜３５のコレク
タは抵抗器（図示せず）を介して電源供給ライン（図示
せず）へ接続されて、各々コレクタに得られる論理値Ｈ
ｉｇｈ又はＬｏｗに対応する信号が、出力制御に用いら
れるようになっている。なお、電源ライン１７とアース
との間には、電解コンデンサ２１が接続されている。

【００３５】次に、上記構成における動作について、図
５を参照しつつ説明する。最初に、電源スイッチ７が閉
成されており、通常の制御状態にある場合について説明
するが、この場合の動作は、従来のものと何等変わると
ころがないので、以下、概略的に説明することとする。
なお、図５（Ａ）乃至図５（Ｃ）において、「Ｈ１」は
第１のホール素子４ａを、「Ｈ２」は第２のホール素子
４ｂを、「Ｈ３」は第３のホール素子４ｃを、それぞれ
意味するものとする。また、図５（Ｄ）乃至図５（Ｉ）
において、「ＦＥＴ１」は第１のＭＯＳ ＦＥＴ１０
を、「ＦＥＴ２」は第２のＭＯＳ ＦＥＴ１１を、「Ｆ
ＥＴ３」は第３のＭＯＳ ＦＥＴ１２を、「ＦＥＴ４」
は第４のＭＯＳ ＦＥＴ１３を、「ＦＥＴ５」は第５の
ＭＯＳ ＦＥＴ１４を、「ＦＥＴ６」は第６のＭＯＳ
ＦＥＴ１５を、それぞれ意味するものとする。また、図
５（Ｅ）、図５（Ｇ）及び図５（Ｉ）においては、ＰＷ
Ｍ制御による波形が概略的に表されたものとなってい
る。

【００３６】まず、第１乃至第３のＭＯＳ ＦＥＴ１０
〜１２は、第１乃至第３のホール素子４ａ〜４ｃの出力
信号の立ち上がり、立ち下がりに同期してオン・オフさ
れるようになっている。すなわち、第１のＭＯＳ ＦＥ
Ｔ１０は、第２のホール素子４ｂの出力信号の立ち上が
りに同期してオン状態とされ（図５（Ｂ）及び図５
（Ｄ）参照）、また、第３のホール素子４ｃの出力信号
の立ち上がりに同期してオフ状態とされるようになって
いる（図５（Ａ）及び図５（Ｄ）参照）。そして、第１
のＭＯＳ ＦＥＴ１０がオフとなると同時に、第３のホ
ール素子４ｃの出力信号の立ち上がりに同期して第２の
ＭＯＳ ＦＥＴ１１がオン状態とされるようになってい
る（図５（Ａ）及び図５（Ｆ）参照）。

【００３７】この後、第２のＭＯＳ ＦＥＴ１１は、第
１のホール素子４ａの出力信号の立ち上がりに同期して
オフ状態とされ（図５（Ｃ）及び図５（Ｆ）参照）、同
時に第３のＭＯＳ ＦＥＴ１２がオン状態とされるよう
になっている（図５（Ｃ）及び図５（Ｈ）参照）。そし
て、第３のＭＯＳ ＦＥＴ１２が、第２のホール素子４
ｂの出力信号の立ち上がりに同期してオフ状態とされる
（図５（Ｂ）及び図５（Ｈ）参照）と同時に、第１のＭ
ＯＳ ＦＥＴ１０が再びオン状態とされ（図５（Ｂ）及
び図５（Ｄ）参照）、以下、上述した動作が繰り返され
るようになっている。このように、第１乃至第３のＭＯ
Ｓ ＦＥＴ１０〜１２は、第１乃至第３のホール素子４
ａ〜４ｃの出力信号の立ち上がり、立ち下がりに同期し
て順次オン・オフされるようになっている。

【００３８】これに対して、第４乃至第６のＭＯＳ Ｆ
ＥＴ１３〜１５は、次述するように第１乃至第３のＭＯ
Ｓ ＦＥＴ１０〜１２のオン・オフに伴い、いわゆるＰ
ＷＭ制御されるようになっている。すなわち、まず、第
４のＭＯＳ ＦＥＴ１３は、第２のホール素子４ｂの出
力信号の立ち下がりに同期してＰＷＭ制御が開始され、
第３のホール素子４ｃの出力信号の立ち下がりに同期し
てＰＷＭ制御が終了されてオフ状態とされるようになっ
ている（図５（Ａ）、図５（Ｂ）及び図５（Ｅ）参
照）。

【００３９】この第４のＭＯＳ ＦＥＴ１３がＰＷＭ制
御されている期間を、第１乃至第３のＭＯＳ ＦＥＴ１
０〜１２の動作期間との関係で見ると、第２のＭＯＳ
ＦＥＴ１１がオン状態の略中間点から第３のＭＯＳ Ｆ
ＥＴ１２がオン状態の略中間点までとなっている（図５
（Ｅ）、図５（Ｆ）及び図５（Ｈ）参照）。そして、第
４のＭＯＳ ＦＥＴ１３に対するＰＷＭ制御が終了され
ると同時に、第５のＭＯＳ ＦＥＴ１４が同様にＰＷＭ
制御されることとなる（図５（Ｅ）及び図５（Ｇ）参
照）。

【００４０】この第５のＭＯＳ ＦＥＴ１４がＰＷＭ制
御されるのは、第３のＭＯＳ ＦＥＴ１２の導通期間の
略中間点から第１のＭＯＳ ＦＥＴ１０の導通期間の略
中間点までの間となっている（図５（Ｄ）、図５（Ｇ）
及び図５（Ｈ）参照）。この第５のＭＯＳ ＦＥＴ１４
に対するＰＷＭ制御が終了すると、次は、第６のＭＯＳ
ＦＥＴ１５が、第５のＭＯＳ ＦＥＴ１４に対するＰ
ＷＭ制御の終了と同時に同様にＰＷＭ制御されることと
なる（図５（Ｇ）及び図５（Ｉ）参照）。そして、第６
のＭＯＳ ＦＥＴ１５は、第１のＭＯＳ ＦＥＴ１０の
導通期間の略中点から第２のＭＯＳ ＦＥＴ１１の導通
期間の中点までの間、ＰＷＭ制御されるようになってい
る（図５（Ｄ）、図５（Ｅ）及び図５（Ｉ）参照）。

【００４１】この後、第６のＭＯＳ ＦＥＴ１５に対す
るＰＷＭ制御が終了されると、再び第４のＭＯＳ ＦＥ
Ｔ１３に対するＰＷＭ制御が行われ、以下、上述したよ
うにして第５及び第６のＭＯＳ ＦＥＴ１４，１５に対
するＰＷＭ制御が繰り返されるようになっている。な
お、ＰＷＭ制御による第４乃至第６のＭＯＳ ＦＥＴ１
３〜１５のゲートに印加される繰り返しパルス信号のデ
ューディ比は、先に述べたように速度設定信号Ｖ_INDが
大きくなる程、換言すれば、ブラシレスモータ１の所望
回転速度が早い程大きくなるようになっている（図４参
照）。

【００４２】次に、上述のようないわゆる通常の制御状
態において、電源スイッチ７を開成した場合の動作につ
いて説明すれば、電源スイッチ７が開成されると、直流
電源８からの電圧供給は断たれるが、電解コンデンサ２
１があるために、電源ライン１７の電圧は、徐々に低下
してゆくこととなる。これに伴い速度設定信号Ｖ_INDも
徐々に低下することとなり、第１の所定電圧Ｖ1を下回
ると、出力制御回路６による第４乃至第６のＭＯＳ Ｆ
ＥＴ１３〜１５に対するＰＷＭ制御は、先に述べたよう
に、この所定値Ｖ1を下回るとデューティ比が零となる
ように設定されているため、結局、第４乃至第６のＭＯ
Ｓ ＦＥＴ１３〜１５の駆動は完全に停止されることと
なる。

【００４３】一方、第１乃至第３のＭＯＳ ＦＥＴ１０
〜１２に対する駆動は、電源電圧の変化に対する出力制
御回路６の特性として、先に述べたように略４ｖまで
は、いわゆる論理回路が機能するようになっているた
め、第１乃至第３のホール素子４ａ〜４ｃの検出信号の
レベル低下や、第１乃至第３のＭＯＳ ＦＥＴ１０〜１
２のゲートへ印加されるゲート信号の低下はあるもの
の、第４乃至第６のＭＯＳＦＥＴ１３〜１５の駆動が上
述のように完全に停止された後も、第１乃至第３のホー
ル素子４ａ〜４ｃの検出信号に応じて、先に説明した通
常動作の場合と基本的に同様にして、第１乃至第３のＭ
ＯＳ ＦＥＴ１０〜１２は、順次オン・オフされること
となる。

【００４４】第４乃至第６のＭＯＳ ＦＥＴ１３〜１５
の駆動が停止された後は、第１乃至第３のステータコイ
ル３ａ〜３ｃへの通電はなくなるため、ロータ２は、慣
性力で回転を続け、徐々に回転速度が低回して停止する
ようになるが、この慣性力による回転の間、第１乃至第
３のステータコイル３ａ〜３ｃには、いわゆる逆起電圧
が発生する。

【００４５】この逆起電圧の発生に対し、従来は、電源
スイッチ７の開成により、第１乃至第６のＭＯＳ ＦＥ
Ｔ１０〜１５が共に駆動停止されていたため、逆起電圧
による第１乃至第３の環流ダイオード２０ａ〜２０ｃの
アノード側の電圧が、ダイオードを導通状態とする電圧
となると、第１乃至第３の環流ダイオード２０ａ〜２０
ｃの何れかが瞬時導通してコイル電流が瞬時的に流れ
る。そのため、ブラシレスモータ１に異音が発生して耳
障りであった。例えば、図６は、このような従来のブラ
シレスモータにおける環流ダイオードのアノード側（例
えば図２を例に採れば、第１乃至第３の環流ダイオード
２０ａ〜２０ｃのアノード側に相当）の電圧変化を示す
もので、全体的な電圧降下の中で、上述したように環流
ダイオードが瞬時導通することで、電圧降下が生じてい
ることが示されている。

【００４６】これに対して、この発明の実施の形態にお
いては、上述のように、電源スイッチ７が開成された後
であっても、電解コンデンサ２１があるために、電源ラ
イン１７の電圧は、即座に零とならず徐々に低下してゆ
くため、出力制御回路６内での電圧が略４ｖを下回るま
では、第１乃至第３のＭＯＳ ＦＥＴ１０〜１２が順次
オン・オフされ、逆起電圧によるコイル電流は、この第
１乃至第３のＭＯＳＦＥＴ１０〜１２の何れかを流れる
こととなるため、従来のような異音の発生がなくなる。

【００４７】一方、Ｌｏｗ電圧ＯＦＦ回路９は、電源電
圧が徐々に低下してゆき、出力制御回路６がその動作を
維持できなくなるような電圧となって、しかも、未だブ
ラシレスモータ１の回転によるいわゆる回生電圧が生ず
るような状態にある場合において、出力回路５の第１乃
至第６のＭＯＳ ＦＥＴ１０〜１５を確実に非導通状態
とするためのものである。このため、Ｌｏｗ電圧ＯＦＦ
回路９における具体的な電圧設定は、次のようになされ
ている。まず、出力制御回路６は、先の具体例において
は、電源電圧が略４ｖ程度まで低下しても正常に動作す
ることが前提であった。したがって、電源電圧がそれよ
りも低下した場合の動作は保証されないので、例えば、
出力制御回路６が不安定な動作、すなわち、第１乃至第
６のＭＯＳ ＦＥＴ１０〜１５が不規則に導通状態とさ
れたり、非導通状態とされたりするような状態となるこ
とがある。このような状態において、ブラシレスモータ
１に未だいわゆる回生電圧が生ずる状態にあると、結
局、乱れた電流がブラシレスモータ１に流れることとな
り、本発明の目的とするところのブラシレスモータ１か
らの異音の発生を抑圧できなくなる。

【００４８】かかる観点から、Ｌｏｗ電圧ＯＦＦ回路９
において、第３の所定電圧であるＯＦＦ基準電圧Ｖ
_OFFREFは、ブラシレスモータ１の回転が低下して、いわ
ゆる回生電圧が発生しなくなる付近（又はブラシレスモ
ータ１からの異音の発生がなくなる付近）の電圧に設定
されている。換言すれば、ＯＦＦ基準電圧Ｖ_OFFREFは、
電源電圧の低下により出力制御回路６（又は出力回路
５）が動作しなくなる電圧付近に設定されている。具体
的には、この構成例においてＯＦＦ基準電圧Ｖ
_OFFREFは、例えば、約１.３ｖに設定されている。

【００４９】一方、ＯＦＦ設定電圧Ｖ_OFFSETは、ブラシ
レスモータ１の慣性回転により生ずる電圧である２〜３
ｖ程度（換言すれば出力制御回路６の正常動作が保証さ
れない電圧）が設定されればよい。そのため、第１の分
圧用抵抗器３７と第２の分圧用抵抗器３８による分圧電
圧が２〜３ｖの範囲の適宜な値となるように第１及び第
２の分圧用抵抗器３７，３８の値が設定されている。

【００５０】このような条件設定により、Ｌｏｗ電圧Ｏ
ＦＦ回路９においては、第１及び第２の分圧用抵抗器３
７，３８による分圧電圧がＯＦＦ基準電圧Ｖ_OFFREFを下
回るまでは、比較器３２の反転入力端子の電圧が非反転
入力端子の電圧より大となるために、比較器３２からは
論理値Ｌｏｗに対応する信号が出力されることとなり、
第１乃至第３の出力トランジスタ３３〜３５は、非導通
状態とされる。そして、出力制御回路６においては、第
１乃至第３の出力トランジスタ３３〜３５は、そのコレ
クタが抵抗器（図示せず）を介して電源電圧が印加され
るようになっているため、これら第１乃至第３の出力ト
ランジスタ３３〜３５が非導通状態にある場合には、こ
れら第１乃至第３の出力トランジスタ３３〜３５から
は、論理値Ｈｉｇｈに対応する信号が得られることとな
る。そして、この信号は、出力制御回路６において論理
和される前に論理反転されて論理値Ｌｏｗの信号とされ
るようになっている。

【００５１】出力制御回路６においては、第２の所定電
圧を下回ると、出力回路５へ対する制御信号として、出
力制御回路６で発生された制御信号と、Ｌｏｗ電圧ＯＦ
Ｆ回路９から入力された制御信号とが論理和された状態
で、出力回路５の第１乃至第６のＭＯＳ ＦＥＴ１０〜
１５のゲートへ印加されるようになっている。すなわ
ち、この場合、論理値Ｌｏｗに対応する信号が第１乃至
第６のＭＯＳ ＦＥＴ１０〜１５のゲートへ印加され
る。その結果、出力制御回路６が電源電圧の低下によっ
て仮に動作不安定な状態にあっても、出力回路５の第１
乃至第６のＭＯＳ ＦＥＴ１０〜１５は、Ｌｏｗ電圧Ｏ
ＦＦ回路９からの制御信号により、確実に非導通状態に
維持されることとなり、先に述べたようなブラシレスモ
ータ１における不規則な電流の流れがなくなり、異音の
発生が防止される。

【００５２】そして、さらに電源電圧が低下し、Ｌｏｗ
電圧ＯＦＦ回路９において、ＯＦＦ設定電圧Ｖ_OFFSETが
ＯＦＦ基準電圧Ｖ_OFFREFを下回ると、比較器３２から
は、論理値Ｈｉｇｈに対応する信号が出力されることと
なり、第１乃至第３の出力トランジスタ３３〜３５は、
導通状態とされることとなる。先に述べたように、ＯＦ
Ｆ基準電圧Ｖ_OFFREFが１.３ｖに設定されている場合
に、電源電圧がこれよりさらに低下する状態において
は、Ｌｏｗ電圧ＯＦＦ回路９も正常に動作できなくな
り、ブラシレスモータ１に流れる電流は先に述べたよう
に乱れることとなるが、この程度の電圧においてブラシ
レスモータ１に乱れた電流が流れても、電気的なエネル
ギー量としては非常に小さくなっているために、異音が
発生する程ではなく騒音の問題は生じない。

【００５３】なお、上述の例においては、Ｌｏｗ電圧Ｏ
ＦＦ回路９の出力、すなわち、第１乃至第３の出力トラ
ンジスタ３３〜３５のコレクタを出力制御回路６に接続
するようにしたが、反転回路（図示せず）を介して出力
回路５の第１乃至第６のＭＯＳ ＦＥＴ１０〜１５のゲ
ートに接続して、これら第１乃至第６のＭＯＳ ＦＥＴ
１０〜１５を直接非導通状態とするようにしてもよい。

【００５４】また、上述した例においては、出力制御回
路６が第４乃至第６のＭＯＳ ＦＥＴ１３〜１５のＰＷ
Ｍ制御による駆動を停止する条件として、速度設定信号
Ｖ_{IN D}が６ｖ以下とし、さらに、出力制御回路６による
第１乃至第３のＭＯＳ ＦＥＴ１０〜１２のオン・オフ
が停止される条件として、出力制御回路６への供給電圧
が略４ｖ以下としたが、勿論この値に限定される必要は
ない。すなわち、この２つの値は、電源スイッチ７の開
成による電源電圧の低下の際、最初に第４乃至第６のＭ
ＯＳ ＦＥＴ１３〜１５の駆動が停止され、その後、第
１乃至第３のＭＯＳ ＦＥＴ１０〜１２の駆動が停止さ
れるような値であれば、種々選択され得るものである。
さらに、出力回路５は、スイッチング素子としてＭＯＳ
ＦＥＴを用いた例を示したが、勿論他のスイッチング
素子（バイポーラトランジスタ、ＪＦＥＴ等）であって
も構わないものである。

【００５５】またさらに、第１の所定電圧以下となった
ときに駆動停止とするＭＯＳ ＦＥＴと、第２の所定電
圧以下となったときに駆動停止とするＭＯＳ ＦＥＴと
を、上述した例とは逆にしてもよい。すなわち、電源ス
イッチ７が開成され、速度設定信号Ｖ_INDが第１の所定
電圧Ｖ1以下となったときに、まず、第１乃至第３のＭ
ＯＳ ＦＥＴ１０〜１２を駆動停止とする一方、電源電
圧が第２の所定電圧Ｖ2を下回るまでは、第４乃至第６
のＭＯＳ ＦＥＴ１３〜１５を駆動するようにしてもよ
い。なお、この場合、第４乃至第６のＭＯＳ ＦＥＴ１
３〜１５は、ＰＷＭ制御ではなく、通常の動作状態にお
ける第１乃至第３のＭＯＳ ＦＥＴ１０〜１３に対する
と同様なオン・オフが好ましい。さらに、上述した例に
おいては、速度設定信号Ｖ_INDが第１の所定電圧Ｖ1を下
回った際に、出力制御回路６により第４乃至第６のＭＯ
Ｓ ＦＥＴ１３〜１５を非導通状態とし、第２の所定電
圧Ｖ2以下で残りの第１乃至第３のＭＯＳ ＦＥＴ１０
〜１２を非導通状態とするようにしたが、次のようにし
てもよいものである。すなわち、電源スイッチ７の開成
による電源電圧の低下を検出し、電源電圧が第１の所定
値Ｖ1を下回った際に、出力制御回路６により第４乃至
第６のＭＯＳ ＦＥＴ１３〜１５を非導通状態とし、第
２の所定電圧Ｖ2以下で残りの第１乃至第３のＭＯＳ
ＦＥＴ１０〜１２を非導通状態とするようにしてもよ
い。

【００５６】次に、第２の回路構成例について、図７を
参照しつつ説明する。なお、図２に示された構成要素と
同一の構成要素については、同一の符号を付してその詳
細な説明は省略し、以下、異なる点を中心に説明するこ
ととする。この第２の回路構成例は、出力回路５と出力
制御回路６Ａと、Ｌｏｗ電圧ＯＦＦ回路９とを主たる構
成要素として構成されてなる点は、図２に示された第１
の回路構成例と同様であるが、出力制御回路６Ａが次述
するような構成とされた点が異なるものである。すなわ
ち、出力制御回路６Ａは、位置検出回路（図７において
は「ＰＤＥ」と表記）２５と、回転設定回路（図７にお
いては「ＲＳＴ」と表記）２６と、Ｈｉ側出力ロジック
回路（図７においては「ＨＯＬ」と表記）２７と、Ｌｏ
側出力ロジック回路（図７においては「ＬＯＬ」と表
記）２８と、電圧検出回路（図７においては「ＶＤＥ」
と表記）２９と、定電圧回路（図７においては「ＲＥ
Ｇ」と表記）３０とを具備して構成されたものとなって
いる。

【００５７】位置検出回路２５は、第１乃至第３のホー
ル素子４ａ〜４ｃの検出信号を入力し、波形整形等を施
した後、所定の信号レベルで後述するＨｉ側出力ロジッ
ク回路２７及びＬｏ側出力ロジック回路２８へ検出信号
を出力するようになっているものである。回転設定回路
２６は、第４乃至第６のＭＯＳ ＦＥＴ１３〜１５が速
度設定信号Ｖ_INDに対応したＰＷＭ制御がなされるよう
に、速度設定信号Ｖ_INDに対応したデューティ比の繰り
返しパルス信号を、Ｌｏ側出力ロジック回路２８に対し
て出力するようになっているものである。なお、速度設
定信号Ｖ_INDに対するデューティ比の変化は、先の第１
の回路構成例において参照した図４に示された特性と基
本的に同様であるが、この第２の回路構成例の場合、図
４の特性線図の横軸において、速度設定信号Ｖ_INDの最
大値は、直流電源８の電源電圧Ｖccではなく、後述する
ように定電圧回路３０の出力電圧（例えば５ｖ）とな
る。

【００５８】この第２の回路構成例においては、速度設
定を行うための可変抵抗器２２の一端が、制御部６Ａ内
に設けられた定電圧回路３０に接続されており、この定
電圧回路３０の電圧（例えば５ｖ）が印加されるように
なっている。そして、摺動子２２ａは、回転設定回路２
６の入力段に接続されている。なお、この定電圧回路３
０は、電源スイッチ７を介して供給される電源電圧を安
定化して所定の出力電圧（例えば５ｖ）として出力する
ようになっているものである。

【００５９】Ｈｉ側出力ロジック回路２７は、位置検出
回路２５からの出力信号と、Ｌｏｗ電圧ＯＦＦ回路９か
らの出力信号とに基づいて第１乃至第３のＭＯＳ ＦＥ
Ｔ１０〜１２をいわゆるオン・オフ駆動するようになっ
ているものである。すなわち、Ｈｉ側出力ロジック回路
２７は、電源電圧が第２の所定電圧Ｖ2までは、位置検
出回路２５からの出力信号に基づいて第１乃至第３のＭ
ＯＳ ＦＥＴ１０〜１２をいわゆるオン・オフ駆動し、
さらに、電源電圧が第２の所定電圧Ｖ2を下回ると、位
置検出回路２５からの信号に基づいてこのＨｉ側出力ロ
ジック回路２７において発生される信号と、Ｌｏｗ電圧
ＯＦＦ回路９からの出力信号との論理和によって、第１
乃至第３のＭＯＳ ＦＥＴ１０〜１２を非導通状態とす
るようになっている。

【００６０】また、Ｌｏ側出力ロジック回路２８は、回
転設定回路２６、位置検出回路２５及びＬｏｗ電圧ＯＦ
Ｆ回路９からの各々の出力信号に基づいて第４乃至第６
のＭＯＳ ＦＥＴ１３〜１５をＰＷＭ制御によるオン・
オフ駆動するようになっているものである。すなわち、
Ｌｏ側出力ロジック回路２８は、電源電圧が第１の所定
電圧Ｖ1となるまでは、回転設定回路２６及び位置検出
回路２５からの各々の出力信号に基づいて、第４乃至第
６のＭＯＳ ＦＥＴ１３〜１５をいわゆるオン・オフ駆
動するべく第４乃至第６のＭＯＳ ＦＥＴ１３〜１５の
ゲートへ対する駆動信号が出力されるようになってい
る。そして電源電圧が第１の所定電圧Ｖ1を下回ると、
Ｌｏ側出力ロジック回路２８は、第４乃至第６のＭＯＳ
ＦＥＴ１３〜１５を非導通状態とする信号を発生する
ようになっている。さらに、電源電圧が第２の所定電圧
Ｖ2を下回ると、上述の第４乃至第６のＭＯＳ ＦＥＴ
１３〜１５を非導通状態とする信号と、Ｌｏｗ電圧ＯＦ
Ｆ回路９からの第４乃至第６のＭＯＳ ＦＥＴ１３〜１
５を非導通状態とする信号との論理和を発生し、その論
理和出力を第４乃至第６のＭＯＳ ＦＥＴ１３〜１５の
ゲートへ対する駆動信号として出力するようになってい
る。

【００６１】電圧検出回路２９は、電源電圧の所定値へ
の低下を検出し、その検出結果に応じて回転設定回路２
６、Ｈｉ側出力ロジック回路２７及びＬｏ側出力ロジッ
ク回路２８へ動作停止のための制御信号を出力するよう
になっているものである。すなわち、この電圧検出回路
２９は、電源電圧が第１の所定電圧Ｖ1（例えば６ｖ）
を下回ったのを検出すると、回転設定回路２６へ対し
て、回転設定回路２６からの出力が停止されるよう制御
信号を出力すると同時に、Ｌｏ側出力ロジック回路２８
へ対しても第４乃至第６のＭＯＳ ＦＥＴ１３〜１５に
対する駆動動作を停止させるための制御信号を出力する
ようになっている。

【００６２】ここで、この第１の所定電圧Ｖ1は、定電
圧回路３０が正常に所定電圧を出力することができる電
源電圧の最低値という観点から決定されるものである。
さらに、電圧検出回路２９は、電源電圧が第２の所定電
圧Ｖ2（例えば４ｖ）を下回ったことを検出すると、Ｈ
ｉ側出力ロジック回路２７へ対して第１乃至第３のＭＯ
Ｓ ＦＥＴ１０〜１２へ対する駆動制御を停止させるた
めの制御信号を出力するようになっている。なお、Ｌｏ
ｗ電圧ＯＦＦ回路９は、図７においては、その詳細は省
略してあるが、具体的な回路構成としては、先に図３に
示されたようなものが好適である。

【００６３】しかして、上記構成における動作につい
て、図５を参照しつつ説明する。最初に、通常の動作状
態は、図２に示された第１の回路構成例で図５を参照し
つつ説明したと基本的に同様であるので、概略的な説明
に留めることとする。すなわち、第１乃至第３のＭＯＳ
ＦＥＴ１０〜１２は、第１乃至第３のホール素子４ａ
〜４ｃの検出信号が入力される位置検出回路２５からの
出力信号に基づいて、Ｈｉ側出力ロジック回路２７によ
りそれぞれのゲートへゲート信号が印加されることで、
第１乃至第３のホール素子４ａ〜４ｃの立ち上がり立ち
下がりに同時してオン・オフされる（図５（Ａ）乃至図
５（Ｄ）、図５（Ｆ）及び図５（Ｈ）参照）。

【００６４】そして、第４乃至第６のＭＯＳ ＦＥＴ１
３〜１５は、回転設定回路２６から出力される繰り返し
パルス信号に応じてＬｏ側出力ロジック回路２８を介し
てＰＷＭ制御によるオン・オフ駆動が施される結果（図
５（Ｅ）、図５（Ｇ）及び図５（Ｉ）参照）、第１乃至
第３のステータコイル３ａ〜３ｃに順に励磁電流が通電
され、ロータ２が回転するようになっている。

【００６５】次に、上述のようないわゆる通常の制御状
態において、電源スイッチ７を開成した場合の動作につ
いて説明すれば、電源スイッチ７が開成されると、直流
電源８からの電圧供給は断たれるが、電解コンデンサ２
１があるために、電源ライン１７の電圧は、徐々に低下
してゆくこととなる。そして、電圧検出回路２９によ
り、第１の所定電圧Ｖ1が検出されると、回転設定回路
２６及びＬｏ側出力ロジック回路２８へ対して動作停止
のための制御信号が出力され、そのため、第４乃至第６
のＭＯＳ ＦＥＴ１３〜１５の駆動は完全に停止される
こととなる。

【００６６】一方、電圧検出回路２９により第２の所定
電圧Ｖ2（例えば４ｖ）が検出されるまでは、第１乃至
第３のホール素子４ａ〜４ｃの検出信号のレベル低下
や、第１乃至第３のＭＯＳ ＦＥＴ１０〜１２のゲート
へ印加されるゲート信号の低下はあるものの、これら位
置検出回路２５及びＨｉ側出力ロジック回路２７が、電
源電圧が略４ｖ程度まで低下しても機能するような特性
となっているために、第４乃至第６のＭＯＳ ＦＥＴ１
３〜１５の駆動が上述のように完全に停止された後も、
第１乃至第３のホール素子４ａ〜４ｃの検出信号に応じ
て、先に説明した通常動作の場合と基本的に同様にし
て、第１乃至第３のＭＯＳ ＦＥＴ１０〜１２は、順次
オン・オフされることとなる。

【００６７】第４乃至第６のＭＯＳ ＦＥＴ１３〜１５
の駆動が停止された後は、第１乃至第３のステータコイ
ル３ａ〜３ｃへの通電はなくなるため、ロータ２は、慣
性力で回転を続け、徐々に回転速度が低回して停止する
ようになるが、この慣性力による回転の間、第１乃至第
３のステータコイル３ａ〜３ｃには、いわゆる逆起電圧
が発生する。

【００６８】しかしながら、第１の回路構成例で説明し
たと同様に、第４乃至第６のＭＯＳＦＥＴ１３〜１５の
駆動が停止された後であっても、電源電圧が第２の所定
電圧Ｖ2を下回るまでは、上述したように第１乃至第３
のＭＯＳ ＦＥＴ１０〜１２が順次オン・オフされるた
め、逆起電圧によるコイル電流は、この第１乃至第３の
ＭＯＳ ＦＥＴ１０〜１２の何れかを流れることとな
り、従来のような異音の発生がなくなる。そして、電源
電圧が第２の所定電圧Ｖ2を下回ったところでは、第１
乃至第６のＭＯＳ ＦＥＴ１０〜１５のいずれもが非導
通状態とされる。すなわち、Ｈｉ側出力ロジック回路２
７及びＬｏ側出力ロジック回路２８共に、この第２の所
定電圧Ｖ2を下回ると、先に述べたように、Ｈｉ側出力
ロジック回路２７及びＬｏ側出力ロジック回路２８のそ
れぞれにおいて、Ｌｏｗ電圧ＯＦＦ回路９からの第１乃
至第６のＭＯＳ ＦＥＴ１０〜１５を非導通状態とする
信号と、それぞれのロジック回路２７，２８で発生され
た第１乃至第６のＭＯＳ ＦＥＴ１０〜１５を非導通状
態とする信号との論理和が生成され、出力回路５へ出力
されるようになっている。したがって、仮に、Ｈｉ側出
力ロジック回路２７、Ｌｏ側出力ロジック回路２８が、
電源電圧の低下のために動作不安定な状態となり、第１
乃至第６のＭＯＳ ＦＥＴ１０〜１５を非導通状態とす
る信号を安定して発生できなかったとしても、Ｌｏｗ電
圧ＯＦＦ回路９からの第１乃至第６のＭＯＳ ＦＥＴ１
０〜１５を非導通状態とする信号が出力回路５へ出力さ
れ、第１乃至第６のＭＯＳ ＦＥＴ１０〜１５は、確実
に非導通状態に保持されることとなる。

【００６９】そして、さらに電源電圧が低下し、Ｌｏｗ
電圧ＯＦＦ回路９において、ＯＦＦ基準電圧Ｖ_OFFREFが
例えば１.３ｖに設定されている場合には、電源電圧が
これよりさらに低下する状態においては、Ｌｏｗ電圧Ｏ
ＦＦ回路９も正常に動作できなくなり、ブラシレスモー
タ１に流れる電流は先に述べたように乱れることとなる
が、この程度の電圧においてブラシレスモータ１に乱れ
た電流が流れても、電気的なエネルギー量としては非常
に小さくなっているために、異音が発生する程ではなく
騒音の問題は生じない。

【００７０】なお、上述した例における第１及び第２の
所定電圧Ｖ1，Ｖ2の具体的数値は、先の第１の回路構成
例で説明したと同様、これに限定される必要はないもの
で、この２つの値は、電源スイッチ７の開成による電源
電圧の低下の際、最初に第４乃至第６のＭＯＳ ＦＥＴ
１３〜１５の駆動が停止され、その後、第１乃至第３の
ＭＯＳ ＦＥＴ１０〜１２の駆動が停止されるような値
であれば、種々選択され得るものである。

【００７１】さらに、第１の所定電圧Ｖ1以下となった
ときに駆動停止するＭＯＳ ＦＥＴと、第２の所定電圧
Ｖ2以下となったときに駆動停止とするＭＯＳ ＦＥＴ
とを上述した例とは逆にしてもよい。すなわち、電源ス
イッチ７が開成され、電圧検出回路２９により第１の所
定電圧Ｖ1が検出された際、まず、第１乃至第３のＭＯ
Ｓ ＦＥＴ１０〜１２を駆動停止とし、その後、電圧検
出回路２９により電源電圧の第２の所定電圧Ｖ2への低
下が検出されるまでは、第４乃至第６のＭＯＳ ＦＥＴ
１３〜１５を駆動するようにしてもよい。なお、この場
合、第４乃至第６のＭＯＳ ＦＥＴ１３〜１５は、ＰＷ
Ｍ制御ではなく、通常の動作状態における第１乃至第３
のＭＯＳ ＦＥＴ１０〜１３に対すると同様なオン・オ
フが好ましい。

【００７２】次に、駆動制御の他の形態について説明す
る。なお、回路構成としては、図１、図２及び図７にそ
れぞれ示されたものと変わるところはないので、これら
の図を流用することとする。まず、先に説明した回路構
成例においては、出力制御回路６は、電源ラインの電圧
が第１の所定電圧（例えば７ｖ程度）を下回った際に、
出力回路５のいわゆるブリッジ接続されたスイッチング
素子の内、一端がアース側に接続されているいわゆる下
アーム側の３つのスイッチング素子をオフとするべく制
御信号を出力し、さらに、電源ラインの電圧が第２の所
定電圧（例えば４ｖ）となったところで、出力回路５に
おいてブリッジ接続されたスイッチング素子の上アーム
側の３つのスイッチング素子を完全にオフとするべく制
御信号を出力するよう構成されてなるものであるとする
前提であった。

【００７３】出力制御回路６は、電源ラインの電圧低下
が生じた際に、必ずしもこのような制御を行うように構
成されたものに限定される必要はなく、例えば、次のよ
うに制御を行うよう構成されてなるものであってもよい
ものである。すなわち、まず、出力制御回路６は、電源
スイッチ７が閉成されており、電源電圧が正常に供給さ
れている状態においては、ホール素子（図示せず）の出
力信号を基に、出力回路５を構成する複数のスイッチン
グ素子（図示せず）へ対して、その導通・非導通を制御
する信号を生成し、出力するようになっている点は従来
通りのものである（図１参照）。そして、電源スイッチ
７が開成された場合、出力制御回路６は、電源電圧が所
定の電圧（例えば先に説明した構成例における第２の所
定電圧）に低下するまでは、出力回路５を構成する複数
のスイッチング素子を全て非動作状態とする制御信号を
出力するようになっている。

【００７４】一方、Ｌｏｗ電圧ＯＦＦ回路９からは、電
源電圧が第３の所定電圧（＜第２の所定電圧）を下回る
までは、出力回路５の全てのスイッチング素子をオフと
する制御信号が出力されるようになっている。そして、
出力制御回路６においては、第２の所定電圧（例えば４
ｖ）を下回ると、出力回路５へ対する制御信号として、
出力制御回路６で発生された制御信号と、Ｌｏｗ電圧Ｏ
ＦＦ回路９から入力された制御信号とが論理和された状
態で、出力回路５へ出力されるようになっている。した
がって、電源電圧が先の第２の所定電圧を下回り出力制
御回路６が不安定な動作状態となっても、出力回路５の
全てのスイッチング素子は、Ｌｏｗ電圧ＯＦＦ回路９か
ら制御信号によってオフ状態が確実に維持されることと
なる。

【００７５】なお、出力制御回路６において、出力制御
回路６で発生された制御信号と、Ｌｏｗ電圧ＯＦＦ回路
９から入力された制御信号とが論理和された状態で、出
力回路５へ出力され際の第２の所定電圧は、出力制御回
路６の動作が電源電圧の変動により不安定な状態となる
ような値に設定されればよいものである。上述の構成に
おいては、Ｌｏｗ電圧ＯＦＦ回路９の出力段を、出力制
御回路６に接続するようにしたが、これに代えて、出力
回路５のスイッチング素子に直接接続して、これらスイ
ッチング素子を直接非導通状態とするようにしてもよ
い。

【００７６】上述した出力制御回路６及びＬｏｗ電圧Ｏ
ＦＦ回路９の動作は、図２に示された回路構成例及び図
７に示された回路構成例においても勿論適用できるもの
である。なお、この場合の動作については、既に上述し
たものと基本的に変わることろはないので、ここでの詳
細な説明は省略することとする。また、上述した回路構
成例においては、回転位置検出手段としてホール素子４
ａ〜４ｃを用いた例を示したが、回転位置検出手段はホ
ール素子に限定される必要がないことは勿論である。例
えば、モータのコイルに誘起する電圧を検知し、この電
圧を基にロータ回転位置を検出する方法もあり、回転位
置検出手段は、このような処理を行う電子回路であって
もよいものである。

【００７７】

【発明の効果】以上、述べたように、本発明によれば、
ブラシレスモータの通電制御に用いられるスイッチング
素子の動作制御を行う出力制御回路の安定した動作が確
保できないことがあるような電源電圧の領域において、
出力回路のスイッチング素子を非導通状態とするための
制御信号を出力できるような回路を設けるようにしたの
で、低電源電圧による出力制御回路の不安定な動作によ
る出力回路のスイッチング素子の不用意な導通を確実に
回避し、モータ電流の発生に伴う異音の発生を断つこと
ができ、信頼性の高いブラシレスモータの駆動制御装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるブラシレスモータ
の駆動制御装置の概略構成を示す構成図である。

【図２】図１に示された構成を有するブラシレスモータ
の駆動制御装置のより具体的な第１の回路構成例を示す
回路図である。

【図３】Ｌｏｗ電圧ＯＦＦ回路の具体的な回路構成例を
示す回路図である。

【図４】速度設定信号と出力制御回路から出力されるＰ
ＷＭ制御のためのパルス信号のデューティ比との関係を
示す特性線図である。

【図５】ＰＷＭ制御によるブラシレスモータの回転動作
を説明するための主要部のタイミング図であり、図５
（Ａ）は第３のホール素子の出力信号のタイミング図、
図５（Ｂ）は第２のホール素子の出力信号のタイミング
図、図５（Ｃ）は第１のホール素子の出力信号のタイミ
ング図、図５（Ｄ）は第１のＭＯＳ ＦＥＴのオン・オ
フのタイミング図、図５（Ｅ）は第４のＭＯＳ ＦＥＴ
のオン・オフのタイミング図、図５（Ｆ）は第２のＭＯ
Ｓ ＦＥＴのオン・オフのタイミング図、図５（Ｇ）は
第５のＭＯＳ ＦＥＴのオン・オフのタイミング図、図
５（Ｈ）は第３のＭＯＳ ＦＥＴのオン・オフのタイミ
ング図、図５（Ｉ）は第６のＭＯＳＦＥＴのオン・オフ
のタイミング図である。

【図６】従来のブラシレスモータの駆動制御装置におい
て、一端が直流電源側に接続されたトランジスタと並列
に接続された環流ダイオードのアノード側における電圧
変化を示す特性線図である。

【図７】ブラシレスモータの駆動制御装置の第２の回路
構成例を示す回路図である。

【符号の説明】

１…ブラシレスモータ ５…出力回路 ６…出力制御回路 ９…Ｌｏｗ電圧ＯＦＦ回路 ３２…比較器 ３３…第１の出力トランジスタ ３４…第２の出力トランジスタ ３５…第３の出力トランジスタ ４１…ツェナーダイオード

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H560 BB04 BB08 BB12 DA02 DA19 EB01 JJ08 JJ12 UA05 XA05 XA12

Claims (7)

【特許請求の範囲】
1. 【請求項１】 電源とアースとの間でスイッチング素子
   がブリッジ接続されて、ブラシレスモータのステータコ
   イルへの通電を行う出力回路と、 前記ブラシレスモータに設けられた回転位置検出手段か
   らの検出信号と、ブラシレスモータの回転速度設定のた
   め外部入力される信号とに基づいて、前記出力回路のス
   イッチング素子の駆動を制御する出力制御回路とを具備
   してなるブラシレスモータの駆動制御装置において、 電圧が低下し所定の電圧値以下となるまで、前記出力回
   路に対して、前記スイッチング素子を非動作状態とする
   ための制御信号を出力するＬｏｗ電圧ＯＦＦ回路を設け
   たことを特徴とするブラシレスモータの駆動制御装置。
2. 【請求項２】 電源とアースとの間でスイッチング素子
   がブリッジ接続されて、ブラシレスモータのステータコ
   イルへの通電を行う出力回路と、 前記ブラシレスモータに設けられた回転位置検出手段か
   らの検出信号と、ブラシレスモータの回転速度設定のた
   め外部入力される信号とに基づいて、前記出力回路のス
   イッチング素子の駆動を制御する出力制御回路とを具備
   してなるブラシレスモータの駆動制御装置において、 電圧が低下し所定の電圧値以下となるまで、前記出力制
   御回路に対して、前記スイッチング素子を非動作状態と
   するための制御信号を出力するＬｏｗ電圧ＯＦＦ回路を
   設ける一方、 前記出力制御回路は、当該出力制御回路内で生成される
   前記スイッチング素子に対する制御信号と、前記Ｌｏｗ
   電圧ＯＦＦ回路からの制御信号との論理和を生成し、前
   記出力回路へ対して出力してなることを特徴とするブラ
   シレスモータの駆動制御装置。
3. 【請求項３】 出力制御回路は、電源電圧が所定電圧を
   下回った際に、当該出力制御回路内で生成される前記ス
   イッチング素子に対する制御信号と、前記Ｌｏｗ電圧Ｏ
   ＦＦ回路からの制御信号との論理和を生成してなること
   を特徴とする請求項２記載のブラシレスモータの駆動制
   御装置。
4. 【請求項４】 出力制御回路は、電源電圧の低下開始か
   ら、当該電源電圧が所定の電圧へ低下するまでの間、出
   力回路に対して全てのスイッチング素子を非動作状態と
   する制御信号を出力してなることを特徴とする請求項２
   または請求項３記載のブラシレスモータの駆動制御装
   置。
5. 【請求項５】 電源とアースとの間でスイッチング素子
   がブリッジ接続されて、ブラシレスモータのステータコ
   イルへの通電を行う出力回路と、 前記ブラシレスモータに設けられた回転位置検出手段か
   らの検出信号と、ブラシレスモータの回転速度設定のた
   め外部入力される信号とに基づいて、前記出力回路のス
   イッチング素子の駆動を制御する出力制御回路と、 電源電圧が所定値以下となるまでの間、前記出力回路の
   スイッチング素子を非動作状態とする信号を出力するＬ
   ｏｗ電圧ＯＦＦ回路と、 を具備してなるブラシレスモータの駆動制御装置であっ
   て、 前記出力制御回路は、前記ブラシレスモータの回転速度
   設定のための信号入力が、第１の所定電圧以下となった
   ときに、前記ブリッジ接続されたスイッチング素子の
   内、前記アース側に一端が接続されているスイッチング
   素子か、または、前記電源側に一端が接続されたスイッ
   チング素子の何れか一方側のスイッチング素子の駆動を
   停止し、 電源電圧が前記第１の所定電圧よりも小さな第２の所定
   電圧以下においては、残りのスイッチング素子の駆動を
   停止する制御信号を発生すると共に、この制御信号と前
   記Ｌｏｗ電圧ＯＦＦ回路の出力信号との論理和を生成し
   て、その論理和信号を前記出力回路へ出力することを特
   徴とするブラシレスモータの駆動制御装置。
6. 【請求項６】 電源とアースとの間でスイッチング素子
   がブリッジ接続されて、ブラシレスモータのステータコ
   イルへの通電を行う出力回路と、 前記ブラシレスモータに設けられた回転位置検出手段か
   らの検出信号と、ブラシレスモータの回転速度設定のた
   め外部入力される信号とに基づいて、前記出力回路のス
   イッチング素子の駆動を制御する出力制御回路と、 電源電圧が所定値以下となるまでの間、前記出力回路の
   スイッチング素子を非動作状態とする信号を出力するＬ
   ｏｗ電圧ＯＦＦ回路と、 を具備してなるブラシレスモータの駆動制御装置であっ
   て、 前記出力制御回路は、電源電圧が、第１の所定電圧以下
   となったときに、前記ブリッジ接続されたスイッチング
   素子の内、前記アース側に一端が接続されているスイッ
   チング素子か、または、前記電源側に一端が接続された
   スイッチング素子の何れか一方側のスイッチング素子の
   駆動を停止し、 電源電圧が前記第１の所定電圧よりも小さな第２の所定
   電圧以下となったときに、残りのスイッチング素子の駆
   動を停止し、 電源電圧が第２の所定電圧以下においては、残りのスイ
   ッチング素子の駆動を停止する制御信号を発生すると共
   に、この制御信号と前記Ｌｏｗ電圧ＯＦＦ回路の出力信
   号との論理和を生成して、その論理和信号を前記出力回
   路へ出力することを特徴とするブラシレスモータの駆動
   制御装置。
7. 【請求項７】 Ｌｏｗ電圧ＯＦＦ回路は、電源電圧が第
   ３の所定電圧を下回るまでは、出力回路のスイッチング
   素子を非導通状態とする信号を出力することを特徴とす
   る請求項５または請求項６記載のブラシレスモータの駆
   動制御装置。