JP2000294562A5 - - Google Patents

Download PDF

Info

Publication number
JP2000294562A5
JP2000294562A5 JP1999098400A JP9840099A JP2000294562A5 JP 2000294562 A5 JP2000294562 A5 JP 2000294562A5 JP 1999098400 A JP1999098400 A JP 1999098400A JP 9840099 A JP9840099 A JP 9840099A JP 2000294562 A5 JP2000294562 A5 JP 2000294562A5
Authority
JP
Japan
Prior art keywords
semiconductor
layer
film
film layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1999098400A
Other languages
English (en)
Other versions
JP2000294562A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP11098400A priority Critical patent/JP2000294562A/ja
Priority claimed from JP11098400A external-priority patent/JP2000294562A/ja
Publication of JP2000294562A publication Critical patent/JP2000294562A/ja
Publication of JP2000294562A5 publication Critical patent/JP2000294562A5/ja
Pending legal-status Critical Current

Links

Claims (8)

  1. 半導体基板主面に形成された極薄のゲート酸化膜の一領域に、半導体膜層及び高融点金属の窒化物層からなるバリア層を介して高融点金属膜層を積層したゲート電極が設けられ、前記ゲート電極加工後の段階において、前記電極周辺の他の領域には少なくとも前記極薄のゲート酸化膜が露出した部分を有する半導体装置であって、前記高融点金属膜層の下に設けられた前記半導体膜層と前記バリア層との間に、前記半導体膜層の表面に自然発生的に形成された酸化膜を還元して形成された酸素含有量5%以下の半導体−酸素結合層が設けられ、前記ゲート電極部周辺に露出した前記極薄のゲート酸化膜上に、前記半導体−酸素結合層の形成と同一工程で形成され再酸化膜が設けられ、前記ゲート電極を構成する高融点金属膜層と半導体膜層とのコンタクト抵抗5×10-6Ωcm2以下であることを特徴とする半導体装置。
  2. 前記ゲート電極の一つは前記半導体膜層にp型不純物が注入されたゲート電極であり、他の一つは前記半導体膜層にn型不純物が注入されたゲート電極であって、これら導電型が互いに異なる半導体膜層を有するゲート電極が同一半導体基板上に形成され、相補形の電界効果型半導体装置を構成していることを特徴とする請求項1記載の半導体装置。
  3. 前記高融点金属の窒化物層からなるバリア層が、タングステン窒化膜及びモリブデン窒化膜の少なくとも1種を主成分とする材料で構成されていることを特徴とする請求項1もしくは2記載の半導体装置。
  4. 前記高融点金属の窒化物層の窒素含有量が、10〜40%であることを特徴とする請求項1乃至3のいずれか一つに記載の半導体装置。
  5. 半導体基板主面に、極薄のゲート酸化膜を形成する工程と、
    前記ゲート酸化膜上に半導体膜層、高融点金属膜の窒化物からなるバリア層および高融点金属膜層を順次積層する成膜工程と、
    前記成膜工程により形成された積層膜上にマスクパターンを形成し、前記ゲート酸化膜上の積層膜を選択的に除去してゲート電極を形成すると共に、ゲート電極周辺の前記極薄のゲート酸化膜の少なくとも一部を露出させる選択エッチング工程とを有する半導体装置の製造方法であって、
    前記半導体膜層の形成後もしくは形成中には、前記半導体膜層の少なくともゲート電極形成領域に前記半導体基板とは反対導電型の不純物を注入する工程を含み、前記選択エッチング工程後には、ゲート電極が形成された前記半導体基板を、水蒸気と水素の混合雰囲気下で水蒸気分圧5%〜20%、熱処理温度650℃〜850℃の範囲で熱処理する工程を有し、前記熱処理する工程において、前記半導体膜層の表面に存在する酸化膜を選択的に還元して酸素含有量5%以下の半導体−酸素結合層を前記半導体膜層とバリア層との間に形成すると共に、前記ゲート電極周辺に露出した前記極薄のゲート酸化膜を選択的に再酸化することを特徴とする半導体装置の製造方法。
  6. 前記選択エッチング工程後には、ゲート電極が形成された前記半導体基板を、水蒸気と水素の混合雰囲気下で水蒸気分圧5%〜20%、熱処理温度650℃〜850℃の範囲で熱処理する工程を有し、前記熱処理工程によって、前記半導体膜層の表面に存在する酸化膜を選択的に還元して酸素含有量5%以下の半導体−酸素結合層を前記半導体膜層とバリア層との間に形成すると共に、前記ゲート電極周辺に露出した前記極薄のゲート酸化膜を5nm以下の膜厚分選択的に再酸化し、前記ゲート電極を構成する高融点金属膜層と半導体膜層とのコンタクト抵抗を5×10-6Ωcm2以下とすることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記半導体膜層の少なくともゲート電極形成領域に前記半導体基板とは反対導電型の不純物を注入する工程を、前記半導体膜層の形成後に前記半導体基板とは反対導電型の不純物をイオン打込み法によって注入する工程としたことを特徴とする請求項5もしくは6記載の半導体装置の製造方法。
  8. 前記ゲート酸化膜上に半導体膜層、高融点金属膜の窒化物からなるバリア層および高融点金属膜層を順次積層する成膜工程において、
    前記半導体膜層の形成は半導体基板上にCVD法による多結晶もしくは非晶質のシリコン膜を形成する方法により、
    高融点金属膜の窒化物からなるバリア層の形成は、加熱された前記半導体基板上に窒素もしくはアンモニア含有の雰囲気中でタングステン及びモリブデンの少なくとも一種をスパッタもしくはCVD法で堆積し、窒素含有率20〜40%のバリア層を形成する工程により、
    バリア層上への高融点金属膜層の成膜はタングステン及びモリブデンの少なくとも一種をスパッタもしくはCVD法で堆積する工程により構成したことを特徴とする請求項5乃至7のいずれか一つに記載の半導体装置の製造方法。
JP11098400A 1999-04-06 1999-04-06 半導体装置及びその製造方法 Pending JP2000294562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11098400A JP2000294562A (ja) 1999-04-06 1999-04-06 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11098400A JP2000294562A (ja) 1999-04-06 1999-04-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000294562A JP2000294562A (ja) 2000-10-20
JP2000294562A5 true JP2000294562A5 (ja) 2005-04-07

Family

ID=14218794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11098400A Pending JP2000294562A (ja) 1999-04-06 1999-04-06 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000294562A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650467B1 (ko) * 2001-03-12 2006-11-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
KR100486248B1 (ko) * 2002-07-09 2005-05-03 삼성전자주식회사 실리콘옥사이드층을 포함하는 반도체소자의 제조방법
JP2004319722A (ja) * 2003-04-16 2004-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法

Similar Documents

Publication Publication Date Title
JPH034527A (ja) 半導体素子の製造方法
JPS6072272A (ja) 半導体装置の製造方法
JPS5932172A (ja) シヨツトキ−障壁mosデバイスからなる集積回路及びその製造方法
JPH0212836A (ja) 半導体装置の製造方法
JP2002025931A (ja) 半導体素子の製造方法
CN109979813B (zh) 一种低温碳化硅欧姆接触的制备方法及金属结构
JP2000294562A5 (ja)
JP3431909B2 (ja) Ldmosトランジスタの製造方法
JPH0277162A (ja) 半導体装置の製造方法
JPH10125919A (ja) 半導体素子の電極形成方法
JP2004039946A (ja) 半導体装置の製造方法
JPH0558257B2 (ja)
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPH0227769A (ja) 半導体装置
JPS63175420A (ja) 半導体装置の製造方法
JPH0458526A (ja) ポリサイド素子の形成方法
TW442868B (en) Manufacturing method of gate oxide layer
JPH0225072A (ja) 半導体装置の製造方法
JPS6265465A (ja) 絶縁ゲ−ト半導体装置の製造方法
JPS63244884A (ja) 半導体装置およびその製造方法
JPH02112262A (ja) 半導体装置の製造方法
JPS63307779A (ja) Mos型半導体装置の製造方法
JPS62115776A (ja) 半導体装置の製造方法
JPH0387034A (ja) 半導体装置の製造方法
JPS6050961A (ja) 半導体装置の製造方法