JP2000294551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000294551A JP2000294551A JP11099037A JP9903799A JP2000294551A JP 2000294551 A JP2000294551 A JP 2000294551A JP 11099037 A JP11099037 A JP 11099037A JP 9903799 A JP9903799 A JP 9903799A JP 2000294551 A JP2000294551 A JP 2000294551A
- Authority
- JP
- Japan
- Prior art keywords
- film
- furnace
- semiconductor device
- manufacturing
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 下地膜表面に付着している有機物を除去する
ことにより、該下地膜上に膜ムラのない層間絶縁膜を堆
積できる半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
ポリシリコン膜（下地膜）３が形成されたシリコン基板
１を準備し、このシリコン基板１をＣＶＤ炉内に挿入す
る工程と、該ＣＶＤ炉内の温度を２５０℃以上８００℃
以下とし、該ＣＶＤ炉内に酸素を含有する不活性ガスを
大気圧下で導入している状態を所定時間保持することに
より、該シリコン基板１を熱処理する工程と、該ポリシ
リコン膜３上に層間絶縁膜を堆積する工程と、を具備す
るものである。これにより、下地膜上に膜ムラのない層
間絶縁膜を堆積できる。
ことにより、該下地膜上に膜ムラのない層間絶縁膜を堆
積できる半導体装置の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
ポリシリコン膜（下地膜）３が形成されたシリコン基板
１を準備し、このシリコン基板１をＣＶＤ炉内に挿入す
る工程と、該ＣＶＤ炉内の温度を２５０℃以上８００℃
以下とし、該ＣＶＤ炉内に酸素を含有する不活性ガスを
大気圧下で導入している状態を所定時間保持することに
より、該シリコン基板１を熱処理する工程と、該ポリシ
リコン膜３上に層間絶縁膜を堆積する工程と、を具備す
るものである。これにより、下地膜上に膜ムラのない層
間絶縁膜を堆積できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、下地膜上に膜ムラのない層間絶縁
膜を堆積できる半導体装置の製造方法に関する。
方法に係わり、特に、下地膜上に膜ムラのない層間絶縁
膜を堆積できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法について説
明する。
明する。
【０００３】まず、シリコン基板（シリコンウエハー）
を準備する。このシリコン基板には種々の半導体素子が
形成されている。次に、このシリコン基板の表面上にポ
リシリコン膜を形成する。このポリシリコン膜は、後述
するＣＶＤ（Chemical VaporDeposition）法により堆積
される層間絶縁膜の下地となる膜であり、例えばゲート
電極である。
を準備する。このシリコン基板には種々の半導体素子が
形成されている。次に、このシリコン基板の表面上にポ
リシリコン膜を形成する。このポリシリコン膜は、後述
するＣＶＤ（Chemical VaporDeposition）法により堆積
される層間絶縁膜の下地となる膜であり、例えばゲート
電極である。
【０００４】この後、このシリコン基板をウエハーボッ
クス等で保管する。この保管している時などに、ポリシ
リコン膜の表面には僅かではあるが有機物が付着する。
次に、シリコン基板をウエハーボックスから取り出した
後、該シリコン基板をボートに載置する。これと共に、
ＣＶＤ装置の炉内にＮ2ガスもしくはＡｒガスを導入す
る。この状態の炉内に該ボートを挿入する（ローディン
グ）。
クス等で保管する。この保管している時などに、ポリシ
リコン膜の表面には僅かではあるが有機物が付着する。
次に、シリコン基板をウエハーボックスから取り出した
後、該シリコン基板をボートに載置する。これと共に、
ＣＶＤ装置の炉内にＮ2ガスもしくはＡｒガスを導入す
る。この状態の炉内に該ボートを挿入する（ローディン
グ）。
【０００５】次に、炉の蓋を閉め、炉内温度を所定温度
とし、Ｎ2ガスもしくはＡｒガスを炉内に導入したまま
とする。この状態でシリコン基板を所定時間保持するこ
とにより熱処理を行う。これにより、ポリシリコン膜の
表面に付着していた有機物が炭化され、その結果、ポリ
シリコン膜の表面には炭化物が残留する。この後、ポリ
シリコン膜の上にＣＶＤ法により層間絶縁膜を堆積す
る。
とし、Ｎ2ガスもしくはＡｒガスを炉内に導入したまま
とする。この状態でシリコン基板を所定時間保持するこ
とにより熱処理を行う。これにより、ポリシリコン膜の
表面に付着していた有機物が炭化され、その結果、ポリ
シリコン膜の表面には炭化物が残留する。この後、ポリ
シリコン膜の上にＣＶＤ法により層間絶縁膜を堆積す
る。
【０００６】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、Ｎ2ガスもしくはＡｒガス
の雰囲気下でシリコン基板に熱処理を施しているため、
ポリシリコン膜表面の有機物は炭化され、その炭化物が
残留することがある。この炭化物によってポリシリコン
膜上に堆積した層間絶縁膜に膜ムラが発生してしまう。
その結果、シリコン基板に形成されている半導体素子は
不均一な電気特性を有することとなる。
半導体装置の製造方法では、Ｎ2ガスもしくはＡｒガス
の雰囲気下でシリコン基板に熱処理を施しているため、
ポリシリコン膜表面の有機物は炭化され、その炭化物が
残留することがある。この炭化物によってポリシリコン
膜上に堆積した層間絶縁膜に膜ムラが発生してしまう。
その結果、シリコン基板に形成されている半導体素子は
不均一な電気特性を有することとなる。
【０００７】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、下地膜表面に付着してい
る有機物を除去することにより、該下地膜上に膜ムラの
ない層間絶縁膜を堆積できる半導体装置の製造方法を提
供することにある。
れたものであり、その目的は、下地膜表面に付着してい
る有機物を除去することにより、該下地膜上に膜ムラの
ない層間絶縁膜を堆積できる半導体装置の製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、下地膜が形
成された半導体基板を準備し、この半導体基板をＣＶＤ
炉内に挿入する工程と、該ＣＶＤ炉内の温度を２５０℃
以上８００℃以下とし、該ＣＶＤ炉内に酸素を含有する
不活性ガスを大気圧下で導入し、この状態を所定時間保
持することにより、該半導体基板を熱処理する工程と、
該下地膜上に層間絶縁膜を堆積する工程と、を具備する
ことを特徴とする。
め、本発明に係る半導体装置の製造方法は、下地膜が形
成された半導体基板を準備し、この半導体基板をＣＶＤ
炉内に挿入する工程と、該ＣＶＤ炉内の温度を２５０℃
以上８００℃以下とし、該ＣＶＤ炉内に酸素を含有する
不活性ガスを大気圧下で導入し、この状態を所定時間保
持することにより、該半導体基板を熱処理する工程と、
該下地膜上に層間絶縁膜を堆積する工程と、を具備する
ことを特徴とする。
【０００９】上記半導体装置の製造方法では、下地膜上
に層間絶縁膜を堆積する前に、下地膜が形成された半導
体基板をＣＶＤ炉内で酸素を含有する不活性ガスの雰囲
気中で２５０℃以上８００℃以下の温度で熱処理する。
これにより、該下地膜表面に付着している有機物を剥離
させ、下地膜から該有機物を除去することができる。従
って、膜ムラのない層間絶縁膜を下地膜上に堆積するこ
とができる。
に層間絶縁膜を堆積する前に、下地膜が形成された半導
体基板をＣＶＤ炉内で酸素を含有する不活性ガスの雰囲
気中で２５０℃以上８００℃以下の温度で熱処理する。
これにより、該下地膜表面に付着している有機物を剥離
させ、下地膜から該有機物を除去することができる。従
って、膜ムラのない層間絶縁膜を下地膜上に堆積するこ
とができる。
【００１０】また、上記半導体装置の製造方法において
下地膜を熱処理する際の温度の下限を２５０℃とする理
由は、有機物が下地膜表面から剥離する温度が２５０℃
からであるためである。また、熱処理温度の上限を８０
０℃とする理由は、半導体基板内のドナーやアクセプタ
ーが拡散しない温度の上限が８００℃付近であり、且
つ、Ｓｉが酸化し得る温度が８００℃より高い温度であ
るためである。つまり、下地膜を熱処理して有機物を除
去する際に、半導体基板内のドナーやアクセプターを拡
散させず、且つ、Ｓｉを酸化させないようにするためで
ある。
下地膜を熱処理する際の温度の下限を２５０℃とする理
由は、有機物が下地膜表面から剥離する温度が２５０℃
からであるためである。また、熱処理温度の上限を８０
０℃とする理由は、半導体基板内のドナーやアクセプタ
ーが拡散しない温度の上限が８００℃付近であり、且
つ、Ｓｉが酸化し得る温度が８００℃より高い温度であ
るためである。つまり、下地膜を熱処理して有機物を除
去する際に、半導体基板内のドナーやアクセプターを拡
散させず、且つ、Ｓｉを酸化させないようにするためで
ある。
【００１１】また、上記半導体装置の製造方法におい
て、上記半導体基板を熱処理する工程の炉内温度は２５
０℃以上で層間絶縁膜を堆積する際の温度以下がより好
ましい。これにより、熱処理工程後に層間絶縁膜を堆積
する工程に移行することが容易となる。
て、上記半導体基板を熱処理する工程の炉内温度は２５
０℃以上で層間絶縁膜を堆積する際の温度以下がより好
ましい。これにより、熱処理工程後に層間絶縁膜を堆積
する工程に移行することが容易となる。
【００１２】また、上記半導体装置の製造方法におい
て、上記ＣＶＤ炉内に挿入する工程は、該ＣＶＤ炉内の
温度を２５０以上８００℃以下とし、該ＣＶＤ炉内に酸
素を含有する不活性ガスを大気圧下で導入している状態
で行われることが好ましい。これにより、下地膜表面に
付着している有機物の脱着・除去がより促進される。
て、上記ＣＶＤ炉内に挿入する工程は、該ＣＶＤ炉内の
温度を２５０以上８００℃以下とし、該ＣＶＤ炉内に酸
素を含有する不活性ガスを大気圧下で導入している状態
で行われることが好ましい。これにより、下地膜表面に
付着している有機物の脱着・除去がより促進される。
【００１３】また、上記半導体装置の製造方法におい
て、上記不活性ガスにおける酸素含有量が１０％以下で
あることが好ましい。また、上記下地膜がポリシリコン
膜、ＳｉＯ2膜又はＷＳｉ膜であることが好ましい。
て、上記不活性ガスにおける酸素含有量が１０％以下で
あることが好ましい。また、上記下地膜がポリシリコン
膜、ＳｉＯ2膜又はＷＳｉ膜であることが好ましい。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
実施の形態について説明する。
【００１５】図１〜図７は、本発明の実施の形態による
半導体装置の製造方法を説明するための断面図である。
半導体装置の製造方法を説明するための断面図である。
【００１６】まず、図１に示すように、シリコン基板
（シリコンウエハー）１を準備する。このシリコン基板
１には種々の半導体素子(図示せず)が形成されていても
良い。
（シリコンウエハー）１を準備する。このシリコン基板
１には種々の半導体素子(図示せず)が形成されていても
良い。
【００１７】次に、図２に示すように、シリコン基板１
の表面上にポリシリコン膜３を形成する。このポリシリ
コン膜３は、後述するＣＶＤ法により堆積される層間絶
縁膜の下地となる膜であり、例えばゲート電極である。
の表面上にポリシリコン膜３を形成する。このポリシリ
コン膜３は、後述するＣＶＤ法により堆積される層間絶
縁膜の下地となる膜であり、例えばゲート電極である。
【００１８】この後、このシリコン基板１をウエハーボ
ックス等で保管する。この保管している時などに、図３
に示すように、ポリシリコン膜３の表面には僅かではあ
るが有機物５が付着する。この有機物５は、そのまま放
置して除去する対策を講じないと、ポリシリコン膜３上
に形成する層間絶縁膜に膜ムラが生じたり、耐圧が低下
する原因となる。
ックス等で保管する。この保管している時などに、図３
に示すように、ポリシリコン膜３の表面には僅かではあ
るが有機物５が付着する。この有機物５は、そのまま放
置して除去する対策を講じないと、ポリシリコン膜３上
に形成する層間絶縁膜に膜ムラが生じたり、耐圧が低下
する原因となる。
【００１９】次に、図４に示すウエハーをウエハーボッ
クスから取り出した後、該ウエハーをボート(図示せず)
に載置する。これと共に、ＣＶＤ装置(図示せず)の炉内
の温度を例えば６８０℃（ＣＶＤ膜を堆積する温度）と
し、炉内の圧力を大気圧とし、例えば８％の酸素を含有
したＮ2ガスもしくはＡｒガス等の不活性ガスを炉内に
導入する。この状態の炉内に該ボートを挿入する（ロー
ディング）。この際の所要時間は１２分程度である。
クスから取り出した後、該ウエハーをボート(図示せず)
に載置する。これと共に、ＣＶＤ装置(図示せず)の炉内
の温度を例えば６８０℃（ＣＶＤ膜を堆積する温度）と
し、炉内の圧力を大気圧とし、例えば８％の酸素を含有
したＮ2ガスもしくはＡｒガス等の不活性ガスを炉内に
導入する。この状態の炉内に該ボートを挿入する（ロー
ディング）。この際の所要時間は１２分程度である。
【００２０】この後、炉の蓋を閉め、炉内圧力を大気
圧、炉内温度を例えば６８０℃とし、炉内に例えば８％
の酸素を含有したＮ2ガスもしくはＡｒガスを導入した
ままとする。この状態でウエハーを３０分間保持する。
このように８％の酸素雰囲気でウエハーローディング及
び熱処理を行うことにより、図５に示すように、ポリシ
リコン膜３の表面に付着していた有機物５を脱着・燃焼
することができ、その結果、ポリシリコン膜３の表面に
は燃焼物７が付着した状態となる。この燃焼物７は、上
記のＮ2ガスもしくはＡｒガスにより吹き飛ばされ、炉
外に放出される。
圧、炉内温度を例えば６８０℃とし、炉内に例えば８％
の酸素を含有したＮ2ガスもしくはＡｒガスを導入した
ままとする。この状態でウエハーを３０分間保持する。
このように８％の酸素雰囲気でウエハーローディング及
び熱処理を行うことにより、図５に示すように、ポリシ
リコン膜３の表面に付着していた有機物５を脱着・燃焼
することができ、その結果、ポリシリコン膜３の表面に
は燃焼物７が付着した状態となる。この燃焼物７は、上
記のＮ2ガスもしくはＡｒガスにより吹き飛ばされ、炉
外に放出される。
【００２１】次に、炉内に導入していた上記のＮ2ガス
もしくはＡｒガスを停止した後、炉内の真空引きを行
う。この際の炉内温度を６８０℃とし、真空引きを行う
時間は５０分とする。この後、炉内にＮ2ガスを５０分
間導入し、Ｎ2パージを行う。この際の炉内温度は６８
０℃とする。この時のポリシリコン膜３の表面は図６に
示すような状態となる。
もしくはＡｒガスを停止した後、炉内の真空引きを行
う。この際の炉内温度を６８０℃とし、真空引きを行う
時間は５０分とする。この後、炉内にＮ2ガスを５０分
間導入し、Ｎ2パージを行う。この際の炉内温度は６８
０℃とする。この時のポリシリコン膜３の表面は図６に
示すような状態となる。
【００２２】この後、図６に示すポリシリコン膜３の上
にＣＶＤ法により層間絶縁膜を堆積する。この際の堆積
条件は、炉内温度が６８０℃、炉内雰囲気が窒素雰囲
気、堆積時間が１２０分とする。これにより、図７に示
すように、ポリシリコン膜３上に層間絶縁膜９が堆積さ
れる。次に、炉内を大気圧に戻し、その後、ウエハーを
載置しているボートを炉内から取り出す（アンローディ
ング）。
にＣＶＤ法により層間絶縁膜を堆積する。この際の堆積
条件は、炉内温度が６８０℃、炉内雰囲気が窒素雰囲
気、堆積時間が１２０分とする。これにより、図７に示
すように、ポリシリコン膜３上に層間絶縁膜９が堆積さ
れる。次に、炉内を大気圧に戻し、その後、ウエハーを
載置しているボートを炉内から取り出す（アンローディ
ング）。
【００２３】上記実施の形態によれば、ポリシリコン膜
３上に層間絶縁膜９を堆積する前に、ポリシリコン膜３
が形成されたシリコン基板１をＣＶＤ炉内で酸素を含有
するＮ2ガス又はＡｒガス等の不活性ガスの雰囲気中で
熱処理する。これにより、ポリシリコン３表面に付着し
ている有機物を脱着・燃焼させ、この燃焼物７をポリシ
リコン膜３から除去することができる。従って、膜ムラ
のない層間絶縁膜９をポリシリコン膜３上に堆積するこ
とができる。その結果、シリコン基板１に形成されてい
る半導体素子は均一な電気特性を有することとなる。
３上に層間絶縁膜９を堆積する前に、ポリシリコン膜３
が形成されたシリコン基板１をＣＶＤ炉内で酸素を含有
するＮ2ガス又はＡｒガス等の不活性ガスの雰囲気中で
熱処理する。これにより、ポリシリコン３表面に付着し
ている有機物を脱着・燃焼させ、この燃焼物７をポリシ
リコン膜３から除去することができる。従って、膜ムラ
のない層間絶縁膜９をポリシリコン膜３上に堆積するこ
とができる。その結果、シリコン基板１に形成されてい
る半導体素子は均一な電気特性を有することとなる。
【００２４】また、ウエハーをＣＶＤ装置の炉内にロー
ディングする際、該炉内を加熱し、酸素を含有したＮ2
ガスもしくはＡｒガスを炉内に導入している。これによ
り、ポリシリコン３表面に付着している有機物の脱着・
燃焼・除去がより促進される。
ディングする際、該炉内を加熱し、酸素を含有したＮ2
ガスもしくはＡｒガスを炉内に導入している。これによ
り、ポリシリコン３表面に付着している有機物の脱着・
燃焼・除去がより促進される。
【００２５】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、本実施
の形態では、層間絶縁膜９の下地膜としてポリシリコン
膜３を用いているが、他の下地膜を用いることも可能で
あり、シリコン基板１上に例えば熱酸化によるＳｉＯ2
膜又はＷＳｉ膜等を形成することも可能である。
々変更して実施することが可能である。例えば、本実施
の形態では、層間絶縁膜９の下地膜としてポリシリコン
膜３を用いているが、他の下地膜を用いることも可能で
あり、シリコン基板１上に例えば熱酸化によるＳｉＯ2
膜又はＷＳｉ膜等を形成することも可能である。
【００２６】
【発明の効果】以上説明したように本発明によれば、下
地膜上に層間絶縁膜を堆積する前に、下地膜が形成され
た半導体基板をＣＶＤ炉内で酸素を含有する不活性ガス
の雰囲気中で熱処理する。したがって、下地膜表面に付
着している有機物を剥離させ、除去することができ、そ
れにより、該下地膜上に膜ムラのない層間絶縁膜を堆積
できる半導体装置の製造方法を提供することができる。
地膜上に層間絶縁膜を堆積する前に、下地膜が形成され
た半導体基板をＣＶＤ炉内で酸素を含有する不活性ガス
の雰囲気中で熱処理する。したがって、下地膜表面に付
着している有機物を剥離させ、除去することができ、そ
れにより、該下地膜上に膜ムラのない層間絶縁膜を堆積
できる半導体装置の製造方法を提供することができる。
【図１】本発明の実施の形態による半導体装置の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】本発明の実施の形態による半導体装置の製造方
法を説明するものであり、図１の次の工程であってＣＶ
Ｄ膜の下地を形成する工程を示す断面図である。
法を説明するものであり、図１の次の工程であってＣＶ
Ｄ膜の下地を形成する工程を示す断面図である。
【図３】本発明の実施の形態による半導体装置の製造方
法を説明するものであり、図２の次の工程であってウエ
ハーを保管する工程を示す断面図である。
法を説明するものであり、図２の次の工程であってウエ
ハーを保管する工程を示す断面図である。
【図４】本発明の実施の形態による半導体装置の製造方
法を説明するものであり、図３の次の工程であってＣＶ
Ｄ装置にウエハーをローディングする工程を示す断面図
である。
法を説明するものであり、図３の次の工程であってＣＶ
Ｄ装置にウエハーをローディングする工程を示す断面図
である。
【図５】本発明の実施の形態による半導体装置の製造方
法を説明するものであり、図４の次の工程であって有機
物を燃焼させる工程を示す断面図である。
法を説明するものであり、図４の次の工程であって有機
物を燃焼させる工程を示す断面図である。
【図６】本発明の実施の形態による半導体装置の製造方
法を説明するものであり、図５の次の工程であって層間
絶縁膜を堆積する前のウエハーを示す断面図である。
法を説明するものであり、図５の次の工程であって層間
絶縁膜を堆積する前のウエハーを示す断面図である。
【図７】本発明の実施の形態による半導体装置の製造方
法を説明するものであり、層間絶縁膜を堆積した後のウ
エハーを示す断面図である。
法を説明するものであり、層間絶縁膜を堆積した後のウ
エハーを示す断面図である。
１ シリコン基板（シリコンウエハー） ３ ポリシリ
コン膜 ５ 有機物 ７ 燃焼物 ９ 層間絶縁膜
コン膜 ５ 有機物 ７ 燃焼物 ９ 層間絶縁膜
Claims (4)
- 【請求項１】 下地膜が形成された半導体基板を準備
し、この半導体基板をＣＶＤ炉内に挿入する工程と、 該ＣＶＤ炉内の温度を２５０℃以上８００℃以下とし、
該ＣＶＤ炉内に酸素を含有する不活性ガスを大気圧下で
導入し、この状態を所定時間保持することにより、該半
導体基板を熱処理する工程と、 該下地膜上に層間絶縁膜を堆積する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記ＣＶＤ炉内に挿入する工程は、該Ｃ
ＶＤ炉内の温度を２５０℃以上８００℃以下とし、該Ｃ
ＶＤ炉内に酸素を含有する不活性ガスを大気圧下で導入
している状態で行われることを特徴とする請求項1記載
の半導体装置の製造方法。 - 【請求項３】 上記不活性ガスにおける酸素含有量が１
０％以下であることを特徴とする請求項1記載の半導体
装置の製造方法。 - 【請求項４】 上記下地膜がポリシリコン膜、ＳｉＯ2
膜又はＷＳｉ膜であることを特徴とする請求項1記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099037A JP2000294551A (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099037A JP2000294551A (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294551A true JP2000294551A (ja) | 2000-10-20 |
Family
ID=14236241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11099037A Withdrawn JP2000294551A (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716740B2 (en) * | 2001-10-09 | 2004-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for depositing silicon oxide incorporating an outgassing step |
| JP2011222630A (ja) * | 2010-04-06 | 2011-11-04 | Mitsubishi Electric Corp | 光起電力装置の製造方法 |
-
1999
- 1999-04-06 JP JP11099037A patent/JP2000294551A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716740B2 (en) * | 2001-10-09 | 2004-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for depositing silicon oxide incorporating an outgassing step |
| JP2011222630A (ja) * | 2010-04-06 | 2011-11-04 | Mitsubishi Electric Corp | 光起電力装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100737056B1 (ko) | 탄탈 산화막의 엠오씨브이디 방법 | |
| JP3578402B2 (ja) | ウェハ処理システム及びウェハ処理方法 | |
| EP3029718B1 (en) | Substrate processing method and recording medium | |
| JP3914362B2 (ja) | タンタル酸化膜を備えたキャパシタ製造方法 | |
| US8367560B2 (en) | Semiconductor device manufacturing method | |
| JP4003846B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH04218910A (ja) | 熱処理成膜方法 | |
| JPH0714986A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP2000294551A (ja) | 半導体装置の製造方法 | |
| JPWO2007132884A1 (ja) | 半導体装置の製造方法および基板処理装置 | |
| JPH0697140A (ja) | 半導体基板処理方法 | |
| US6514869B2 (en) | Method for use in manufacturing a semiconductor device | |
| JP3207402B2 (ja) | 半導体用熱処理装置および半導体基板の熱処理方法 | |
| JP2001308085A (ja) | 熱処理方法 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JPH11135492A (ja) | シリコン酸化膜の形成方法及びシリコン酸化膜形成装置 | |
| JP3904372B2 (ja) | 半導体ウェハの製法 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JPH0766193A (ja) | 半導体装置における酸化膜の形成方法 | |
| JP2003007697A (ja) | 半導体装置の製造方法、基板処理方法および基板処理装置 | |
| JP3952542B2 (ja) | シリコン酸化膜の形成方法 | |
| JPH11260738A (ja) | 真空熱処理装置 | |
| JPH10178009A (ja) | 半導体装置の製造方法 | |
| JPH0927457A (ja) | 薄膜堆積方法 | |
| JPH08264453A (ja) | 熱処理成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |