JP2000284949A - プログラム起動装置及びプログラム起動方法 - Google Patents
プログラム起動装置及びプログラム起動方法Info
- Publication number
- JP2000284949A JP2000284949A JP11087390A JP8739099A JP2000284949A JP 2000284949 A JP2000284949 A JP 2000284949A JP 11087390 A JP11087390 A JP 11087390A JP 8739099 A JP8739099 A JP 8739099A JP 2000284949 A JP2000284949 A JP 2000284949A
- Authority
- JP
- Japan
- Prior art keywords
- program
- space
- operation mode
- logical address
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
Abstract
複数のプログラム空間のアクセスを容易かつ確実に行う
ことができるようにする。 【解決手段】 プログラム空間アドレス制御部6が動作
モード1で起動するとき、プログラムスタートアドレス
を含む0000H〜3FFFHまでの論理アドレス空間
をプログラム空間Bとして割当て、さらに上位の400
0H〜7FFFHまでの論理アドレス空間をプログラム
空間Aとして割当てる。動作モード2では、プログラム
スタートアドレスを含む0000H〜3FFFHまでの
論理アドレス空間をプログラム空間Aとして割当て、プ
ログラム空間Bを論理アドレス空間に存在しないように
する。
Description
に適したプログラム起動装置及びプログラム起動方法に
関する。
ロコンピュータは、特にプログラム空間に対応する複数
の動作モードを備えている。
プログラム空間A,Bがある。プログラム空間Aは、た
とえばユーザーAによるユーザープログラムを格納する
領域である。プログラム空間Bは、ユーザーAの上位ユ
ーザーであるユーザーBによるユーザープログラムのチ
ェックを行うためのチェックプログラムを格納する領域
である。
に、チェックプログラムを実行してユーザープログラム
のチェックを行い、チェックの結果がOKであった場合
にのみユーザープログラムの実行を開始することが可能
となる。
般的にプログラム空間A,Bをバンク形式又はリニア形
式でマッピングしている。
に示すように、プログラム空間Aとプログラム空間Bと
が同じ3FFFH〜0000Hの論理アドレス空間にマ
ッピングされている。ここで、3FFFH〜0000H
は、プログラムスタートアドレスを含む論理アドレス空
間である。
うに、プログラム空間Aが3FFFH〜0000Hの論
理アドレス空間にマッピングされている。プログラム空
間Bは、7FFFH〜4000Hの論理アドレス空間に
マッピングされている。ここで、7FFFH〜4000
Hは、プログラムスタートアドレスを含まない上位の論
理アドレス空間である。
ンク形式では、プログラム空間Aとプログラム空間Bと
が同じ論理アドレス空間にマッピングされているため、
どちらもプログラムスタート領域となることは可能であ
る。ところが、どちらもプログラムスタート領域となる
ため、2つのプログラム空間A,Bを同時にアクセスす
ることはできない。
ム空間Aとプログラム空間Bとが異なる論理アドレス空
間にマッピングされているため、2つのプログラム空間
A,Bを同時にアクセスすることは可能である。ところ
が、上位に配置したプログラム空間はプログラムスター
ト領域になることはできない。
たものであり、複数の論理アドレス空間にマッピングさ
れる複数のプログラム空間のアクセスを容易かつ確実に
行うことができるプログラム起動装置及びプログラム起
動方法を提供することができるようにするものである。
ラム起動装置は、システムリセット信号を発生するシス
テムリセット発生手段と、ユーザーリセット信号を発生
するユーザーリセット発生手段と、システムリセット信
号又はユーザーリセット信号により、内部リセット信号
を発生する内部リセット発生手段と、現在選択されてい
る第1又は第2の動作モードをクリア状態又はセット状
態で通知するとともに、システムリセット信号によって
クリア状態とされる動作モード通知手段と、動作モード
通知手段をセット状態とする制御手段と、プログラムス
タートアドレスを含む第1の論理アドレス空間と、プロ
グラムスタートアドレスを含まない第2の論理アドレス
空間と、動作モード通知手段がクリア状態のとき、第1
の動作モードによって第1及び第2の論理アドレス空間
に対する第1及び第2のプログラム空間のマッピングを
行い、動作モード通知手段がセット状態のとき、第2の
動作モードによって第1及び第2の論理アドレス空間に
対する第1及び第2のプログラム空間のマッピングを行
うアドレス制御手段とを備えることを特徴とする。ま
た、第1の動作モードは、第1のプログラム空間を第1
の論理アドレス空間へマッピングし、第2のプログラム
空間を第2の論理アドレス空間へマッピングするもので
あり、第2の動作モードは、第2のプログラム空間を第
1の論理アドレス空間へマッピングし、第1のプログラ
ム空間のマッピングを行わないようにするものであるよ
うにすることができる。また、第1及び第2の動作モー
ドは、内部リセット発生手段からの内部リセット信号が
発生された後に起動するようにすることができる。請求
項4に記載のプログラム起動方法は、システムリセット
信号を発生する第1の工程と、ユーザーリセット信号を
発生する第2の工程と、システムリセット信号又はユー
ザーリセット信号により、内部リセット信号を発生する
第3の工程と、現在選択されている第1又は第2の動作
モードをクリア状態又はセット状態で通知する第4の工
程と、システムリセット信号によってクリア状態とする
第5の工程と、制御信号によってセット状態とする第6
の工程と、クリア状態のとき、第1の動作モードによっ
てプログラムスタートアドレスを含む第1の論理アドレ
ス空間及びプログラムスタートアドレスを含まない第2
の論理アドレス空間に対する第1及び第2のプログラム
空間のマッピングを第1の動作モードによって行う第7
の工程と、セット状態のとき、第1及び第2の論理アド
レス空間に対する第1及び第2のプログラム空間のマッ
ピングを第2の動作モードで行う第8の工程とを備える
ことを特徴とする。また、第7の工程には、第1のプロ
グラム空間を第1の論理アドレス空間へマッピングする
第9の工程と、第2のプログラム空間を第2の論理アド
レス空間へマッピングする第10の工程とが含まれ、第
8の工程には、第2のプログラム空間を第1の論理アド
レス空間へマッピングする第11の工程と、第1のプロ
グラム空間のマッピングを行わないようにする第12の
工程とが含まれるようにすることができる。また、第7
〜第8の工程又は第9〜第12の工程には、内部リセッ
ト信号が発生された後に、第1又は第2の動作モードが
起動するようにすることができる。本発明に係るプログ
ラム起動装置及びプログラム起動方法においては、動作
モード通知手段がクリア状態のとき、第1の動作モード
によって第1及び第2の論理アドレス空間に対する第1
及び第2のプログラム空間のマッピングを行い、動作モ
ード通知手段がセット状態のとき、第2の動作モードに
よって第1及び第2の論理アドレス空間に対する第1及
び第2のプログラム空間のマッピングを行うようにす
る。
て説明する。
実施の形態を示すブロック図、図2は、図1のプログラ
ム起動装置の動作モード1のときのメモリマッピングを
示す図、図3は、図1のプログラム起動装置の動作モー
ド2のときのメモリマッピングを示す図、図4は、図1
のプログラム起動装置の動作モード1のときの状態を示
すブロック図、図5は、図1のプログラム起動装置の動
作モード2のときの状態を示すブロック図、図6は、図
1の内部リセット発生部の詳細を示す図、図7は、図1
のプログラム空間アドレス制御部の詳細を示す図、図8
は、図1のプログラム起動装置の動作を説明するための
フローチャートである。
ムリセット1、ユーザーリセット2、動作モード切換フ
ラグ3、内部リセット発生部4、CPU5、プログラム
空間アドレス制御部6及びプログラム空間A,Bを備え
ている。
ムリセット1は、動作モード切換フラグ3の状態をクリ
アしたり、内部リセット発生部4に対して内部リセット
信号を発生させたりするためのシステムリセット信号を
発生する。
ーリセット2は、内部リセット発生部4に対してのみ内
部リセット信号を発生させるためのユーザーリセット信
号を発生する。
換フラグ3は、プログラム空間アドレス制御部6に対
し、現在選択されている第1又は第2の動作モードを通
知する。
ト発生部4は、システムリセット1又はユーザーリセッ
ト2からのシステムリセット信号又はユーザーリセット
信号により、内部リセット信号を発生する。
モードを起動させるとき、動作モード切換フラグ3の状
態をセットとする。
アドレス制御部6は、第1又は第2の動作モードに従
い、プログラム空間A,Bのアドレスを制御する。
のメモリマッピングを、図2に示す。
含む0000H〜3FFFHまでの論理アドレス空間が
プログラム空間Bとして割当てられている。また、プロ
グラムスタートアドレスを含まない上位の4000H〜
7FFFHまでの論理アドレス空間がプログラム空間A
として割当てられている。
む0000H〜3FFFHまでの論理アドレス空間が第
1の論理アドレス空間である。プログラムスタートアド
レスを含まない上位の4000H〜7FFFHまでの論
理アドレス空間が第2の論理アドレス空間である。
ラム空間であり、プログラム空間Aは、第2のプログラ
ム空間である。
のメモリマッピングを、図3に示す。
論理アドレス空間がプログラム空間Aとして割当てられ
ている。この場合、プログラム空間Bは、メモリマッピ
ング上には存在しない。
の状態を、図4に示す。
るパワーオンリセットであり、プログラム起動装置が起
動される場合、システムリセット1からシステムリセッ
ト信号が発生される。システムリセット1からのシステ
ムリセット信号の発生後は、動作モード切換フラグ3が
クリアされ、内部リセット発生部4により内部リセット
信号が発生される。
されている場合であって、内部リセット発生部4により
内部リセット信号が発生され後は、動作モード1とな
る。
レス制御部6は、プログラム空間Bを、論理アドレス空
間である0000H〜3FFFHに割当てる。また、プ
ログラム空間Aを、論理アドレス空間である4000H
〜7FFFHに割当てる。
ーリセット信号により、内部リセット発生部4から内部
リセット信号が発生され後は、動作モード切換フラグ3
がクリアされているため、やはり動作モード1となる。
U5からの制御信号によって動作モード切換フラグ3が
セットされた場合、プログラム起動装置は動作モード2
へ移行する。
の状態を、図5に示す。
PU5からの制御信号によって動作モード切換フラグ3
がセットされた場合、内部リセット発生部4から内部リ
セット信号が発生される。
る場合であって、内部リセット発生部4から内部リセッ
ト信号が発生された後は、動作モード2となる。
レス制御部6は、プログラム空間Aを論理アドレス空間
である0000H〜3FFFHに割当てる。プログラム
空間Bは、メモリマッピング上には割当てない。
セット2からのユーザーリセット信号により内部リセッ
ト発生部4から内部リセット信号が発生され後は、動作
モード切換フラグ3がセットされているため、やはり動
作モード2となる。
す。
がりエッジ検出4a、ディレイ4b及びロジック回路4
cを備えている。
換フラグ3からのセット出力のエッジを検出する。ディ
レイ4bは、エッジの検出結果にディレイをかける。
からのシステムリセット信号、ユーザーリセット2から
のユーザーリセット信号、動作モード切換フラグ3のセ
ット出力に基づき、内部リセット信号を出力する。
モード1から動作モード2へ移行する。
を、図7に示す。
アドレスバスbit13は、プログラム空間Aとプログ
ラム空間Bとで共用される。
モード切換フラグ3からの出力、アドレスバスbit1
4のデータ及びアドレスバスbit15のデータをデコ
ードし、プログラム空間Aの選択信号CS1とプログラ
ム空間Bの選択信号CS2とを出力する。
置の動作を、図8を用いて説明する。
セット信号が発生されると、動作モード切換フラグ3が
クリアされ、さらに内部リセット発生部4から内部リセ
ット信号が発生される(ステップ801,802)。
アされると同時に、プログラム空間アドレス制御部6は
動作モード1の論理アドレス空間の割当てを行う(ステ
ップ803,804)。
の制御信号によって、動作モード切換フラグ3がセット
されると、プログラム起動装置は動作モード2へと移行
する。
同時に、プログラム空間アドレス制御部6は動作モード
2の論理アドレス空間の割当てを行う。このとき、内部
リセット信号発生部4からの内部リセット信号により動
作モード2での動作が開始される(ステップ805,8
06)。
セット信号によって、内部リセット発生部4から内部リ
セット信号が発生され、かつ動作モード切換フラグ3が
クリアされている状態では、動作モード1となる(ステ
ップ807,808)。
であれば、内部リセット信号発生部4からの内部リセッ
ト信号の発生後、動作モード2となる。
ム空間アドレス制御部6が動作モード1で起動すると
き、プログラムスタートアドレスを含む0000H〜3
FFFHまでの論理アドレス空間をプログラム空間Bと
して割当て、さらに上位の4000H〜7FFFHまで
の論理アドレス空間をプログラム空間Aとして割当てる
ようにした。
ドレスを含む0000H〜3FFFHまでの論理アドレ
ス空間をプログラム空間Aとして割当て、プログラム空
間Bを論理アドレス空間に存在しないようにした。
ザーは、プログラム空間A及びプログラム空間Bのどち
らもアクセス可能であるが、動作モード2で使用する他
のユーザーは、プログラム空間Aにのみにアクセス可能
となる。
を使用することにより、動作モード2を使用する下位ユ
ーザーのプログラム空間Bの内容をチェックすることが
できる。
第1又は第2の動作モードが通知されるようにしたの
で、動作モード1において上位ユーザーが下位ユーザー
のプログラム空間Bをチェックし、その結果がOKであ
った場合には動作モード2への移行を許可でき、NGで
あった場合はCPU5の停止等を行わせることができ
る。
場合、プログラム空間Bを論理アドレス空間に存在しな
いようにした場合について説明したが、これに限らず、
プログラム空間Aの上位の論理アドレス空間にマッピン
グするようにしてもよい。
2つとして説明したが、プログラム空間A,Bを3つ以
上とすることもできる。
装置及びプログラム起動方法によれば、動作モード通知
手段がクリア状態のとき、第1の動作モードによって第
1及び第2の論理アドレス空間に対する第1及び第2の
プログラム空間のマッピングを行い、動作モード通知手
段がセット状態のとき、第2の動作モードによって第1
及び第2の論理アドレス空間に対する第1及び第2のプ
ログラム空間のマッピングを行うようにしたので、複数
の論理アドレス空間にマッピングされる複数のプログラ
ム空間のアクセスを容易かつ確実に行うことができる。
示すブロック図である。
きのメモリマッピングを示す図である。
きのメモリマッピングを示す図である。
きの状態を示すブロック図である。
きの状態を示すブロック図である。
る。
示す図である。
めのフローチャートである。
めの図である。
ための図である。
レスバス CS1,CS2 選択信号
6)
ラム起動装置は、システムリセット信号を発生するシス
テムリセット発生手段と、ユーザーリセット信号を発生
するユーザーリセット発生手段と、システムリセット信
号又はユーザーリセット信号により、内部リセット信号
を発生する内部リセット発生手段と、選択された第1又
は第2の動作モードをクリア状態又はセット状態で通知
するとともに、システムリセット信号によってクリア状
態とされる動作モード通知手段と、動作モード通知手段
をセット状態とする制御手段と、プログラムスタートア
ドレスを含む第1の論理アドレス空間と、プログラムス
タートアドレスを含まない第2の論理アドレス空間と、
動作モード通知手段がクリア状態のとき、第1の動作モ
ードによって第1及び第2の論理アドレス空間に対する
第1及び第2のプログラム空間のマッピングを行い、動
作モード通知手段がセット状態のとき、第2の動作モー
ドによって第1及び第2の論理アドレス空間に対する第
1及び第2のプログラム空間のマッピングを行うアドレ
ス制御手段とを備え、第1の動作モードでは、第1のプ
ログラム空間を第1の論理アドレス空間へマッピング
し、第2のプログラム空間を第2の論理アドレス空間へ
マッピングするものであり、第2の動作モードでは、第
2のプログラム空間を第1の論理アドレス空間へマッピ
ングし、第1のプログラム空間のマッピングを行わない
ようにするものであることを特徴とする。請求項2に記
載のプログラム起動装置は、システムリセット信号を発
生するシステムリセット発生手段と、ユーザーリセット
信号を発生するユーザーリセット発生手段と、システム
リセット信号又はユーザーリセット信号により、内部リ
セット信号を発生する内部リセット発生手段と、選択さ
れた第1又は第2の動作モードをクリア状態又はセット
状態で通知するとともに、システムリセット信号によっ
てクリア状態とされる動作モード通知手段と、動作モー
ド通知手段をセット状態とする制御手段と、プログラム
スタートアドレスを含む第1の論理アドレス空間と、プ
ログラムスタートアドレスを含まない第2の論理アドレ
ス空間と、動作モード通知手段がクリア状態のとき、第
1の動作モードによって第1及び第2の論理アドレス空
間に対する第1及び第2のプログラム空間のマッピング
を行い、動作モード通知手段がセット状態のとき、第2
の動作モードによって第1及び第2の論理アドレス空間
に対する第1及び第2のプログラム空間のマッピングを
行うアドレス制御手段とを備え、第1のプログラム空間
は第2のプログラム空間に格納されたプログラムの内容
をチェックするチェックプログラムを格納する領域であ
り、第1の動作モードでは、第1のプログラム空間を第
1の論理アドレス空間へマッピングし、第2のプログラ
ム空間を第2の論理アドレス空間へマッピングするもの
であり、第2の動作モードでは、第2のプログラム空間
を第1の論理アドレス空間へマッピングし、第1のプロ
グラム空間のマッピングを行わないかまたは第2の論理
アドレス空間にマッピングするものであることを特徴と
する。また、第1及び第2の動作モードは、内部リセッ
ト発生手段からの内部リセット信号が発生された後に起
動するようにすることができる。請求項4に記載のプロ
グラム起動方法は、システムリセット信号を発生する第
1の工程と、ユーザーリセット信号を発生する第2の工
程と、システムリセット信号又はユーザーリセット信号
により、内部リセット信号を発生する第3の工程と、選
択された第1又は第2の動作モードをクリア状態又はセ
ット状態で通知する第4の工程と、システムリセット信
号によってクリア状態とする第5の工程と、制御信号に
よってセット状態とする第6の工程と、クリア状態のと
き、第1の動作モードによってプログラムスタートアド
レスを含む第1の論理アドレス空間及びプログラムスタ
ートアドレスを含まない第2の論理アドレス空間に対す
る第1及び第2のプログラム空間のマッピングを第1の
動作モードによって行う第7の工程と、セット状態のと
き、第1及び第2の論理アドレス空間に対する第1及び
第2のプログラム空間のマッピングを第2の動作モード
で行う第8の工程とを備え、第7の工程には、第1のプ
ログラム空間を第1の論理アドレス空間へマッピングす
る第9の工程と、第2のプログラム空間を第2の論理ア
ドレス空間へマッピングする第10の工程とが含まれ、
第8の工程には、第2のプログラム空間を第1の論理ア
ドレス空間へマッピングする第11の工程と、第1のプ
ログラム空間のマッピングを行わないようにする第12
の工程とが含まれることを特徴とする。請求項5に記載
のプログラム起動方法は、システムリセット信号を発生
する第1の工程と、ユーザーリセット信号を発生する第
2の工程と、システムリセット信号又はユーザーリセッ
ト信号により、内部リセット信号を発生する第3の工程
と、選択された第1又は第2の動作モードをクリア状態
又はセット状態で通知する第4の工程と、システムリセ
ット信号によってクリア状態とする第5の工程と、制御
信号によってセット状態とする第6の工程と、クリア状
態のとき、第1の動作モードによってプログラムスター
トアドレスを含む第1の論理アドレス空間及びプログラ
ムスタートアドレスを含まない第2の論理アドレス空間
に対する第1及び第2のプログラム空間のマッピングを
第1の動作モードによって行う第7の工程と、セット状
態のとき、第1及び第2の論理アドレス空間に対する第
1及び第2のプログラム空間のマッピングを第2の動作
モードで行う第8の工程とを備え、第1のプログラム空
間は第2のプログラム空間に格納されたプログラムの内
容をチェックするチェックプログラムを格納する領域で
あり、第7の工程には、第1のプログラム空間を第1の
論理アドレス空間へマッピングする第9の工程と、第2
のプログラム空間を第2の論理アドレス空間へマッピン
グする第10の工程とが含まれ、第8の工程には、第2
のプログラム空間を第1の論理アドレス空間へマッピン
グする第11の工程と、第1のプログラム空間のマッピ
ングを行わないかまたは第2の論理アドレス空間へマッ
ピングする第12の工程とが含まれることを特徴とす
る。また、第7〜第8の工程又は第9〜第12の工程に
は、前 記内部リセット信号が発生された後に、第1又
は第2の動作モードが起動するようにすることができ
る。本発明に係るプログラム起動装置及びプログラム起
動方法においては、動作モード通知手段がクリア状態の
とき、第1の動作モードによって第1及び第2の論理ア
ドレス空間に対する第1及び第2のプログラム空間のマ
ッピングを行い、動作モード通知手段がセット状態のと
き、第2の動作モードによって第1及び第2の論理アド
レス空間に対する第1及び第2のプログラム空間のマッ
ピングを行うようにする。
されている場合であって、内部リセット発生部4により
内部リセット信号が発生された後は、動作モード1とな
る。
ーリセット信号により、内部リセット発生部4から内部
リセット信号が発生された後は、動作モード切換フラグ
3がクリアされているため、やはり動作モード1とな
る。
セット2からのユーザーリセット信号により内部リセッ
ト発生部4から内部リセット信号が発生された後は、動
作モード切換フラグ3がセットされているため、やはり
動作モード2となる。
Claims (6)
- 【請求項1】 システムリセット信号を発生するシステ
ムリセット発生手段と、 ユーザーリセット信号を発生するユーザーリセット発生
手段と、 前記システムリセット信号又はユーザーリセット信号に
より、内部リセット信号を発生する内部リセット発生手
段と、 現在選択されている第1又は第2の動作モードをクリア
状態又はセット状態で通知するとともに、前記システム
リセット信号によってクリア状態とされる動作モード通
知手段と、 前記動作モード通知手段をセット状態とする制御手段
と、 プログラムスタートアドレスを含む第1の論理アドレス
空間と、 プログラムスタートアドレスを含まない第2の論理アド
レス空間と、 前記動作モード通知手段がクリア状態のとき、前記第1
の動作モードによって前記第1及び第2の論理アドレス
空間に対する第1及び第2のプログラム空間のマッピン
グを行い、前記動作モード通知手段がセット状態のと
き、前記第2の動作モードによって前記第1及び第2の
論理アドレス空間に対する第1及び第2のプログラム空
間のマッピングを行うアドレス制御手段とを備えること
を特徴とするプログラム起動装置。 - 【請求項2】 前記第1の動作モードは、前記第1のプ
ログラム空間を前記第1の論理アドレス空間へマッピン
グし、前記第2のプログラム空間を前記第2の論理アド
レス空間へマッピングするものであり、 前記第2の動作モードは、前記第2のプログラム空間を
前記第1の論理アドレス空間へマッピングし、前記第1
のプログラム空間のマッピングを行わないようにするも
のであることを特徴とする請求項1に記載のプログラム
起動装置。 - 【請求項3】 前記第1及び第2の動作モードは、前記
内部リセット発生手段からの内部リセット信号が発生さ
れた後に起動することを特徴とする請求項1又は2に記
載のプログラム起動装置。 - 【請求項4】 システムリセット信号を発生する第1の
工程と、 ユーザーリセット信号を発生する第2の工程と、 前記システムリセット信号又はユーザーリセット信号に
より、内部リセット信号を発生する第3の工程と、 現在選択されている第1又は第2の動作モードをクリア
状態又はセット状態で通知する第4の工程と、 前記システムリセット信号によってクリア状態とする第
5の工程と、 前記制御信号によって前記セット状態とする第6の工程
と、 前記クリア状態のとき、前記第1の動作モードによって
プログラムスタートアドレスを含む第1の論理アドレス
空間及びプログラムスタートアドレスを含まない第2の
論理アドレス空間に対する第1及び第2のプログラム空
間のマッピングを前記第1の動作モードによって行う第
7の工程と、 前記セット状態のとき、前記第1及び第2の論理アドレ
ス空間に対する前記第1及び第2のプログラム空間のマ
ッピングを前記第2の動作モードで行う第8の工程とを
備えることを特徴とするプログラム起動方法。 - 【請求項5】 前記第7の工程には、 前記第1のプログラム空間を前記第1の論理アドレス空
間へマッピングする第9の工程と、 前記第2のプログラム空間を前記第2の論理アドレス空
間へマッピングする第10の工程と が含まれ、 前記第8の工程には、 前記第2のプログラム空間を前記第1の論理アドレス空
間へマッピングする第11の工程と、 前記第1のプログラム空間のマッピングを行わないよう
にする第12の工程とが含まれることを特徴とする請求
項4に記載のプログラム起動方法。 - 【請求項6】 前記第7〜第8の工程又は前記第9〜第
12の工程には、前記内部リセット信号が発生された後
に、前記第1又は第2の動作モードが起動することを特
徴とする請求項4又は5に記載のプログラム起動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08739099A JP3184178B2 (ja) | 1999-03-30 | 1999-03-30 | プログラム起動装置及びプログラム起動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08739099A JP3184178B2 (ja) | 1999-03-30 | 1999-03-30 | プログラム起動装置及びプログラム起動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000284949A true JP2000284949A (ja) | 2000-10-13 |
JP3184178B2 JP3184178B2 (ja) | 2001-07-09 |
Family
ID=13913571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08739099A Expired - Fee Related JP3184178B2 (ja) | 1999-03-30 | 1999-03-30 | プログラム起動装置及びプログラム起動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3184178B2 (ja) |
-
1999
- 1999-03-30 JP JP08739099A patent/JP3184178B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3184178B2 (ja) | 2001-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005190201A (ja) | 情報処理装置および該装置用のromイメージ生成装置 | |
JP2006196018A (ja) | Biosをホスト・コンピュータに提供する方法と配置 | |
JPH0228179B2 (ja) | ||
JPH06324849A (ja) | オペレーティング・システム環境の起動方法およびシステム | |
JPH10171665A (ja) | ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機 | |
JP2000284949A (ja) | プログラム起動装置及びプログラム起動方法 | |
EP3367243A1 (en) | Information processing device, information processing system, and information processing method | |
JP2004334679A (ja) | 情報処理装置、情報処理装置のプログラム実行方式、情報処理装置のプログラム実行方式を記録した記憶媒体 | |
JP3726701B2 (ja) | カーネル空間のデマンドページング・スワップアウト方式および方法 | |
JPH06236286A (ja) | 情報処理装置 | |
JP5195690B2 (ja) | 情報処理装置、該装置用のromイメージ生成装置、および転送装置 | |
JPS63174150A (ja) | 起動プログラムの選択装置 | |
KR19990059771A (ko) | 플래쉬 메모리 재 프로그램 방법 | |
JP2002229800A (ja) | 情報処理装置 | |
JPH08328621A (ja) | 制御装置 | |
JPH056302A (ja) | メモリ管理方式 | |
JP2982134B2 (ja) | 主記憶装置の割り当てサイズ決定方法 | |
JP2004005695A (ja) | 情報処理装置 | |
JP2011118830A (ja) | マルチタスクシステム、及び、プログラム | |
JPH03189726A (ja) | データ処理装置 | |
JPH05197531A (ja) | 非常駐プログラムの起動方法 | |
JP2000099302A (ja) | 画像形成装置支援システム | |
JPH06230980A (ja) | 割込み回路 | |
JPH09282894A (ja) | Eeprom制御装置 | |
JPH06161930A (ja) | コンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |